CN114460882A - 一种基于可编程逻辑阵列增量编码器脉冲检测电路 - Google Patents
一种基于可编程逻辑阵列增量编码器脉冲检测电路 Download PDFInfo
- Publication number
- CN114460882A CN114460882A CN202210128118.7A CN202210128118A CN114460882A CN 114460882 A CN114460882 A CN 114460882A CN 202210128118 A CN202210128118 A CN 202210128118A CN 114460882 A CN114460882 A CN 114460882A
- Authority
- CN
- China
- Prior art keywords
- bit
- pulse
- programmable logic
- incremental encoder
- logic array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 32
- 230000003287 optical effect Effects 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000012795 verification Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24215—Scada supervisory control and data acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Optical Transform (AREA)
Abstract
一种基于可编程逻辑阵列增量编码器脉冲检测电路属于编码器检测技术领域,包括光耦接收电路、可编程逻辑阵列、微处理器和LCD显示***。本发明中由于A、B脉冲信号的脉冲计数及零位信号Z锁存和清零功能电路都是由可编程逻辑阵列硬件电路完成,通过高速的硬件电路取代MCU程序低速检测算法真正实现了高速脉冲计数的检测,可广泛应用于高脉冲,高精度,高转速的增量编码器的脉冲检测领域,为研制更高细分倍率的增量编码器提供标准测量及验证。
Description
技术领域
本发明属于编码器检测技术领域,特别是涉及到一种基于可编程逻辑阵列增量编码器脉冲检测电路。
背景技术
增量式编码器是位移转换成周期性的模拟电信号,再将模拟电信号装换成增量式A、B、Z脉冲信号,用于反馈相对角度信息或速度信息。其中A为增量式编码器顺时针旋转产生的脉冲信号,B为增量式编码器逆时针旋转产生的脉冲信号,Z为零位脉冲信号。
现有的增量式检测装置通常是应用微处理器的内部计数器或外部中断判断编码器一个周期的脉冲数量。由于受到微处理器外部中断相应时间的限制,在增量脉冲数量达到十万级以上时,无法捕捉到零位脉冲Z或者A、B脉冲信号的跳变边沿变化,导致无法进行计数检测。
因此现有技术当中亟需要一种新型的技术方案来解决这一问题。
发明内容
本发明所要解决的技术问题是:提供一种基于可编程逻辑阵列增量编码器脉冲检测电路用于解决现有的增量式检测装置无法捕捉到零位脉冲Z或者A、B脉冲信号的跳变边沿变化,导致无法进行计数检测的技术问题。
一种基于可编程逻辑阵列增量编码器脉冲检测电路,包括光耦接收电路、可编程逻辑阵列、微处理器和LCD显示***,所述光耦接收电路将接收的被测增量编码器顺时针旋转产生的脉冲信号A、逆时针旋转产生的脉冲信号B和零位脉冲信号Z相应转换成3.3V TTL电平信号A0、B0和Z0并输入到可编程逻辑阵列;
所述可编程逻辑阵列包括两个32位脉冲捕捉计数器、一个32位加法器、四个8位锁存器和逻辑输出电路,可编程逻辑阵列用于实现被测增量编码器顺时针旋转或逆时针旋转的脉冲信号的增减计数和对接收到的零位脉冲信号Z清零;所述两个32位脉冲捕捉计数器接收光耦接收电路的输出信号A0、B0和Z0,两个32位脉冲捕捉计数器分别用于被测增量编码器顺时针旋转或逆时针旋转的脉冲信号的增减计数;所述32位加法器的输入端分别与两个32位脉冲捕捉计数器的输出端连接,32位加法器用于将两个32位脉冲捕捉计数器的数据合并,32位加法器的输出端分别与四个8位锁存器的输入端连接;所述四个8位锁存器还连接可编程逻辑阵列的零位脉冲信号Z的清零输出端,四个8位锁存器用于在采集到零位脉冲信号Z输入条件下,同步锁存32位加法器的当前计数数据;所述逻辑输出电路的输入端分别与四个8位锁存器的输出端以及光耦接收电路的输出信号A0、B0、Z0连接,逻辑输出电路将四个8位锁存器的32位输出信号拆分成4个8位的分时读取输出接口电路;微处理器分别与逻辑输出电路的输出端以及LCD显示***电性连接。
所述8位锁存器采用74373三态缓冲输出的8位锁存器。
所述逻辑输出电路中还采用译码器74138。
通过上述设计方案,本发明可以带来如下有益效果:
本发明中由于A、B脉冲信号的脉冲计数及零位脉冲信号Z锁存和清零功能电路都是由可编程逻辑阵列硬件电路完成,通过高速的硬件电路取代MCU程序低速检测算法真正实现了高速脉冲计数的检测,可广泛应用于高脉冲,高精度,高转速的增量编码器的脉冲检测领域,为研制更高细分倍率的增量编码器提供标准测量及验证。
附图说明
以下结合附图和具体实施方式对本发明作进一步的说明:
图1为现有技术中增量式检测装置的结构框图。
图2为本发明一种基于可编程逻辑阵列增量编码器脉冲检测电路的结构框图。
图3为本发明一种基于可编程逻辑阵列增量编码器脉冲检测电路中光耦接收电路的电路图。
图4为本发明一种基于可编程逻辑阵列增量编码器脉冲检测电路中两个32位脉冲捕捉计数器与32位加法器的电路连接原理图。
图5为本发明一种基于可编程逻辑阵列增量编码器脉冲检测电路中四个8位锁存器的电路连接原理图。
图6为本发明一种基于可编程逻辑阵列增量编码器脉冲检测电路中逻辑输出电路的连接原理图。
图7为本发明一种基于可编程逻辑阵列增量编码器脉冲检测电路中微处理器的电路连接原理图。
图8为本发明一种基于可编程逻辑阵列增量编码器脉冲检测电路中LCD显示***的电路连接原理图。
图中1-光耦接收电路、2-可编程逻辑阵列、3-微处理器、4-LCD显示***、5-四个8位锁存器的电路、6-逻辑输出电路。
具体实施方式
如图所示,一种基于可编程逻辑阵列增量编码器脉冲检测电路,包括光耦接收电路1、可编程逻辑阵列2、微处理器3和LCD显示***4,所述光耦接收电路1采用两个TLP2168光电耦合器将接收的被测增量编码器顺时针旋转产生的脉冲信号A、逆时针旋转产生的脉冲信号B和零位脉冲信号Z相应转换成3.3VTTL电平信号A0、B0和Z0并输入到可编程逻辑阵列2;
所述可编程逻辑阵列2包括两个32位脉冲捕捉计数器、一个32位加法器、四个8位锁存器和逻辑输出电路6,可编程逻辑阵列2用于实现被测增量编码器顺时针旋转或逆时针旋转的脉冲信号的增减计数和对接收到的零位脉冲信号Z清零;所述两个32位脉冲捕捉计数器接收光耦接收电路1的输出信号A0、B0和Z0,两个32位脉冲捕捉计数器分别用于被测增量编码器顺时针旋转或逆时针旋转时脉冲信号进行相应的增或减计数;所述32位加法器的输入端分别与两个32位脉冲捕捉计数器的输出端q[31..0]一一对应连接,32位加法器用于将两个32位脉冲捕捉计数器的数据合并,32位加法器的输出端result[31..0]每8个数据为一组进行拆分并依次对应与四个8位锁存器的输入端连接;所述四个8位锁存器还连接可编程逻辑阵列2的零位脉冲信号Z的清零输出端Z/,四个8位锁存器用于在采集到零位脉冲信号Z输入条件下,同步锁存32位加法器的当前计数数据,四个8位锁存器的电路5如图5所示;所述逻辑输出电路6的输入端分别与四个8位锁存器的输出端以及光耦接收电路1的输出信号A0、B0、Z0连接,逻辑输出电路6将四个8位锁存器的32位输出信号拆分成4个8位的分时读取输出接口电路;微处理器3分别与逻辑输出电路6的输出端D0~D7以及LCD显示***4电性连接。
所述8位锁存器采用74373三态缓冲输出的8位锁存器。
所述逻辑输出电路6中还采用译码器74138。
所述微处理器3采用C8051F120单片机。
按图3所示的电路结构实施,将被测增量编码器顺时针旋转产生的脉冲信号A、逆时针旋转产生的脉冲信号B和零位脉冲信号Z相应通过光耦接收转换成3.3V TTL电平信号A0、B0以及Z0并输入到EPM570T100C5可编程逻辑阵列2中。
按图4所示电路中应用两个32位脉冲捕捉计数器作为32位上升沿捕获加计数器阵列和减计数器阵列对B0信号进行计数。加计数器阵列:当A0反为高电平时,B0上升沿状态,计数器加1;减计数器阵列:当A0反为高电平时,B0反上升沿状态,计数器减1,实现了被测增量编码器正反转加减计数的功能。当Z0高电平有效时,计数器将当前计数值清除为0,并重新计数。然后将两个计数器的计数结果同步输入到32位加法器进行合并数据,并和零位反信号一起输出到四个8位锁存器电路中。
如图5所示为数据同步锁存电路,当Z0有效时,4个8位锁存器将当前计数数据同步锁存,得到两个零位脉冲信号Z之间的脉冲总数,也就得到了增量编码器旋转一周的脉冲总数。
如图6所示是通过数据逻辑输出电路6将32位数据拆分成4个8位的可分时读取的输出接口电路,减少了***数据连接接口的数量,便于与单片机等MCU芯片连接,节省资源。
如图7和图8所示,单片机与LCD12864组成显示电路,是将可编程逻辑阵列的脉冲计数数据读取并驱动和显示到LCD12864液晶屏,从而得到直观的脉冲检测数据。
在整体电路中,图3到图8中标有相同标记的连接节点电性连接在一起。
Claims (4)
1.一种基于可编程逻辑阵列(2)增量编码器脉冲检测电路,其特征是:包括光耦接收电路(1)、可编程逻辑阵列(2)、微处理器(3)和LCD显示***(4),所述光耦接收电路(1)将接收的被测增量编码器顺时针旋转产生的脉冲信号A、逆时针旋转产生的脉冲信号B和零位脉冲信号Z相应转换成3.3V TTL电平信号A0、B0和Z0并输入到可编程逻辑阵列(2);
所述可编程逻辑阵列(2)包括两个32位脉冲捕捉计数器、一个32位加法器、四个8位锁存器和逻辑输出电路,可编程逻辑阵列(2)用于实现被测增量编码器顺时针旋转或逆时针旋转的脉冲信号的增减计数和对接收到的零位脉冲信号Z清零;所述两个32位脉冲捕捉计数器接收光耦接收电路(1)的输出信号A0、B0和Z0,两个32位脉冲捕捉计数器分别用于被测增量编码器顺时针旋转或逆时针旋转的脉冲信号的增减计数;所述32位加法器的输入端分别与两个32位脉冲捕捉计数器的输出端连接,32位加法器用于将两个32位脉冲捕捉计数器的数据合并,32位加法器的输出端分别与四个8位锁存器的输入端连接;所述四个8位锁存器还连接可编程逻辑阵列(2)的零位脉冲信号Z的清零输出端,四个8位锁存器用于在采集到零位脉冲信号Z输入条件下,同步锁存32位加法器的当前计数数据;所述逻辑输出电路的输入端分别与四个8位锁存器的输出端以及光耦接收电路(1)的输出信号A0、B0、Z0连接,逻辑输出电路将四个8位锁存器的32位输出信号拆分成4个8位的分时读取输出接口电路;微处理器(3)分别与逻辑输出电路的输出端以及LCD显示***(4)电性连接。
2.根据权利要求1所述的一种基于可编程逻辑阵列(2)增量编码器脉冲检测电路,其特征是:所述8位锁存器采用74373三态缓冲输出的8位锁存器。
3.根据权利要求1所述的一种基于可编程逻辑阵列(2)增量编码器脉冲检测电路,其特征是:所述逻辑输出电路中还采用译码器74138。
4.根据权利要求1所述的一种基于可编程逻辑阵列(2)增量编码器脉冲检测电路,其特征是:所述微处理器(3)采用C8051F120单片机。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210128118.7A CN114460882A (zh) | 2022-02-11 | 2022-02-11 | 一种基于可编程逻辑阵列增量编码器脉冲检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210128118.7A CN114460882A (zh) | 2022-02-11 | 2022-02-11 | 一种基于可编程逻辑阵列增量编码器脉冲检测电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114460882A true CN114460882A (zh) | 2022-05-10 |
Family
ID=81412793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210128118.7A Pending CN114460882A (zh) | 2022-02-11 | 2022-02-11 | 一种基于可编程逻辑阵列增量编码器脉冲检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114460882A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005022126A1 (en) * | 2003-09-02 | 2005-03-10 | Chempaq A/S | A pulse height analyser |
CN200959128Y (zh) * | 2006-08-17 | 2007-10-10 | 贾良红 | 增量式编码器通用计数装置 |
CN102200541A (zh) * | 2010-03-24 | 2011-09-28 | 中国科学院自动化研究所 | 一种对电机转速进行测量的方法及装置 |
CN103616839A (zh) * | 2013-12-13 | 2014-03-05 | 广西大学 | 基于fpga的速度自适应检测装置 |
CN113443489A (zh) * | 2020-03-27 | 2021-09-28 | 住友重机械工业株式会社 | 输送***、输入电路 |
-
2022
- 2022-02-11 CN CN202210128118.7A patent/CN114460882A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005022126A1 (en) * | 2003-09-02 | 2005-03-10 | Chempaq A/S | A pulse height analyser |
CN200959128Y (zh) * | 2006-08-17 | 2007-10-10 | 贾良红 | 增量式编码器通用计数装置 |
CN102200541A (zh) * | 2010-03-24 | 2011-09-28 | 中国科学院自动化研究所 | 一种对电机转速进行测量的方法及装置 |
CN103616839A (zh) * | 2013-12-13 | 2014-03-05 | 广西大学 | 基于fpga的速度自适应检测装置 |
CN113443489A (zh) * | 2020-03-27 | 2021-09-28 | 住友重机械工业株式会社 | 输送***、输入电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10108578B2 (en) | Single wire communications interface and protocol | |
CN101957418B (zh) | 汽车线束导通检测仪及其检测方法 | |
CN101825481B (zh) | 一种应用编码器计数的方法和装置 | |
CN101685135A (zh) | 用于测试电路板的测试装置和方法 | |
CN102830247A (zh) | 一种检测旋转部件旋转状态的方法和装置 | |
CN111726115A (zh) | 一种旋转脉冲编码器的脉冲信号的分频和计数***和方法 | |
CN1153066C (zh) | 网络分析仪、网络分析方法和记录媒体 | |
CN105389286A (zh) | 一种biss c协议数据采集及显示装置 | |
CN111078612A (zh) | 基于FPGA的biss-c协议的译码*** | |
CN109116111A (zh) | 一种高精度相位差测量方法及电路 | |
CN104482885A (zh) | 四读数头增量式圆光栅耦合器 | |
CN114460882A (zh) | 一种基于可编程逻辑阵列增量编码器脉冲检测电路 | |
CN107783413A (zh) | 高分辨率大范围时间间隔测量仪 | |
WO1991009362A1 (en) | Pulse count type communication system | |
CN107643116B (zh) | 一种水表转速标定方法、***及装置 | |
CN102957426B (zh) | 一种可程控旋转编码器的自适应电路 | |
CN104133407A (zh) | 一种用于增量式编码器的计数装置及计数方法 | |
CN113054996B (zh) | 用于ct控制板内部低延迟连续穿越时钟域的电路和方法 | |
KR20130058349A (ko) | Plc 고속카운터 모듈의 입력회로 | |
CN109631949B (zh) | 一种光纤捷联惯导设备测试装置及测试方法 | |
CN202330695U (zh) | 一种进行双轨制误差计算的电能表检定装置 | |
CN219285601U (zh) | 一种智能手表的表冠的检测装置 | |
CN206989881U (zh) | 一种高速高精度测角电路板 | |
CN211044062U (zh) | 基于cpld的国产平台精确对时实现电路 | |
CN203837723U (zh) | 一种提高光栅传感器测量精度的转接卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220510 |
|
RJ01 | Rejection of invention patent application after publication |