CN114450876A - 半导体装置 - Google Patents

Abstract

防止功率半导体元件的过热状态和向上位控制装置进行的过电流检出通知错误。在输入指示功率半导体元件的导通动作的输入信号(IN)时脉冲生成电路(40)生成脉冲，门控锁存电路(50)接收该脉冲而保持过电流检测电路(160)的过电流检出状态。过电流模式切换电路(60)根据过电流检出状态是在输入信号(IN)的输入之后还是输入之前来将在接收到输入信号(IN)且处于过电流检出状态时振荡信号生成电路(30)生成的信号(signal)切换为反转或非反转的信号(signal0)进行输出，并输出使信号(signal)反转而得的信号(signal1)。在时刻确定电路(70)中，根据对信号(signal0)分频而得的信号和信号(signal1)输出使功率半导体元件周期性地导通的信号(output)。

Description

半导体装置

技术领域

本发明涉及具备作为电压驱动型电力控制元件的功率半导体元件以及驱动和保护该功率半导体元件的电路的半导体装置。

背景技术

在汽车上搭载有许多对马达等负载进行开关控制的半导体装置。作为这样的车载用的半导体装置，使用将向负载供电的功率半导体元件及其控制电路集成在同一芯片上而成的IPS(Intelligent Power Switch：智能电源开关)。作为该IPS，特别是在汽车电气设备的用途中，从负载维护时的安全性的观点出发，通常为配置于电源与负载之间而使用的高侧型IPS。

在汽车领域中使用的半导体产品中，要求在任何情况下都不损坏的设计。在高侧型IPS中，如果负载成为过电流状态，则在负载流通通常动作时以上的过大的电流，因此有可能引起功率半导体元件及周边电路的故障。

提出了在检测出过电流状态的情况下，以限制电流的方式进行控制、或者调整进行限制的过电流检测阈值的技术(例如，参照专利文献1)。特别是，在专利文献1的过电流保护电路中为兼顾正常动作时的瞬时电流的确保和与负载相应的过电流保护的技术。

接下来，对与专利文献1的过电流保护电路不同但通常的高侧型IPS和高侧型IPS检测到过电流状态时的具体动作进行说明。该通常的高侧型IPS以非专利文献1所记载的构成为基础。

图9是示出现有的IPS的构成例的图，图10是示出过电流检出时的逻辑电路的功能的例子的框图，图11是示出时刻确定电路的例子的图。图12是时刻确定电路的第一动作例的时序图，图12的(A)示出在导通动作中检测出过电流时，图12(B)示出在导通动作前处于过电流检出状态时。图13是检测出过电流时的第一动作例的波形图，图13的(A)示出在导通动作中检测出过电流时，图13的(B)示出在导通动作前处于过电流检出状态时。图14是时刻确定电路的第二动作例的时序图，图14的(A)示出在导通动作中检测出过电流时，图14的(B)示出在导通动作前处于过电流检出状态时。图15是检测出过电流时的第二动作例的波形图，图15的(A)示出在导通动作中检测出过电流时，图15的(B)示出在导通动作前处于过电流检出状态时。应予说明，在图9的说明中，端子名和该端子处的电压、信号等有时使用相同的符号。

如图9所示，现有的IPS100具备主MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属-氧化物-半导体场效应晶体管)110、逻辑电路120和驱动电路130。应予说明，主MOSFET110有时也设为将作为电压驱动型电力控制元件的IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)与FWD(Free WheelingDiode：续流二极管)组合而成的电路。IPS100还具备：低电压检测电路140、短路检测电路150、过电流检测电路160、过热检测电路170、N沟道的MOSFET180、恒流电路182、运算放大器190以及增益设定电阻191、192、193、194。

IPS100具有：IN端子、VCC端子、OUT端子、IN+端子、IN-端子、AMP端子以及GND端子。IPS100的IN端子和AMP端子与作为上位控制装置的微型计算机200连接，微型计算机200基于从IPS100的AMP端子得到的负载电流，生成使主MOSFET110导通/关断的信号，并将其供给至IPS100的IN端子。在图示的例子中，使主MOSFET110导通的信号具有5伏(V)的电位，使主MOSFET110关断的信号具有0V的电位。

IPS100的IN端子与逻辑电路120的输入端子连接，逻辑电路120的输出端子与具有电平转换功能的驱动电路130的输入端子连接，驱动电路130的输出端子与主MOSFET110的栅极端子连接。主MOSFET110的漏极端子与VCC端子连接，VCC端子与电源210的正极端子连接。电源210的负极端子与基准电位(GND)连接。主MOSFET110的源极端子与OUT端子连接，OUT端子与负载220的一个端子连接。负载220的另一个端子与分流电阻230的一个端子连接，分流电阻230的另一个端子与基准电位连接。分流电阻230的一个端子还与IPS100的IN+端子连接，另一个端子还与IN-端子连接。IPS100的GND端子与基准电位连接。

IPS100的VCC端子与低电压检测电路140的输入端子连接，低电压检测电路140的输出端子与逻辑电路120连接。IPS100的VCC端子与短路检测电路150的一个输入端子连接，短路检测电路150的另一个输入端子与OUT端子连接，短路检测电路150的输出端子与逻辑电路120连接。IPS100的VCC端子与MOSFET180的漏极端子连接，MOSFET180的栅极端子与驱动电路130的输出端子连接。MOSFET180的源极端子与恒流电路182的一个端子和过电流检测电路160的一个输入端子连接，过电流检测电路160的另一个输入端子与OUT端子连接，过电流检测电路160的输出端子与逻辑电路120连接。过热检测电路170的输出端子与逻辑电路120连接。IPS100的IN+端子与增益设定电阻191的一个端子连接，增益设定电阻191的另一个端子与增益设定电阻192的一个端子和运算放大器190的非反相输入端子连接。增益设定电阻192的另一个端子与GND端子连接。IPS100的IN-端子与增益设定电阻193的一个端子连接，增益设定电阻193的另一个端子与增益设定电阻194的一个端子和运算放大器190的反相输入端子连接。运算放大器190的输出端子与增益设定电阻194的另一个端子和IPS100的AMP端子连接。

低电压检测电路140监视VCC端子的电压VCC是否为能够使IPS100动作的预定的电压以上，如果电压VCC低于预定的电压，则将电压VCC的异常降低通知给逻辑电路120。逻辑电路120在被通知电压VCC的异常降低时，向驱动电路130输出使主MOSFET110及MOSFET180的动作停止的信号，以使IPS100不进行异常动作。

短路检测电路150在主MOSFET110导通时根据VCC端子的电压VCC与OUT端子的电压之差来检测负载220的短路。短路检测电路150在检测出负载220的短路状态时，将其通知给逻辑电路120，收到通知的逻辑电路120将使主MOSFET110以及MOSFET180的栅极电压降低的信号输出到驱动电路130。

过电流检测电路160在MOSFET180导通时使恒定电流在恒流电路182流通，根据主MOSFET110和MOSFET180导通时的由主MOSFET110和MOSFET180的导通电阻引起的电位差来检测过电流。过电流检测电路160在检测出负载220的过电流状态时，将其通知给逻辑电路120。逻辑电路120在被通知负载220的过电流状态时，使主MOSFET110及MOSFET180的动作停止并且进行使主MOSFET110及MOSFET180仅在短时间内周期性地导通的控制。该使主MOSFET110及MOSFET180仅在短时间内周期性地导通的控制是用于检测在检测出过电流后负载220是否恢复到通常状态的控制。在该动作中，逻辑电路120输出使运算放大器190的动作停止的信号。应予说明，过电流检测电路160判断为过电流的负载电流的阈值比短路检测电路150判断为短路的负载电流的阈值低。

过热检测电路170检测主MOSFET110或IPS100的温度，如果主MOSFET110或IPS100的温度达到预定的温度以上，则将主MOSFET110或IPS100的过热状态通知给逻辑电路120。逻辑电路120在被通知过热状态时，为了防止IPS100的故障，向驱动电路130输出使主MOSFET110及MOSFET180的动作停止的信号。

运算放大器190和增益设定电阻191、192、193、194构成检测在负载220流通的电流的值而将其通知给微型计算机200的电流检测电路。在负载220流通的电流通过分流电阻230被转换为电压，运算放大器190将该电压放大而供给到AMP端子。此时的运算放大器190的增益由增益设定电阻191、192、193、194设定。

如图10中以过电流检出时的功能示出的那样，逻辑电路120具备输入电路121、振荡信号生成电路122以及时刻确定电路123。输入电路121是接收在IN端子收到的使主MOSFET110导通/关断的输入信号IN的电路。输入电路121的输出端子与振荡信号生成电路122的第一输入端子连接，振荡信号生成电路122的第二输入端子与过电流检测电路160的输出端子连接。振荡信号生成电路122的输出端子与时刻确定电路123的输入端子连接。

输入电路121对接收到的输入信号IN的波形进行整形而供给至振荡信号生成电路122。振荡信号生成电路122在输入电路121正在接收使主MOSFET110导通的输入信号IN时从过电流检测电路160接收到过电流检出信号时，生成振荡信号，并将信号signal1提供给时刻确定电路123。或者，振荡信号生成电路122在正在从过电流检测电路160接收过电流检出信号时输入电路121接收到使主MOSFET110导通的输入信号IN时，生成振荡信号，并将信号signal1提供给时刻确定电路123。时刻确定电路123根据信号signal1输出信号output，该信号output确定了使主MOSFET110仅在短时间内周期性地导通的时刻。

如图11所示，时刻确定电路123包括T触发器TFF1、TFF2、TFF3、或非电路NOR1、NOR2以及与非电路NAND1。接收信号signal1的时刻确定电路123的输入端子与T触发器TFF1的输入端子和或非电路NOR1的一个输入端子连接。T触发器TFF1的输出端子与T触发器TFF2的输入端子和或非电路NOR1的另一个输入端子连接。T触发器TFF2的输出端子与T触发器TFF3的输入端子和或非电路NOR2的一个输入端子连接。T触发器TFF3的输出端子与或非电路NOR1的另一个输入端子连接。或非电路NOR1的输出端子与与非电路NAND1的一个输入端子连接，或非电路NOR2的输出端子与与非电路NAND1的另一个输入端子连接，与非电路NAND1的输出端子构成时刻确定电路123的输出端子。

时刻确定电路123在从振荡信号生成电路122接收到信号signal1时，通过由三级T触发器TFF1、TFF2、TFF3构成的向下计数器电路而对信号signal1依次进行分频。即，T触发器TFF1输出使信号signal1的周期加倍而得的信号signal2，T触发器TFF2输出使信号signal2的周期加倍而得的信号signal3，并且T触发器TFF3输出使信号signal3的周期加倍而得的信号signal4。或非电路NOR1接收信号signal1、signal2，在双方为低(L)电平时输出高(H)电平的信号，或非电路NOR2接收信号signal3、signal4，在双方为L电平时输出H电平的信号。与非电路NAND1仅在从或非电路NOR1、NOR2接收到H电平的信号时，输出L电平的信号output。由此，时刻确定电路123具有在信号signal1、signal2、signal3、signal4全部为L电平的时刻输出L电平的信号output的功能。该L电平的信号output在检测出过电流的期间，在被输入到驱动电路130时被进行逻辑反转，成为使主MOSFET110仅在短时间内周期性地导通的信号。

以上的时刻确定电路123根据从振荡信号生成电路122供给的信号signal1进行动作，但该信号signal1的生成时刻有时根据来自过电流检测电路160的过电流检出信号或输入信号IN而不同。即，振荡信号生成电路122存在将信号signal1设为与过电流检出信号或者输入信号IN同步地上升的信号的情况(第一动作例)和将信号signal1设为从过电流检出或者输入信号IN的输入起延迟半个周期地上升的信号的情况(第二动作例)。首先，对第一动作例中的时刻确定电路123及IPS100的动作进行说明。

图12的(A)和图13的(A)示出过电流检测电路160的过电流检出时刻为输入信号IN的输入中的情况。应予说明，在图12的(A)中，从上起分别示出输入信号IN、过电流检测电路160的过电流检出状态、信号signal1、signal2、signal3、signal4以及时刻确定电路123输出的信号output。图13的(A)从上起分别示出输入信号IN、OUT端子的输出信号OUT、负载电流IL以及AMP端子的信号AMP。

首先，如图12的(A)所示，在被输入H电平的输入信号IN而主MOSFET110进行导通动作时，过电流检测电路160尚未检测出过电流状态，因此，输出L电平的信号。此时，振荡信号生成电路122输出L电平的信号signal1，时刻确定电路123的T触发器TFF1、TFF2、TFF3处于复位状态，因此，输出L电平的信号signal2、signal3、signal4。因此，时刻确定电路123输出L电平的信号output，驱动电路130维持使主MOSFET110导通的信号的输出。

在主MOSFET110进行导通动作时，如图13的(A)所示，在OUT端子输出输出信号OUT。由此，开始在负载220流通负载电流IL，AMP端子的信号AMP成为与负载电流IL对应的信号波形。

接着，在主MOSFET110的导通动作中，如果过电流检测电路160检测出过电流状态而输出H电平的过电流检出信号，则振荡信号生成电路122输出与H电平的信号的上升同步地上升的信号signal1。在时刻确定电路123中，由于H电平的信号signal1的输入，其余的信号signal2、signal3、signal4也成为H电平。由此，时刻确定电路123输出H电平的信号output。

如果过电流检测电路160检测出过电流，则如图13的(A)所示，主MOSFET110关断，因此，OUT端子的输出信号OUT降低至大致0V。由此，在负载220流通的负载电流IL降低，AMP端子的信号AMP也同样地降低。此时，负载电流IL不会立即降低，因此AMP端子的信号AMP也同样地比过电流检出延迟地降低至大致0V。由此，微型计算机200会比实际的过电流检出延迟地得知过电流检测电路160检测出过电流的情况。

如果过电流检测电路160检测出过电流，则振荡信号生成电路122和时刻确定电路123进行动作而周期性地输出信号output。即，如图12的(A)所示，信号signal1被依次分频，在所有的信号signal1、signal2、signal3、signal4成为L电平的output有效区间，信号output成为L电平。每当输出该L电平的信号output时，主MOSFET110都导通，因此，在OUT端子输出输出信号OUT，在此期间流通负载电流IL。由此，IPS100周期性地检查在过电流检出后负载220的状态是否返回到通常的状态。

在图13的(A)所示的例子中，示出了在从过电流检出起输出了第三个信号output时负载220的过电流状态已经被解除的情况。在该情况下，重新开始向负载220进行通常通电。此时，在过电流恢复延迟后，在AMP端子输出与负载电流IL相应的大小的信号AMP。

最后，如果输入信号IN成为L电平，则主MOSFET110进行关断动作，因此，OUT端子的输出信号OUT降低至大致0V。由此，负载220的负载电流IL开始减小，AMP端子的信号AMP也开始减小。

接着，根据图12的(B)和图13的(B)，对过电流检测电路160的过电流检出时刻为输入信号IN的输入前的情况进行说明。应予说明，在图12的(B)中，从上起分别示出输入信号IN、过电流检测电路160的过电流检出状态、信号signal1、signal2、signal3、signal4以及时刻确定电路123输出的信号output。图13的(B)从上起分别示出输入信号IN、OUT端子的输出信号OUT、负载电流IL以及AMP端子的信号AMP。

如果在输出有过电流检出信号的状态下接收到H电平的输入信号IN，则振荡信号生成电路122输出在接收到输入信号IN的时刻上升的信号signal1。在输出了H电平的信号signal1之后，时刻确定电路123进行与图12的(A)的情况同样的动作。

如果在检测出过电流的状态下接收到H电平的输入信号IN，则如图13的(B)所示，首先，主MOSFET110进行导通动作，在OUT端子输出输出信号OUT。此时，开始在负载220流通负载电流IL，AMP端子的信号AMP也输出与负载电流IL对应的大小的信号AMP。

在接收到H电平的输入信号IN的时刻，已经处于过电流检出状态，因此，在该时刻之后，主MOSFET110立即进行关断动作，OUT端子的输出信号OUT降低至大致0V。在此之后，负载电流IL立即下降，AMP端子的信号AMP也立即下降。在信号AMP降低至大致0V时，微型计算机200比接收到H电平的输入信号IN的时刻延迟地得知过电流检测电路160检测出过电流的情况。

在之后的接收到H电平的输入信号IN的期间，用于检查负载220的过电流状态是否恢复到通常状态的周期性的信号output的信号输出以及负载220的过电流解除后的动作与图13的(A)所示的情况相同。

接着，对振荡信号生成电路122将信号signal1设为从过电流检出或者输入信号IN的输入起延迟半个周期地上升的信号的第二动作例中的时刻确定电路123以及IPS100的动作进行说明。

图14的(A)和图15的(A)示出过电流检测电路160的过电流检出时刻为输入信号IN的输入中的情况。应予说明，在图14的(A)中，从上起分别示出输入信号IN、过电流检测电路160的过电流检出状态、信号signal1、signal2、signal3、signal4以及时刻确定电路123输出的信号output。图15的(A)从上起分别示出输入信号IN、OUT端子的输出信号OUT、负载电流IL以及AMP端子的信号AMP。

首先，如图14的(A)所示，在被输入H电平的输入信号IN而主MOSFET110进行了导通动作时，过电流检测电路160尚未检测出过电流状态，因此，输出L电平的信号。此时，振荡信号生成电路122输出L电平的信号signal1，时刻确定电路123输出L电平的信号output，驱动电路130输出使主MOSFET110导通的信号的输出。

此时，如图15的(A)所示，由于主MOSFET110导通，所以在OUT端子输出输出信号OUT。由此，开始在负载220流通负载电流IL，AMP端子的信号AMP成为与负载电流IL对应的信号波形。

接着，如果过电流检测电路160检测出过电流状态而输出H电平的过电流检出信号，则振荡信号生成电路122输出从过电流检出信号的H电平的信号的上升起延迟半个周期而上升的信号signal1。在输出了H电平的信号signal1之后，进行与图12的(A)和图13的(A)所示的第一动作例的情况相同的动作。

接着，根据图14的(B)和图15的(B)，对过电流检测电路160的过电流的检出时刻为输入信号IN的输入前的情况进行说明。应予说明，在图14的(B)中，从上起分别示出输入信号IN、过电流检测电路160的过电流检出状态、信号signal1、signal2、signal3、signal4以及时刻确定电路123输出的信号output。图15的(B)从上起分别示出输入信号IN、OUT端子的输出信号OUT、负载电流IL以及AMP端子的信号AMP。

如果在正在输出过电流检出信号的状态下接收到H电平的输入信号IN，则振荡信号生成电路122生成从接收到输入信号IN的时刻起以L电平开始的信号signal1。因此，信号signal1上升至H电平是在半个周期后，因此在此之前的期间，时刻确定电路123输出的信号output有效，主MOSFET110进行导通动作。在信号signal1第一次成为H电平之后，进行与图14的(A)及图15的(A)的情况相同的动作。

应予说明，在图12和图14中，在输入信号IN为L电平时，信号output示出为H电平，这是通过未图示的电路以在输入信号IN为L电平时，信号output成为H电平的方式而构成的。

现有技术文献

专利文献

专利文献1：国际公开第2017/187785号

非专利文献

非专利文献1：中川翔、大江崇智、岩本基光，“单芯片线性控制用IPS“F5106H””，富士电机技报，2013年12月30日，第86卷，第4号，p.43-46

发明内容

技术问题

然而，在第一动作例中，特别是在接收到输入信号IN之前检测出过电流的情况下，如图13的(B)所示，在接收到H电平的输入信号IN之后主MOSFET110立即导通、关断。因此，AMP端子的信号AMP的宽度短，因此接收信号AMP的微型计算机200有可能不仅无法检测出因指示主MOSFET110的导通动作而引起的负载电流IL，而且无法得知检测出了过电流的情况。另一方面，在第二动作例中，在输入信号IN的输入后检测出过电流的情况下，如图15的(A)所示，存在从流通通常的负载电流的状态起进一步流通过电流的期间。因此，主MOSFET110容易成为过热状态，有可能导致故障。

本发明是鉴于这一点而完成的，其目的在于提供一种主功率半导体元件难以成为过热状态且向上位控制装置进行的过电流检出通知没有错误的半导体装置。

技术方案

在本发明中，为了解决上述课题，在一个方案中，提供一种半导体装置，其具备：功率半导体元件、过电流检测电路以及具有在过电流检测电路检测出过电流时向功率半导体元件输出关断信号的功能的逻辑电路。该半导体装置的逻辑电路具备脉冲生成电路，该脉冲生成电路在输入指示功率半导体元件的导通动作的输入信号时生成并输出脉冲，在输出脉冲的期间内由过电流检测电路检测出过电流时，在检测出过电流后的预定期间，输出指示功率半导体元件的导通动作的信号。

技术效果

上述构成的半导体装置如果在功率半导体元件进行导通动作时检测出过电流，则立即使功率半导体元件进行关断动作，因此，能够防止功率半导体元件达到过热状态。另外，在至少在脉冲生成电路输出脉冲的期间内检测出过电流的情况下，通过在预定期间向功率半导体元件输出导通信号，从而能够充分地确保向上位控制装置进行的过电流检出通知的期间，能够防止通知错误。

本发明的上述及其他目的、特征以及优点通过本发明的作为示例而表示优选实施方式的附图和相关联的以下的说明而变得清楚。

附图说明

图1是示出本发明的高侧型IPS的逻辑电路的构成例的框图。

图2是示出输入电路和脉冲生成电路的例子的电路图。

图3是示出门控锁存电路的例子的电路图。

图4是示出过电流模式切换电路的例子的电路图。

图5是示出时刻确定电路的例子的电路图。

图6是示出在输入输入信号后成为过电流检出状态时的逻辑电路的动作的时序图。

图7是示出在输入输入信号前成为过电流检出状态时的逻辑电路的动作的时序图。

图8是示出在脉冲生成电路输出脉冲期间成为过电流检出状态时的逻辑电路的动作的时序图。

图9是示出现有的IPS的构成例的图。

图10是示出过电流检出时的逻辑电路的功能的例子的框图。

图11是示出时刻确定电路的例子的图。

图12是时刻确定电路的第一动作例的时序图，图12的(A)示出在导通动作中检测出过电流时的时刻确定电路的第一动作例的时序图，图12的(B)示出在导通动作前处于过电流检出状态时的时刻确定电路的第一动作例的时序图。

图13是检测出过电流时的第一动作例的波形图，图13的(A)示出在导通动作中检测出过电流时的第一动作例的波形图，图13的(B)示出在导通动作前处于过电流检出状态时的第一动作例的波形图。

图14是时刻确定电路的第二动作例的时序图，图14的(A)示出在导通动作中检测出过电流时的时刻确定电路的第二动作例的时序图，图14的(B)示出在导通动作前处于过电流检出状态时的时刻确定电路的第二动作例的时序图。

图15是检测出过电流时的第二动作例的波形图，图15的(A)示出在导通动作中检测出过电流时的第二动作例的波形图，图15的(B)示出在导通动作前处于过电流检出状态时的第二动作例的波形图。

符号说明

10：逻辑电路

20：输入电路

21：施密特触发电路

30：振荡信号生成电路

40：脉冲生成电路

41、42、43：MOSFET

44：电容器

50：门控锁存电路

60：过电流模式切换电路

61、62：传输门

70：时刻确定电路

160：过电流检测电路

INV11、INV12、INV13、INV14、INV15、INV16、INV17：反相电路

NAND11、NAND12、NAND13、NAND14、NAND15、NAND16、NAND17：与非电路

NOR11、NOR12：或非电路

TFF11、TFF12、TFF13：T触发器

具体实施方式

以下，以应用于高侧型IPS的情况为例参照附图对本发明的实施方式详细进行说明。应予说明，关于高侧型IPS的基本构成，与图9中所述的基本构成相同，因此，除了作为本发明的特征部分的逻辑电路之外的其他构成要素的说明有时参照图9。

图1是示出本发明的高侧型IPS的逻辑电路的构成例的框图，图2是示出输入电路和脉冲生成电路的例子的电路图，图3是示出门控锁存电路的例子的电路图，图4是示出过电流模式切换电路的例子的电路图，图5是示出时刻确定电路的例子的电路图。应予说明，在附图的说明中，端子名和该端子处的电压、信号等有时使用相同的符号。

如图1所示，本发明的高侧型IPS的逻辑电路10具备输入电路20、振荡信号生成电路30、脉冲生成电路40、门控锁存电路50、过电流模式切换电路60以及时刻确定电路70。

输入电路20的输入端子与高侧型IPS的IN端子连接，输入电路20的输出端子分别与振荡信号生成电路30的第一输入端子和脉冲生成电路40的输入端子连接。振荡信号生成电路30的第二输入端子与过电流检测电路160的输出端子连接。脉冲生成电路40的输出端子与门控锁存电路50的使能输入端子连接。门控锁存电路50的另一输入端子与过电流检测电路160的输出端子连接，门控锁存电路50的输出端子与过电流模式切换电路60的切换信号输入用的输入端子连接。另外，过电流模式切换电路60的振荡信号输入用的输入端子与振荡信号生成电路30的输出端子连接。过电流模式切换电路60的输出端子与时刻确定电路70的输入端子连接。时刻确定电路70被构成为还接收过电流检测电路160输出的第一过电流检出信号OCDS1。

如图2所示，输入电路20具备非反转型的施密特触发电路21。施密特触发电路21的输入端子与高侧型IPS的IN端子连接，施密特触发电路21的输出端子与脉冲生成电路40的输入端子连接。输入电路20能够对从微型计算机200供给的包含噪声的输入信号IN的波形进行整形。

脉冲生成电路40具备反相电路INV11、INV12、INV13、与非电路NAND11、P沟道的MOSFET41、N沟道的MOSFET42、43、以及电容器44。应予说明，MOSFET42是耗尽型的MOSFET。

脉冲生成电路40的输入端子与反相电路INV11的输入端子和与非电路NAND11的一个输入端子连接。反相电路INV11的输出端子与MOSFET41、43的栅极端子连接，MOSFET41的源极端子与电源线连接，MOSFET43的源极端子与地线连接。MOSFET41的漏极端子与MOSFET42的漏极端子连接，MOSFET42的栅极端子及源极端子与MOSFET43的漏极端子、电容器44的一个端子、反相电路INV12的输入端子连接。电容器44的另一端子与地线连接。反相电路INV12的输出端子与与非电路NAND11的另一输入端子连接，与非电路NAND11的输出端子与反相电路INV13的输入端子连接。反相电路INV13的输出端子构成该脉冲生成电路40的输出端子。

该脉冲生成电路40如果在输入端子接收到L电平的输入信号，则该L电平的输入信号被反相电路INV11反转为H电平。由此，MOSFET41、43的栅极端子被施加H电平的栅极电压，MOSFET41被关断，MOSFET43被导通，因此，电容器44的电荷通过MOSFET43而被放电。此时，反相电路INV12输出H电平的信号并将其施加到与非电路NAND11的另一输入端子，在与非电路NAND11的一个输入端子施加有输入到脉冲生成电路40的L电平的输入信号。因此，与非电路NAND11输出H电平的信号，该H电平的信号被反相电路INV13反转为L电平而被供给到脉冲生成电路40的输出端子。

另外，脉冲生成电路40如果在输入端子接收到H电平的输入信号，则该H电平的输入信号被反相电路INV11反转为L电平。由此，MOSFET41、43的栅极端子被施加L电平的栅极电压，MOSFET41被导通，MOSFET43被关断。此时，在耗尽型的MOSFET42中流通有在栅极-源极间电压为0V时流通的恒定的电流，对电容器44进行充电。在充电开始的时间点，电容器44的电压未达到反相电路INV12的阈值电压，因此，反相电路INV12输出H电平的信号。因此，与非电路NAND11由于两个输入端子被施加H电平的信号，所以输出L电平的信号，该L电平的信号被反相电路INV13反转为H电平而被供给到脉冲生成电路40的输出端子。

之后，如果被MOSFET42以恒定电流充电的电容器44的充电电压达到反相电路INV12的阈值电压，则反相电路INV12输出L电平的信号。因此，与非电路NAND11因另一输入端子成为L电平而输出H电平的信号，该H电平的信号被反相电路INV13反转为L电平而被供给到脉冲生成电路40的输出端子。

即，脉冲生成电路40在IN端子接收到指示主MOSFET110的导通动作的输入信号IN时，生成并输出由耗尽型的MOSFET42、电容器44和反相电路INV12确定的固定时间的H电平的脉冲。

如图3所示，门控锁存电路50具备构成门电路的与非电路NAND12、NAND13、以及构成锁存电路的与非电路NAND14、NAND15。与非电路NAND12的一个输入端子与门控锁存电路50的置位端子S连接，与非电路NAND13的一个输入端子与门控锁存电路50的复位端子R连接，与非电路NAND12、NAND13的另一输入端子与门控锁存电路50的使能端子E连接。与非电路NAND12的输出端子和与非电路NAND14的一个输入端子连接，与非电路NAND13的输出端子和与非电路NAND15的一个输入端子连接。与非电路NAND14的另一输入端子和与非电路NAND15的输出端子连接，与非电路NAND15的另一输入端子和与非电路NAND14的输出端子连接。与非电路NAND14的输出端子与门控锁存电路50的输出端子Q连接，与非电路NAND15的输出端子与门控锁存电路50的反相输出端子NQ连接。

在门控锁存电路50的置位端子S输入过电流检测电路160的第一过电流检出信号OCDS1，在门控锁存电路50的复位端子R输入过电流检测电路160的第二过电流检出信号OCDS2。在该实施方式中，第一过电流检出信号OCDS1是在过电流检测电路160检测出过电流时成为H电平的信号，第二过电流检出信号OCDS2是将第一过电流检出信号OCDS1反转而得的信号。门控锁存电路50的使能端子E连接于脉冲生成电路40的输出端子。

门控锁存电路50在使能端子E从脉冲生成电路40接收到H电平的脉冲时，将置位端子S的第一过电流检出信号OCDS1和复位端子R的第二过电流检出信号OCDS2进行锁存，保持过电流检测电路160的过电流检出状态。过电流检测电路160在未处于过电流检出状态时，输出L电平的第一过电流检出信号OCDS1，并输出H电平的第二过电流检出信号OCDS2。此外，过电流检测电路160在过电流检出状态时，输出H电平的第一过电流检出信号OCDS1，并输出L电平的第二过电流检出信号OCDS2。

门控锁存电路50在接收到H电平的脉冲时如果不是过电流检出状态，则保持L电平的第一过电流检出信号OCDS1而在输出端子Q输出L电平的第一切换信号SWS1，并且保持H电平的第二过电流检出信号OCDS2而在反相输出端子NQ输出H电平的第二切换信号SWS2。另外，门控锁存电路50在接收到H电平的脉冲时如果为过电流检出状态，则保持H电平的第一过电流检出信号OCDS1而在输出端子Q输出H电平的第一切换信号SWS1，并且保持L电平的第二过电流检出信号OCDS2而在反相输出端子NQ输出L电平的第二切换信号SWS2。

如图4所示，过电流模式切换电路60具备反相电路INV14、INV15、INV16和构成开关电路的传输门61、62。过电流模式切换电路60具有接收振荡信号生成电路30生成的信号signal的输入端子、以及接收门控锁存电路50输出的第一切换信号SWS1和第二切换信号SWS2的输入端子。过电流模式切换电路60还具有输出基于信号signal而生成的信号signal0、signal1的输出端子。

信号signal的输入端子与传输门61的第一端子和反相电路INV14的输入端子连接。反相电路INV14的输出端子与传输门62的第一端子和信号signal1的输出端子连接。传输门61的第二端子以及传输门62的第二端子与反相电路INV15的输入端子连接。反相电路INV15的输出端子与反相电路INV16的输入端子连接，反相电路INV16的输出端子与信号signal0的输出端子连接。接收第一切换信号SWS1的输入端子与传输门61的反相控制端子和传输门62的控制端子连接。接收第二切换信号SWS2的输入端子与传输门61的控制端子和传输门62的反相控制端子连接。

在过电流检测电路160未处于过电流检出状态时，从门控锁存电路50接收的第一切换信号SWS1为L电平，第二切换信号SWS2为H电平。此时，过电流模式切换电路60中，传输门61为导通，传输门62为非导通。因此，在接收到输入信号IN时生成的信号signal通过传输门61以及反相电路INV15、INV16，输出与信号signal相同相位的信号signal0。此时，由于信号signal还通过反相电路INV14，所以信号signal1的相位与信号signal的相位相反。

另一方面，在过电流检测电路160处于过电流检出状态时，从门控锁存电路50接收的第一切换信号SWS1为H电平，第二切换信号SWS2为L电平，因此，传输门61为非导通，传输门62为导通。这里，如果接收到输入信号IN并从振荡信号生成电路30接收到信号signal，则将信号signal反转而得的信号作为信号signal0、signal1进行输出。

如图5所示，时刻确定电路70具备T触发器TFF11、TFF12、TFF13、或非电路NOR11、NOR12、与非电路NAND16、NAND17以及反相电路INV17。接收信号signal0的输入端子与T触发器TFF11的输入端子连接，接收信号signal1的输入端子与或非电路NOR11的一个输入端子连接，接收第一过电流检出信号OCDS1的输入端子和与非电路NAND17的一个输入端子连接。T触发器TFF11的输出端子与T触发器TFF12的输入端子和或非电路NOR11的另一输入端子连接。T触发器TFF12的输出端子与T触发器TFF13的输入端子和或非电路NOR12的一个输入端子连接。T触发器TFF13的输出端子与或非电路NOR12的另一输入端子连接。或非电路NOR11的输出端子和与非电路NAND16的一个输入端子连接，或非电路NOR12的输出端子和与非电路NAND16的另一输入端子连接。与非电路NAND16的输出端子和与非电路NAND17的另一输入端子连接，与非电路NAND17的输出端子与反相电路INV17的输入端子连接。反相电路INV17的输出端子构成时刻确定电路70的输出端子。应予说明，或非电路NOR11、NOR12及与非电路NAND16构成第一逻辑运算电路，与非电路NAND17及反相电路INV17构成第二逻辑运算电路。

时刻确定电路70在从过电流模式切换电路60接收到信号signal0时，通过由三级T触发器TFF11、TFF12、TFF13构成的向下计数器电路对信号signal0依次进行分频。即，T触发器TFF11输出使信号signal0的周期加倍而得的信号signal2，T触发器TFF12输出使信号signal2的周期加倍而得的信号signal3，并且T触发器TFF13输出使信号signal3的周期加倍而得的信号signal4。或非电路NOR11接收信号signal1、signal2，在双方为L电平时输出H电平的信号，或非电路NOR12接收信号signal3、signal4，在双方为L电平时输出H电平的信号。与非电路NAND16仅在从或非电路NOR11、NOR12这两者接收到H电平的信号时，输出L电平的信号(一致信号)。该与非电路NAND16输出的L电平的信号成为使主MOSFET110仅在短时间内周期性地导通的信号。

但是，在过电流检测电路160未检测出过电流时刚接收到H电平的输入信号IN之后，信号signal1保持为H电平，因此与非电路NAND16输出H电平的信号。因此，尽管被输入H电平的输入信号IN，与非电路NAND16也无法输出使主MOSFET110导通的L电平的信号。

因此，时刻确定电路70设置与非电路NAND17以及反相电路INV17，在过电流检测电路160未检测出过电流时，与输入信号IN同步地输出使主MOSFET110导通的L电平的信号。即，向与非电路NAND17输入与非电路NAND16的输出信号和第一过电流检出信号OCDS1。在输入了未检测出过电流的L电平的第一过电流检出信号OCDS1时，与非电路NAND17与与非电路NAND16的输出信号的逻辑电平无关地输出H电平的信号，反相电路INV17输出L电平的信号output。即，与非电路NAND17在与非电路NAND16输出一致信号或第一过电流检出信号OCDS1为L电平时成为有效，仅在该output有效区间，主MOSFET110进行导通动作。

接着，参照图6至图8对逻辑电路10的动作进行说明。

图6是示出在输入输入信号后成为过电流检出状态时的逻辑电路的动作的时序图，图7是示出在输入输入信号前成为过电流检出状态时的逻辑电路的动作的时序图，图8是示出在脉冲生成电路输出脉冲期间成为过电流检出状态时的逻辑电路的动作的时序图。应予说明，在图6至图8中，从上起分别示出输入信号IN、脉冲生成电路输出、第一过电流检出信号OCDS1、第二过电流检出信号OCDS2、第一切换信号SWS1、第二切换信号SWS2、信号signal、信号signal0、信号signal1、信号signal2、信号signal3、信号signal4、信号output。

首先，如图6所示，如果接收到H电平的输入信号IN，则脉冲生成电路40生成与输入信号IN的上升同步地上升的脉冲。此时，过电流检测电路160未检测出过电流，因此，输出L电平的第一过电流检出信号OCDS1，并输出H电平的第二过电流检出信号OCDS2。

门控锁存电路50如果接收到来自脉冲生成电路40的脉冲，则对第一过电流检出信号OCDS1和第二过电流检出信号OCDS2进行锁存。门控锁存电路50将锁存的第一过电流检出信号OCDS1的L电平作为第一切换信号SWS1而进行输出，并将锁存的第二过电流检出信号OCDS2的H电平作为第二切换信号SWS2而进行输出。

过电流模式切换电路60根据第一切换信号SWS1以及第二切换信号SWS2，将传输门61置为导通状态，将传输门62置为非导通状态。

之后，如果过电流检测电路160检测出过电流，则第一过电流检出信号OCDS1成为H电平，第二过电流检出信号OCDS2成为L电平。但是，此时，脉冲的生成已结束，门控锁存电路50处于禁用状态，其保持状态不变，因此，第一切换信号SWS1和第二切换信号SWS2的逻辑电平也不变。

由于过电流检测电路160检测出过电流，所以振荡信号生成电路30输出与第一过电流检出信号OCDS1的上升同步地上升的信号signal。此时，过电流模式切换电路60不进行过电流模式的切换，因此信号signal通过传输门61、反相电路INV15、INV16，成为与信号signal相同相位的信号signal0而进行输出。此外，信号signal通过反相电路INV14，成为与信号signal相反相位的信号signal1而输出。

在时刻确定电路70中，如果接收到H电平的信号signal0和信号signal1，则与非电路NAND16输出H电平的信号。此时，由于第一过电流检出信号OCDS1为H电平，所以与非电路NAND17输出L电平的信号，反相电路INV17输出H电平的信号output。

之后，在时刻确定电路70中，接收信号signal0，并依次生成信号signal2、信号signal3、信号signal4。而且，每当从与非电路NAND16输出一致信号时，与非电路NAND16的输出成为L电平，因此，与非电路NAND17的输出成为H电平，反相电路INV17输出L电平的信号output。仅在该信号output成为L电平的output有效区间使主MOSFET110进行导通动作。

如此，在被输入有输入信号IN时，如果成为过电流检出状态，则在该时刻立即结束信号output的output有效区间，因此，能够针对过电流引起的过热状态，安全地保护主MOSFET110。

接着，如图7所示，在接收到输入信号IN之前的L电平时，如果过电流检测电路160检测出过电流，则过电流检测电路160输出H电平的第一过电流检出信号OCDS1，并输出L电平的第二过电流检出信号OCDS2。

之后，如果接收到H电平的输入信号IN，则脉冲生成电路40生成与输入信号IN的上升同步地上升的脉冲，并将其供给到门控锁存电路50。

门控锁存电路50如果接收到来自脉冲生成电路40的脉冲，则对第一过电流检出信号OCDS1和第二过电流检出信号OCDS2进行锁存。门控锁存电路50将锁存的第一过电流检出信号OCDS1的H电平作为第一切换信号SWS1而进行输出，并将锁存的第二过电流检出信号OCDS2的L电平作为第二切换信号SWS2而进行输出。

过电流模式切换电路60根据第一切换信号SWS1以及第二切换信号SWS2，将传输门61置于非导通状态，将传输门62置于导通状态。因此，与输入信号IN的上升同步地生成的信号signal通过反相电路INV14、传输门62、反相电路INV15、INV16，成为信号signal0。此外，信号signal通过反相电路INV14，成为信号signal1。该信号signal0和信号signal1的相位与信号signal的相位相反。

在时刻确定电路70中，在接收到信号signal0时，由于信号signal1、信号signal2、信号signal3、信号signal4为L电平，因此与非电路NAND16输出L电平的一致信号。因此，与非电路NAND17输出H电平的信号，反相电路INV17输出L电平的信号output，并仅在该output有效区间使主MOSFET110进行导通动作。

此后，向下计数器电路以比信号signal延迟半个周期的方式依次生成信号signal2、信号signal3、信号signal4。每当与非电路NAND16输出L电平的一致信号时，主MOSFET110进行导通动作。

如此，在处于过电流检出状态时，如果接收到输入信号IN，则使用于生成信号output的计数器电路的计数开始时刻延迟信号signal的半个周期的量。由此，从接收到输入信号IN的时刻起，信号output的output有效区间被可靠地设定为信号signal的半个周期的量，因此，微型计算机200能够确保用于接收过电流检出时的信号AMP的足够的时间。

应予说明，关于输入输入信号IN时的output有效期间，即由振荡信号生成电路30输出的信号signal的半个周期的期间，优选为脉冲生成电路40的输出输出脉冲的期间以上。由此，与在接收到输入信号IN的时间点是否检测出过电流无关，在脉冲生成电路40至少输出脉冲的期间，逻辑电路10输出主MOSFET110的导通信号。

接着，如图8所示，如果接收到H电平的输入信号IN，则脉冲生成电路40输出脉冲。此时，过电流检测电路160未检测出过电流，因此，输出L电平的第一过电流检出信号OCDS1。因此，在时刻确定电路70中，由于与非电路NAND17接收L电平的第一过电流检出信号OCDS1，所以与非电路NAND17输出H电平的信号，反相电路INV17输出L电平的信号output。

如果在脉冲生成电路40输出脉冲的期间过电流检测电路160检测出过电流，则在过电流检测电路160中，第一过电流检出信号OCDS1变为H电平，第二过电流检出信号OCDS2变为L电平。

此时，门控锁存电路50仍然从脉冲生成电路40接收脉冲，因此，对逻辑电平发生了变化的第一过电流检出信号OCDS1和第二过电流检出信号OCDS2进行锁存。门控锁存电路50将锁存的第一过电流检出信号OCDS1的H电平作为第一切换信号SWS1而进行输出，并将锁存的第二过电流检出信号OCDS2的L电平作为第二切换信号SWS2而进行输出。

过电流模式切换电路60根据第一切换信号SWS1和第二切换信号SWS2，将传输门61置于非导通状态，将传输门62置于导通状态。因此，与第一过电流检出信号OCDS1的上升同步地生成的信号signal通过反相电路INV14、传输门62、反相电路INV15、INV16，成为信号signal0。另外，信号signal通过反相电路INV14，成为信号signal1。信号signal0和信号signal1的相位与信号signal的相位相反。

在时刻确定电路70中，在刚接收到H电平的输入信号IN之后，第一过电流检出信号OCDS1为L电平，因此，与非电路NAND17输出H电平的信号，反相电路INV17输出L电平的信号output。在过电流检测电路160检测出过电流，第一过电流检出信号OCDS1刚成为H电平之后，由振荡信号生成电路30输出的信号signal成为H电平。由此，信号signal0、信号signal1、信号signal2、信号signal3、信号signal4全部成为L电平。因此，与非电路NAND16输出L电平的一致信号，所以与非电路NAND17输出H电平的信号，反相电路INV17继续输出L电平的信号output。

此后，如果比信号signal延迟半个周期而经过output有效区间，则向下计数器电路依次生成信号signal2、信号signal3、信号signal4。每当与非电路NAND16输出L电平的一致信号时，output有效区间变为有效，主MOSFET110进行导通动作。

如此，在时刻确定电路70中，在过电流检测电路160检测出过电流时，计数器电路比该时刻延迟信号signal的半个周期的量而开始计数。在计数开始之前的期间，output有效区间延长，因此，微型计算机200能够确保用于接收过电流检出时的信号AMP的足够的时间。

应予说明，在图6至图8中，在输入信号IN为L电平时，信号output示出为H电平，这是通过未图示的电路以在输入信号IN为L电平时，信号output成为H电平的方式构成的。

在以上实施方式中，振荡信号生成电路30使用在输入信号IN和第一过电流检出信号OCDS1均为H电平时上升的信号signal，但并不限于此。例如，可以生成在输入信号IN和第一过电流检出信号OCDS1均为H电平时从L电平开始的信号signal，并在过电流模式切换电路60中，将第一切换信号SWS1以及第二切换信号SWS2的输入位置与图4的情况相比进行调换。此外，时刻确定电路70中，计数器电路由三级T触发器TFF11、TFF12、TFF13构成，但并不限于该级数。另外，也可以使用连接了电阻、二极管的MOSFET来代替脉冲生成电路40的MOSFET42。进而，也可以设为使用或非电路来代替与非电路的结构。另外，门控锁存电路50由与非电路构成，但也可以设为使用或非电路的结构。

以上仅示出本发明的原理。对本领域技术人员来说，能够进一步地进行大量的变形、变更，本发明并不限定于以上示出并说明的正确的结构及应用例，对应的全部变形例及等同物被视为基于权利要求及其等同物的本发明的范围。

Claims (11)

1.一种半导体装置，其特征在于，具备功率半导体元件、过电流检测电路以及具有在所述过电流检测电路检测出过电流时向所述功率半导体元件输出关断信号的功能的逻辑电路，

所述逻辑电路具备脉冲生成电路，所述脉冲生成电路在输入指示所述功率半导体元件的导通动作的输入信号时生成并输出脉冲，

所述逻辑电路在输出所述脉冲的期间内由所述过电流检测电路检测出过电流时，在检测出过电流后的预定期间，输出指示所述功率半导体元件的导通动作的信号。

2.一种半导体装置，其特征在于，具备功率半导体元件、过电流检测电路以及具有在所述过电流检测电路检测出过电流时向所述功率半导体元件输出关断信号的功能的逻辑电路，

所述逻辑电路具备脉冲生成电路，所述脉冲生成电路在输入指示所述功率半导体元件的导通动作的输入信号时生成并输出脉冲，

所述逻辑电路在输出所述脉冲之前由所述过电流检测电路连续地检测出过电流时，在开始输出所述脉冲后的预定期间，输出指示所述功率半导体元件的导通动作的信号。

3.根据权利要求2所述的半导体装置，其特征在于，

即使检测出所述过电流，也至少在所述脉冲生成电路输出所述脉冲的期间，向所述功率半导体元件输出导通信号。

4.一种半导体装置，其特征在于，具备功率半导体元件、过电流检测电路和具有在所述过电流检测电路检测出过电流时使所述功率半导体元件仅在短时间内周期性地导通的功能的逻辑电路，

所述逻辑电路具备：

振荡信号生成电路，在同时输入指示所述功率半导体元件的导通动作的输入信号与来自所述过电流检测电路的过电流检出信号时生成振荡信号；

脉冲生成电路，在输入所述输入信号时生成脉冲；

门控锁存电路，在输入所述脉冲时保持所述过电流检测电路的过电流检出状态；

过电流模式切换电路，输出计数器输入信号和将所述振荡信号反转而得的反转信号，所述计数器输入信号为根据所述门控锁存电路保持的过电流检出状态将所述振荡信号生成电路生成的所述振荡信号切换为反转或非反转而得的信号；以及

时刻确定电路，对所述计数器输入信号进行分频而设为多个分频信号，并且根据所述反转信号和所述分频信号而输出使所述功率半导体元件周期性地导通的输出信号。

5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，

所述脉冲生成电路在输入所述输入信号时生成仅持续被设定的固定时间的脉冲。

6.根据权利要求4所述的半导体装置，其特征在于，

所述门控锁存电路具有在输入所述脉冲时获取所述过电流检测电路的过电流检出状态的门电路和对所述门电路获取的过电流检出状态进行保持的锁存电路，所述门控锁存电路根据所述锁存电路的保持状态而输出使所述过电流模式切换电路将所述振荡信号切换为反转或非反转的切换信号。

7.根据权利要求6所述的半导体装置，其特征在于，

所述过电流模式切换电路具有：

反相电路，输出将所述振荡信号反转而得的所述反转信号；以及

开关电路，根据所述门控锁存电路输出的所述切换信号来选择所述振荡信号或所述反转信号而将其设为所述计数器输入信号。

8.根据权利要求7所述的半导体装置，其特征在于，

所述开关电路由传输门构成。

9.根据权利要求4所述的半导体装置，其特征在于，

所述时刻确定电路具有：

计数器电路，对所述计数器输入信号进行分频；以及

逻辑运算电路，在所述反转信号与所述分频信号的逻辑状态全部一致时输出所述输出信号。

10.根据权利要求4所述的半导体装置，其特征在于，

所述时刻确定电路具有：

计数器电路，对所述计数器输入信号进行分频；

第一逻辑运算电路，在所述反转信号与所述分频信号的逻辑状态全部一致时输出一致信号；以及

第二逻辑运算电路，接收所述过电流检出信号和所述一致信号，在输入所述输入信号时在所述过电流检测电路未检测出过电流时，输出与所述输入信号同步的所述输出信号。

11.根据权利要求9或10所述的半导体装置，其特征在于，

所述计数器电路由多级T触发器构成。

Images