CN114449733A - 用于固态驱动器的印刷电路板结构 - Google Patents

用于固态驱动器的印刷电路板结构 Download PDF

Info

Publication number
CN114449733A
CN114449733A CN202111104163.0A CN202111104163A CN114449733A CN 114449733 A CN114449733 A CN 114449733A CN 202111104163 A CN202111104163 A CN 202111104163A CN 114449733 A CN114449733 A CN 114449733A
Authority
CN
China
Prior art keywords
plane
layer
ground
power plane
solid state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111104163.0A
Other languages
English (en)
Inventor
文伟·王
陈晓方
乔丹洋
桑尼·米拉多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114449733A publication Critical patent/CN114449733A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种用于固态驱动器的印刷电路板(PCB)结构。在实施例中，固态驱动器包括顶层和底层、多个中间层和接地笼。顶层和底层中的每一层包括用于操作固态驱动器的多个组件。多个中间层使得电信号能够在顶层和底层上的组件之间传递，多个中间层中的一层包括相对于其他平面中的每一个具有高电压的电源平面。接地笼屏蔽与电源平面位于相同层的信号迹线以及相邻层中的平面，以免受电源平面所产生的噪声的影响。

Description

用于固态驱动器的印刷电路板结构
技术领域
本发明的实施例涉及一种印刷电路板结构。
背景技术
计算机环境范例已经转变为可以随时随地使用的普适计算***。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有存储器装置(即，数据存储装置的存储器***。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
诸如数据存储装置的电子装置可以利用印刷电路板(PCB)实施。
发明内容
本发明的方面包括一种用于诸如固态驱动器的数据存储装置的印刷电路板(PCB)结构。
一方面，一种固态驱动器包括：顶层和底层，顶层和底层中的每一层包括用于操作固态驱动器的多个组件；多个中间层，被配置成使得电信号能够在顶层和底层上的组件之间传递，多个中间层中的一层包括相对于其他平面中的每一个具有高电压的电源平面；以及接地笼(ground cage)，被配置成屏蔽噪声高电压电源平面，这极大地减少了联接到附近或相邻层周围的受害电源平面或信号迹线的噪声。
另一方面，一种用于固态驱动器的印刷电路板，包括：顶层和底层，顶层和底层中的每一层包括用于操作固态驱动器的多个组件；以及多个中间层，设置在顶层和底层之间，并且被配置成使得电信号能够在顶层和底层上的组件之间传递。多个中间层包括：第一中间层，包括具有高电压的高电源平面(100)以及与高电源平面相邻的第一和第二信号迹线(200A、200B)；第二中间层(400)，形成在第一中间层上方和顶层下方，并且包括具有低于高电压的低电压的第一低电源平面(410或430)；第三中间层(500)，其形成在第一中间层下方和底层上方，并且包括具有低电压的第二低电源平面(510或530)；以及接地笼(300A、300B、300C)，被配置成包围高电源平面，使得高电源平面与第一和第二信号迹线中的每一个之间的电容和电感路径以及高电源平面与第一和第二低电源平面中的每一个之间的电容和电感路径被阻断。
通过以下描述，本发明的其他方面将变得显而易见。
附图说明
图1是示出数据处理***的示例的框图。
图2是示出存储装置的电源的示例的示图。
图3A和3B是分别示出在电气路径中发生的电压振铃噪声和电流涌入尖峰的示图。
图4是示出多层印刷电路板的示例的示图。
图5是示出具有噪声电源平面和相邻平面或迹线的印刷电路板(PCB)部分的示例的截面图。
图6A和6B示出通过静电场的电容耦合路径及其等效电路。
图7A和7B示出通过静电场的电感耦合路径及其等效电路。
图8A和8B是示出根据本发明实施例的印刷电路板(PCB)的结构的示图。
图9是示出根据本发明实施例的存储装置的印刷电路板(PCB)结构的截面图。
图10A是根据本发明实施例的存储装置的印刷电路板(PCB)结构(如图9所示的PCB结构)的三维(3D)立体图。
图10B是图10A所示的印刷电路板(PCB)结构沿Y轴的截面图。
图10C是图10A所示的印刷电路板(PCB)结构沿X轴的截面图。
具体实施方式
下面参考附图更详细地描述各个实施例。然而，本发明可以以不同形式实施，因此不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开是彻底且完整的，并且向本领域技术人员充分传达了本发明的范围。此外，本文中对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何此类短语的不同参考不一定针对相同的实施例。在整个本公开中，相同的附图标记在本发明的附图和实施例中指代相同的部分。
本发明可以以多种方式实施，包括作为进程；设备；***；在计算机可读存储介质上实现的计算机程序产品；和/或处理器，例如适于运行存储在联接到处理器的存储器上的指令和/或由联接到处理器的存储器提供的指令的处理器。在本说明书中，这些实施方式或本发明可以采取的任何其他形式可称为技术。一般来说，在本发明的范围内，可以改变所公开的进程的步骤的顺序。除非另有说明，否则被描述为适于执行任务的、诸如处理器或存储器的组件可以被实施为临时被配置成在给定时间执行该任务的通用组件或者被制造为执行该任务的特定组件。如本文所使用的，术语“处理器”等是指适于处理诸如计算机程序指令的数据的一个或多个装置、电路和/或处理内核。
下面结合示出本发明各个方面的附图提供本发明实施例的详细描述。结合这些实施例描述本发明，但本发明不限于任何实施例。本发明的范围仅由权利要求书限定。本发明涵盖权利要求书范围内的许多替代方案、修改和等效方案。在以下描述中阐述了许多具体细节，以提供对本发明的透彻理解。提供这些细节是为了示例；可以根据权利要求书来实践本发明，而不需要这些特定细节中的部分或全部。为清楚起见，与本发明相关的技术领域中已知的技术材料未被详细描述，以避免不必要地模糊本发明。
图1是示出数据处理***10的示例的框图。
参考图1，数据处理***10可以包括主机装置50和存储装置(其可以实施为存储器***)100。存储装置100可以接收来自主机装置50的请求，并且响应于接收到的请求而操作。例如，存储装置100可以存储待由主机装置50访问的数据。
主机装置50可以利用各种电子装置中的任一种来实施。在各个实施例中，主机装置50可以包括诸如以下的电子装置：台式计算机、工作站、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器和/或数字视频记录器和数字视频播放器。在各个实施例中，主机装置50可以包括诸如以下的便携式电子装置：移动电话、智能电话、电子书、MP3播放器、便携式多媒体播放器(PMP)和/或便携式游戏机。
存储装置100可以包括控制器110、存储器装置120和电源130。控制器110可以通过信号连接器SC与主机装置50交换信号SGL(其可以表示多个信号)。信号SGL可以包括命令、地址和数据。根据主机装置50和存储装置100之间的接口方案，信号连接器SC可以被配置为各种类型的连接器中的任一种。
控制器110可以响应于来自主机装置50的信号SGL来控制存储器装置120的全部操作。例如，控制器110可以控制存储器装置120以执行一个或多个擦除操作、编程操作和读取操作。
存储器装置120可以通过一个或多个通道联接到控制器110。存储器装置120可以利用多个非易失性存储器装置来实施。控制器110和存储器装置120可以利用诸如固态驱动器(SSD)和存储卡的各种存储装置中的任一种来实施。
电源130可以向存储装置100中的组件提供通过电源连接器PC从主机装置50输入的电力PWR。
图2是示出存储装置100的电源130的示例的示图。
参考图2，电源130可以包括多个电容器C1至Cn、升压调节器RU和降压调节器RD。尽管未在图1中示出，但存储装置100可以进一步包括联接到电源130的电源开关140和电源控制器150，如图2所示。
电源开关140可以在电源控制器150的控制下提供正常电力传输路径或失电保护(PLP)传输路径。在正常电力传输路径中，从主机装置50提供的电力通过电源开关140、电源控制器150以及升压调节器RU被传输至多个电容器C1至Cn。升压调节器RU可以将来自主机装置50的低输入电压转换为高电压(例如，35V或更高)。高电压可以用于对多个电容器C1至Cn充电。电源130可以包括在电压调节器RU、RD和多个电容器C1至Cn之间传递电力(即高电压)的第一路径(即V_High_Bus)，以及通过电源开关140在电压调节器RU、RD和主机装置50之间传递电力(即低电压)的第二路径(即V_Low_Bus)。此外，电源130可以包括将信号从电源控制器150传递到电压调节器RU、RD的第三路径。
当从主机装置50到存储装置100的电力被中断或切断时，多个电容器C1到Cn可以被放电，并且其中存储的能量可以通过PLP传输路径传输，该PLP传输路径包括降压调节器RD、电源开关140、电源控制器150和内部电源调节器。存储装置100可以使用多个电容器作为电源，将数据从控制器110的内部存储器(例如，易失性存储器)备份到存储器装置120(例如，NAND闪存装置)。
因此，多个电容器C1至Cn可以形成电容器阵列，以提供足够的能量来维持用于从控制器110到存储器装置120的数据备份传输的电源轨电压。电容器阵列或大容量电容器可以用作存储装置100的失电保护(PLP)电容器。升压调节器RU可以利用包括开关组件(例如，FET)的电压调节器来实施，电压调节器通常用于高功率转换效率。升压调节器RU可以通过电源路径V_High_Bus连接至PLP电容器。电力路径V_High_Bus和V_Low_Bus可以通过使用一个或多个电源平面或层，在存储装置100(例如，固态驱动器(SSD))的印刷电路板(PCB)中实施。
寄生电容和寄生电感可以存在于电气路径上和电气组件内。由于电压调节器的开关组件以高频(例如1MHz或更高)打开和关闭，因此突然改变电流路径，可能会出现几百MHz的强烈电压振铃噪声，并且在PLP电容器的充电过程和放电过程中也可能出现明显的高电流涌入尖峰，如图3A和3B所示。
图4是示出多层印刷电路板(PCB)的示例的示图。
参考图4，PCB可以具有多层结构。在所示出的示例中，PCB具有12层，包括顶部导体层、底部导体层和设置在顶部导体层和底部导体层之间的十个导体层L02至L11。表面介电层可以设置在PCB的上表面和顶部导体层之间，另一表面介电层可以设置在PCB的下表面和底部导体层之间。特定电路的组件(例如，图2的电源130)可以安装在顶部导体层和底部导体层上。第二导体层L02至第十一导体层L11中的每一个可以传递电力或信号，或者可以形成接地。在示例中，第二导体层L02至第十一导体层L11的使用如下表1所示：
Figure BDA0003271566900000061
Figure BDA0003271566900000071
在表1中，每条迹线可以是用于传递信号的细铜导体，并且每个平面可以是用于传递电力的粗铜导体。
进一步，PCB可以包括上表面和下表面之间的通孔TH1、TH2，以及用于在层之间进行电气连接的垂直过孔V1、V2、V3。
如上所述，在PCB上，相邻层之间以及相同层上的相邻电源平面或信号迹线之间可能存在结构互电容和结构互电感。换言之，某个电源平面(即，干扰源)可能导致电源噪声耦合到其他电源平面或信号迹线(即，受害者)。已经发现电源噪声耦合情况在电压可能比PCB上的其余电路区域高数倍的电路区域中更糟。例如，当利用如图4所示的具有多层的PCB实施图2的电源130时，发明人观察到路径V_High_Bus的电源平面导致电压振铃噪声和电流涌入尖峰出现在其他平面或迹线中。这种电源噪声耦合污染是不可容忍的，因为它最终将导致信号完整性问题，并导致存储装置的***故障。
图5是示出具有噪声电源平面和相邻平面或迹线的印刷电路板(PCB)部分的示例的截面图。
参考图5，PCB可以包括可单独地或共同地被称为干扰源的噪声电源平面以及为受害者的相邻平面或迹线。在所示出的示例中，PCB可以包括在PCB上电连接在一起的3个噪声电源平面。根据PCB的具体设计，每个噪声电源平面可以是一个或多个层。受害平面可以与噪声电源平面位于相同层或相邻层。干扰源平面和受害平面之间的间隙可以利用介电材料填充。
以下参考图6A至7B分析从干扰源到受害者的噪声耦合。
图6A和图6B示出通过静电场的电容耦合路径及其等效电路。耦合路径可以在相同层上(图6A)，也可以在相邻层之间(图6B)。受害平面或迹线上的耦合电压可以表示为：
Vn＝jωCRVs (1)
在等式(1)中，ω＝2πf，f是振铃噪声频率，C是耦合路径互电容，R是负载阻抗，Vs是电源平面的电压振铃噪声(例如，图2中PLP电容器的电源平面V_High_Bus)。
从等式(1)可以看出，当C足够大时，高频和高压振铃噪声可以被耦合到受害平面或迹线，如Vn。
图7A和7B示出通过静电场的电感耦合路径及其等效电路。耦合路径可以在相同层上(图7A)，也可以在相邻层之间(图7B)。受害平面或迹线上的耦合电压可以表示为：
Vn＝jωMIs (2)
在等式(2)中，ω＝2πf，f是涌入尖峰频率，M是耦合路径互电感，Is是电源平面的电流涌入尖峰(例如，图2中PLP电容器的电源平面V_High_Bus)。
从等式(2)可以看出，当M足够大时，高频和高电流尖峰可以耦合到受害平面或迹线，如Vn。
如上所述，在印刷电路板中，存储装置(例如，图2中的电源130)的电气路径中可能出现电压振铃噪声和电流涌入尖峰。因此，希望提供一种能够避免印刷电路板(PCB)中的高能振铃噪声和电流涌入尖峰的结构。实施例提供了一种用于封装作为干扰源的一个或多个高压电源平面的PCB结构，其中高压电源平面由多个接地平面包围。因此，到受害平面或迹线的电源噪声耦合路径被有效地阻断或终止。
图8A和8B是示出根据本发明实施例的印刷电路板(PCB)的结构的示图。
参考图8A和图8B，PCB可以包括作为干扰源的高压电源平面100以及统称为受害元件的两个相邻平面或迹线200A、200B。在一些实施例中，高压电源平面100可以是调节器RU、RD和PLP电容器之间的电力路径V_High_Bus，如图2中的电源130所示。两个相邻平面或迹线200A、200B可以是调节器RU、RD和电源开关140之间的电力路径V_Low_Bus，或是调节器RU、RD和电源控制器150之间的信号路径。
高压电源平面100可以由外壳组件包围(或封装)。在一些实施例中，外壳组件可以利用包括多个接地平面的接地笼实施。在所示出的示例中，外壳组件可以包括第一接地平面300A、第二接地平面300B和第三接地平面300C。第一接地平面300A可以与高压电源平面100(即，噪声电源平面)布置在相同层。第二地平面300B可以布置在第一地平面300A的上方。第三地平面300C可以布置在第一地平面300A的下方。第一接地平面300A可以水平地包围高压电源平面100的***，第二接地平面300B和第三接地平面300C可以配合以垂直地包围高压电源平面100。换言之，第一接地平面300A至第三接地平面300C可以形成接地笼以包围高压电源平面100。高压电源平面100可以包括一个或多个电源平面。因此，实施例提供了一种特殊的PCB结构，以有效地屏蔽一个或多个高压平面，从而可以在不增加额外组件或成本的情况下将高能振铃噪声和电流涌入尖峰限制在该结构内。这种特殊的PCB结构可以称为“夹层PCB结构”。因此，作为干扰源的噪声电源平面和作为受害元件的电源平面或迹线之间的互电容和互电感可以被最小化。
图9是示出根据本发明实施例的存储装置(例如SSD)的印刷电路板(PCB)结构的截面图。
参考图9，PCB结构可以包括第一层、第二层400和第三层500。第一层中的每一层可以包括被配置为作为高压电源平面(即干扰源)传递电力的第一平面，以及与第一平面相邻的第二和第三平面(即受害者)。作为示例且不受任何限制，第一层可以包括3个第一层，包括顶部第一层、中间第一层和底部第一层。顶部第一层可以包括第一平面100-1、第二平面200A-1和第三平面200B-1。中间第一层可以包括第一平面100-2、第二平面200A-2和第三平面200B-2。底部第一层可以包括第一平面100-3、第二平面200A-3和第三平面200B-3。在一些实施例中，第二平面和第三平面中的每一个可以包括传递电力的电源平面或传递信号的信号迹线。
第二层400可以形成在顶部第一层之上。例如，第二层400可以包括多个平面410、420、430。第三层500可以形成在底部第一层的下方。例如，第三层500可以包括多个平面510、520、530。在一些实施例中，第二层400和第三层500中的每一层可以包括传递电力的电源平面或传递信号的迹线。
PCB结构可以包括外壳组件，该外壳组件包括接地笼，该接地笼被配置为水平和垂直地包围形成干扰源的第一平面100-1、100-2、100-3。在一些实施例中，接地笼可以包括水平布置和垂直布置的多个接地平面，从而阻断干扰源和受害者之间的电容和电感路径。
接地笼可以包括第一平面100-1与第二平面200A-1之间的第四平面300A-11，以及第一平面100-1与第三平面200B-1之间的第五平面300A-12。接地笼可以包括第一平面100-2与第二平面200A-2之间的第四平面300A-21，以及第一平面100-2与第三平面200B-2之间的第五平面300A-22。接地笼可以包括第一平面100-3与第二平面200A-3之间的第四平面300A-31，以及第一平面100-3和第三平面200B-3之间的第五平面300A-32。此外，接地笼可以包括形成在顶部第一层和第二层400之间的第四层300B，以及形成在底部第一层和第三层500之间的第五层300C。接地笼的多个接地平面可以电耦合。
在一些实施例中，可以调整层和平面的厚度和宽度，使得互耦电容和互耦电感最小化。
对于每个第一层，第一至第五平面可以具有相同的厚度T2。对于顶部第一层，第一平面100-1与第二平面200A-1之间的第四平面300A-11以及第一平面100-1与第三平面200B-1之间的第五平面300A-12可以具有厚度T2。第四平面300A-11和第五平面300A-12可以具有相同的宽度W2。对于中间第一层，第一平面100-2与第二平面200A-2之间的第四平面300A-21以及第一平面100-2与第三平面200B-2之间的第五平面300A-22可以具有厚度T2。第四平面300A-21和第五平面300A-22可以具有相同的宽度W2。对于底部第一层，第一平面100-3与第二平面200A-3之间的第四平面300A-31以及第一平面100-3与第三平面200B-3之间的第五平面300A-32可以具有厚度T2。第四平面300A-31和第五平面300A-32可以具有相同的宽度W2。
第四层300B和第五层300C可以具有相同的厚度T1并且可以具有相同的宽度W1。
PCB结构可以包括各层之间的间隙以及每层中的平面之间的间隙。在一些实施例中，这些间隙可以利用介电材料(例如，环氧层压材料)填充。
顶部第一层可以包括第一平面100-1和第四平面300A-11之间的长度为G2的第一间隙，第一平面100-1和第五平面300A-12之间的长度也为G2的第二间隙，第二平面200A-1和第四平面300A-11之间的第三间隙以及第三平面200B-1和第五平面300A-12之间的第四间隙。中间第一层可以包括第一平面100-2和第四平面300A-21之间的第一间隙，第一平面100-2和第五平面300A-22之间的第二间隙，第二平面200A-2和第四平面300A-21之间的第三间隙以及第三平面200B-2和第五平面300A-22之间的第四间隙。底部第一层可以包括第一平面100-3和第四平面300A-31之间的第一间隙，第一平面100-3和第五平面300A-32之间的第二间隙，第二平面200A-3和第四平面300A-31之间的第三间隙以及第三平面200B-3和第五平面300A-32之间的第四间隙。
PCB结构可以包括顶部第一层和第四层300B之间的长度为G1的第五间隙，第二层400和第四层300B之间的第六间隙，底部第一层和第五层300C之间的第七间隙以及第三层500和第五层300C之间的第八间隙。
在一些实施例中，可以调整层之间的间隙和平面之间的间隙，以使互耦电容和互耦电感最小化。在一些实施例中，PCB结构可以具有如图4所示的多个层，并且多个层的厚度可以小于1mm，其中G1小于50μm，G2小于100μm，使得高频下的高压振铃噪声和高电流涌入尖峰可以垂直和水平跨越间隙，到达受害平面或迹线。
图10A是根据本发明实施例的存储装置的印刷电路板(PCB)结构，即图9所示的PCB结构的三维(3D)立体图。PCB结构以相对于XYZ坐标系的方式被显示。图10B是图10A所示的印刷电路板(PCB)结构沿Y轴的截面图。图10C是图10A所示的印刷电路板(PCB)结构沿X轴的截面图。
参考图10A至10C，高压电源平面100-1、100-2、100-3由包括多个接地平面300A-10、300A-20、300A-30、300B、300C的外壳组件包围。外壳组件被设置和配置成阻止或显著减少从高压电源平面100-1、100-2、100-3到受害电源平面或信号迹线200B-1、200B-2、200B-3、410、420、510、520的噪声耦合(即，电压振铃噪声和电流涌入尖峰)。
如上所述，实施例提供了一种能够避免诸如存储装置(例如SSD)的电子装置的印刷电路板(PCB)中的电源噪声耦合(例如，高能振铃噪声和电流涌入尖峰)的结构。根据实施例，PCB结构通过使用多个接地平面封装一个或多个高压电源平面。因此，实施例阻止从高压电源平面到受害电源平面或信号迹线的电源噪声耦合。
尽管为了清楚和理解的目的，已经对上述实施例进行了一些详细的说明和描述，但本发明不限于所提供的细节。如本领域技术人员根据前述公开将理解的，有许多实现本发明的替代方法。因此，所公开的实施例是说明性的，而不是限制性的。本发明旨在涵盖落入权利要求书范围内的所有修改方案和替代方案。

Claims (19)

1.一种固态驱动器，包括：
顶层和底层，所述顶层和所述底层中的每一层包括用于操作所述固态驱动器的多个组件；
多个中间层，使得电信号能够在所述顶层和所述底层上的组件之间传递，所述多个中间层的一层包括相对于其他平面中的每一个具有高电压的电源平面；以及
接地笼，屏蔽与所述电源平面位于相同层的信号迹线以及相邻层中的平面以免受所述电源平面产生的噪声的影响。
2.根据权利要求1所述的固态驱动器，其中所述接地笼减少所述电源平面和与所述电源平面位于相同层的信号迹线中的每一个之间的电耦合路径的形成，并且减少所述电源平面和相邻层上的平面中的每一个之间的电耦合路径的形成。
3.根据权利要求2所述的固态驱动器，其中所述接地笼包括电耦合在一起的多个接地平面。
4.根据权利要求3所述的固态驱动器，其中所述接地笼包括第一接地平面和第二接地平面，所述第一接地平面和第二接地平面分别设置在紧邻所述电源平面的层的上方和下方的层上。
5.根据权利要求4所述的固态驱动器，其中所述接地笼包括第三接地平面和第四接地平面，所述第三接地平面和第四接地平面分别设置在所述电源平面与第一信号迹线和第二信号迹线之间，所述第一信号迹线和所述第二信号迹线与所述电源平面在相同层上。
6.根据权利要求5所述的固态驱动器，其中所述第一接地平面和所述第二接地平面中的每一个被设置为使得在所述电源平面的层与设置有所述第一接地平面和所述第二接地平面的每一层之间存在第一间隙。
7.根据权利要求5所述的固态驱动器，其中所述第三接地平面和所述第四接地平面中的每一个被设置成使得在所述第三接地平面和所述第四接地平面中的每一个与在相同层上的所述电源平面之间存在第二间隙。
8.根据权利要求5所述的固态驱动器，其中所述第一接地平面和所述第二接地平面中的每一个具有第一厚度。
9.根据权利要求8所述的固态驱动器，其中所述第三接地平面和所述第四接地平面中的每一个具有不同于所述第一厚度的第二厚度。
10.根据权利要求5所述的固态驱动器，其中每个间隙包含环氧树脂层压材料。
11.一种用于固态驱动器的印刷电路板，包括：
顶层和底层，所述顶层和所述底层中的每一层包括用于操作所述固态驱动器的多个组件；以及
多个中间层，设置在所述顶层和所述底层之间，并且使得电信号能够在所述顶层和所述底层上的组件之间传递，
其中所述多个中间层包括：
第一中间层，包括具有高电压的高电源平面以及与所述高电源平面相邻的第一信号迹线和第二信号迹线；
第二中间层，形成在所述第一中间层上方和所述顶层下方，并且包括具有低于所述高电压的低电压的第一低电源平面；
第三中间层，形成在所述第一中间层下方和所述底层上方，并且包括具有所述低电压的第二低电源平面；以及
接地笼，包围所述高电源平面，使得所述高电源平面与所述第一信号迹线和所述第二信号迹线中的每一个之间的电容和电感路径、以及所述高电源平面与所述第一低电源平面和所述第二低电源平面中的每一个之间的电容和电感路径被阻断。
12.根据权利要求11所述的印刷电路板，其中所述接地笼包括：
第一接地平面，设置在所述第一中间层的所述高电源平面和所述第二中间层的所述第一低电源平面之间；
第二接地平面，设置在所述第一中间层的所述高电源平面和所述第三中间层的所述第二低电源平面之间；
第三接地平面，设置在所述高电源平面和所述第一中间层的所述第一信号迹线之间；以及
第四接地平面，设置在所述高电源平面和所述第一中间层的所述第二信号迹线之间。
13.根据权利要求12所述的印刷电路板，其中所述第一接地平面至所述第四接地平面电耦合。
14.根据权利要求13所述的印刷电路板，其中所述第一接地平面和所述第二接地平面中的每一个被设置为使得在所述第一中间层与所述第二中间层和第三中间层中的每一个之间存在第一间隙。
15.根据权利要求14所述的印刷电路板，其中所述第三接地平面和第四接地平面中的每一个被设置为使得在所述高电源平面与所述第一信号迹线和所述第二信号迹线中的每一个之间存在第二间隙，所述第二间隙不同于所述第一间隙。
16.根据权利要求15所述的印刷电路板，其中每个间隙包含环氧树脂层压材料。
17.根据权利要求15所述的印刷电路板，其中所述第一接地平面和所述第二接地平面中的每一个具有第一厚度。
18.根据权利要求17所述的印刷电路板，其中所述高电源平面、所述第一信号迹线和所述第二信号迹线，以及所述第三接地平面和所述第四接地平面中的每一个具有不同于所述第一厚度的第二厚度。
19.根据权利要求11所述的印刷电路板，其中所述第二中间层和所述第三中间层中的每一层进一步包括信号迹线。
CN202111104163.0A 2020-10-30 2021-09-22 用于固态驱动器的印刷电路板结构 Pending CN114449733A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/085,749 US11259403B1 (en) 2020-10-30 2020-10-30 Printed circuit board structure for solid state drives
US17/085,749 2020-10-30

Publications (1)

Publication Number Publication Date
CN114449733A true CN114449733A (zh) 2022-05-06

Family

ID=80322179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111104163.0A Pending CN114449733A (zh) 2020-10-30 2021-09-22 用于固态驱动器的印刷电路板结构

Country Status (2)

Country Link
US (1) US11259403B1 (zh)
CN (1) CN114449733A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315069A (en) * 1992-10-02 1994-05-24 Compaq Computer Corp. Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
US5493259A (en) * 1992-10-13 1996-02-20 The Whitaker Corporation High voltage, low pass filtering connector with multiple ground planes
KR20000021225A (ko) * 1998-09-28 2000-04-25 군진 린 임피던스 및 전송시간을 제어하는 다양한 공극 개방 패턴과 함께 차폐면을 구비한 회로 기판
JP2000183541A (ja) * 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk 多層プリント基板
US20010050182A1 (en) * 2000-02-29 2001-12-13 Yoshihiro Takeshita Wiring board
JP2006245320A (ja) * 2005-03-03 2006-09-14 Sony Corp 多層回路基板及び多層回路基板のパターニング方法
US20080222593A1 (en) * 2007-03-09 2008-09-11 Fujitsu Limited Design method, recording medium, and design support system
EP2429267A1 (de) * 2010-09-08 2012-03-14 Vossloh-Schwabe Deutschland GmbH Mehrlagige Leiterplatte mit Leiterplattensicherung
US20120317332A1 (en) * 2011-06-10 2012-12-13 Samsung Electronics Co., Ltd. Solid state drive packages and related methods and systems
US20130143445A1 (en) * 2010-08-30 2013-06-06 Masashi Kawakami Interconnect substrate and electronic device
US8531849B1 (en) * 2010-03-31 2013-09-10 Micron Technology, Inc. Supply voltage or ground connections including bond pad interconnects for integrated circuit device
US20140049343A1 (en) * 2011-04-28 2014-02-20 Nec Corporation Circuit substrate having noise suppression structure
US20150102413A1 (en) * 2013-10-11 2015-04-16 Raheel AZMAT Semiconductor device
US10143077B1 (en) * 2017-12-12 2018-11-27 Quanta Computer Inc. Printed circuit board structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
US7016198B2 (en) 2003-04-08 2006-03-21 Lexmark International, Inc. Printed circuit board having outer power planes
KR100598118B1 (ko) 2005-01-12 2006-07-10 삼성전자주식회사 적층형 인쇄회로기판
JP2011192709A (ja) * 2010-03-12 2011-09-29 Renesas Electronics Corp 半導体装置
CN111696952A (zh) * 2019-03-13 2020-09-22 住友电工光电子器件创新株式会社 微波集成电路
MY201016A (en) * 2019-12-20 2024-01-30 Intel Corp Integrated Bridge for Die-to-Die Interconnects

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315069A (en) * 1992-10-02 1994-05-24 Compaq Computer Corp. Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
US5493259A (en) * 1992-10-13 1996-02-20 The Whitaker Corporation High voltage, low pass filtering connector with multiple ground planes
KR20000021225A (ko) * 1998-09-28 2000-04-25 군진 린 임피던스 및 전송시간을 제어하는 다양한 공극 개방 패턴과 함께 차폐면을 구비한 회로 기판
JP2000183541A (ja) * 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk 多層プリント基板
US20010050182A1 (en) * 2000-02-29 2001-12-13 Yoshihiro Takeshita Wiring board
JP2006245320A (ja) * 2005-03-03 2006-09-14 Sony Corp 多層回路基板及び多層回路基板のパターニング方法
US20080222593A1 (en) * 2007-03-09 2008-09-11 Fujitsu Limited Design method, recording medium, and design support system
US8531849B1 (en) * 2010-03-31 2013-09-10 Micron Technology, Inc. Supply voltage or ground connections including bond pad interconnects for integrated circuit device
US20130143445A1 (en) * 2010-08-30 2013-06-06 Masashi Kawakami Interconnect substrate and electronic device
EP2429267A1 (de) * 2010-09-08 2012-03-14 Vossloh-Schwabe Deutschland GmbH Mehrlagige Leiterplatte mit Leiterplattensicherung
US20140049343A1 (en) * 2011-04-28 2014-02-20 Nec Corporation Circuit substrate having noise suppression structure
US20120317332A1 (en) * 2011-06-10 2012-12-13 Samsung Electronics Co., Ltd. Solid state drive packages and related methods and systems
US20150102413A1 (en) * 2013-10-11 2015-04-16 Raheel AZMAT Semiconductor device
US10143077B1 (en) * 2017-12-12 2018-11-27 Quanta Computer Inc. Printed circuit board structure

Also Published As

Publication number Publication date
US11259403B1 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US9544989B2 (en) Network communication device
US9515027B2 (en) Printed circuit board
US20080277153A1 (en) System and Method for Capacitive Coupled VIA Structures in Information Handling System Circuit Boards
KR102000779B1 (ko) 수직 전기 연결부들에 상호 커패시턴스를 제공하는 회로들 및 방법들
US20060227522A1 (en) Inductor
US9184137B2 (en) Semiconductor chip and semiconductor package having the same
CN213694596U (zh) 电路板结构及电子设备
US20150380847A1 (en) Headphone socket assembly and electronic equipment including same
US7265993B1 (en) Dispersive interconnect system for EMI reduction
US9257418B2 (en) Semiconductor package having heat slug and passive device
US9775267B2 (en) Structure and method for reducing electromagnetic interference
US20140146499A1 (en) Printed circuit board and device including the same
CN114449733A (zh) 用于固态驱动器的印刷电路板结构
CN209897343U (zh) 电子设备及柔性电路板
CN1367946A (zh) 多功能能量调节器
US11894289B2 (en) Substrates for semiconductor packages, including hybrid substrates for decoupling capacitors, and associated devices, systems, and methods
US9609765B2 (en) Chassis of electronic device
CN221354585U (zh) 一种印制电路板及音视频编解码设备
CN211087227U (zh) 一种卡片电脑及其主板
CN212436023U (zh) 电路板及电子设备
US6483720B1 (en) EMC protection in digital computers
US11659649B2 (en) Electronic device
US10729003B2 (en) Anti-electromagnetic interference circuit board
EP4350766A2 (en) Embedded package structure, power supply apparatus, and electronic device
US6819571B2 (en) Circuit cards having a single ground plane with logic devices connected thereto

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination