CN114429968B - 一种垂直双层磁性随机存储器及其制备方法 - Google Patents
一种垂直双层磁性随机存储器及其制备方法 Download PDFInfo
- Publication number
- CN114429968B CN114429968B CN202210089191.8A CN202210089191A CN114429968B CN 114429968 B CN114429968 B CN 114429968B CN 202210089191 A CN202210089191 A CN 202210089191A CN 114429968 B CN114429968 B CN 114429968B
- Authority
- CN
- China
- Prior art keywords
- conductive structure
- layer
- ferromagnetic layer
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 115
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 195
- 230000005294 ferromagnetic effect Effects 0.000 claims description 104
- 230000004888 barrier function Effects 0.000 claims description 34
- 230000005641 tunneling Effects 0.000 claims description 31
- 239000002355 dual-layer Substances 0.000 claims description 26
- 229910052721 tungsten Inorganic materials 0.000 claims description 24
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 229910001385 heavy metal Inorganic materials 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000012876 topography Methods 0.000 claims description 7
- 229910052762 osmium Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000003993 interaction Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910015475 FeF 2 Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 238000004774 atomic orbital Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000005610 quantum mechanics Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明提供一种垂直双层磁性随机存储器及其制备方法，垂直双层磁性随机存储器包括衬底、第一导电结构、第二导电结构、第三导电结构、磁性隧道结、第四导电结构及第五导电结构；本发明的垂直双层磁性随机存储器，由STT‑MRAM和SOT‑MRAM上下堆叠组合而成，可改变上下器件的电阻，以存储四种信号，垂直双层磁性随机存储器可在相同占地面积或者更少的占地面积下，存储双倍的信息，其有助于提高存储器件的密度，扩大垂直双层磁性随机存储器的应用。
Description
技术领域
本发明属于半导体技术领域，涉及一种垂直双层磁性随机存储器及其制备方法。
背景技术
磁阻随机存取存储器(Magnetoresistive Random Access Memory，MRAM)是一种随机存储器件，其工作原理是使用其电阻值而非电荷来存储数据。其核心包括磁性隧道结(MTJ)结构，通过控制MTJ的电阻，以表征存储结构的“0”或“1”状态。
MTJ结构通常包括固定铁磁层和自由铁磁层，并通过位于固定铁磁层和自由铁磁层之间的绝缘隧穿势垒层将其分隔开，并利用顶部电极和底部电极夹住MTJ结构，使得电流可在顶部电极与底部电极之间流动。
自旋转移矩磁性随机存储器(STT-MRAM)是通过自旋电流实现信息写入的一种新型非易失性磁随机存储器，其是磁性存储器MRAM的二代产品。STT-MRAM存储单元通过自旋极化电流改变自由铁磁层和固定铁磁层的磁化方向，包括相同方向或者相反方向来改变MTJ的电阻大小，以实现信息的记录。
在量子力学中，自旋与原子轨道的角动量可以交互作用，其中力或转矩的根源是原子核，而原子序愈大的原子，自旋轨道交互作用愈大，在有些特殊的物质，譬如拓扑绝缘体，其表面也存在有异常大的自旋轨道交互作用。利用自旋轨道转矩(Spin Orbit Torque，SOT)效应来翻转MTJ中自由层的磁矩，则可制备自旋轨道矩磁性随机存储器(SOT-MRAM)。
目前，磁性随机存储器的存储能力还较低，占地面积通常较大，这不利于磁性随机存储器的微缩，从而限制了磁性随机存储器的应用。
因此，提供一种垂直双层磁性随机存储器及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直双层磁性随机存储器及其制备方法，用于解决现有技术中磁性随机存储器存储能力低、占地面积大的问题。
为实现上述目的及其他相关目的，本发明提供一种垂直双层磁性随机存储器，所述垂直双层磁性随机存储器包括：
衬底；
第一导电结构，所述第一导电结构位于所述衬底上；
第二导电结构，所述第二导电结构位于所述第一导电结构上，与所述第一导电结构电连接，且与所述第一导电结构垂直设置；
第三导电结构，所述第三导电结构为拓朴结构，位于所述第二导电结构上，且与所述第二导电结构电连接；
磁性隧道结，所述磁性隧道结位于所述第一导电结构上，且所述磁性隧道结位于所述第二导电结构及所述第三导电结构***，其中，所述磁性隧道结包括固定铁磁层、自由铁磁层及位于所述固定铁磁层与所述自由铁磁层之间的绝缘隧穿势垒层，通过所述绝缘隧穿势垒层分隔所述固定铁磁层及所述自由铁磁层，且所述自由铁磁层分别与所述第三导电结构及所述第二导电结构电连接；
第四导电结构，所述第四导电结构位于所述磁性隧道结***，且与所述第二导电结构对应设置构成STT-MRAM；
第五导电结构，所述第五导电结构位于所述磁性隧道结***，且与所述第三导电结构对应设置构成SOT-MRAM。
可选地，所述第一导电结构、所述第四导电结构及所述第五导电结构平行设置，且在竖向上相邻的导电结构的投影具有夹角θ，所述夹角θ的取值为0°≤θ≤90°。
可选地，所述STT-MRAM的横截面的形貌包括正圆形、椭圆形、正方形、长方形中的一种；所述SOT-MRAM的横截面的形貌包括正圆形、椭圆形、正方形、长方形中的一种。
可选地，所述拓朴结构包括BixSb1-x拓朴结构，0＜x＜1；或所述拓朴结构为重金属拓朴结构，所述重金属拓朴结构包括W、Pt、Ta中的一种或多种。
可选地，所述固定铁磁层的厚度与所述自由铁磁层的厚度的比值为2-100；所述固定铁磁层包括Mn、Pt、Ir、Rh、Ni、Pd、Fe及Os中的一种或多种。
可选地，所述自由铁磁层的厚度为1nm-1000nm；所述自由铁磁层包括Fe、NiCo、Ru、Ir、Rh、CoHf、Co、CoFeB及CoZr中的一种或多种。
可选地，所述绝缘隧穿势垒层的厚度为0.5nm-3.0nm；所述绝缘隧穿势垒层包括MgO、AlO及AlN中的一种或多种。
可选地，所述第一导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第二导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第三导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第四导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第五导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种。
本发明还提供一种垂直双层磁性随机存储器的制备方法，包括以下步骤：
提供衬底；
于所述衬底上形成第一导电结构；
于所述第一导电结构上形成第二导电结构，所述第二导电结构与所述第一导电结构电连接，且与所述第一导电结构垂直设置；
于所述第二导电结构上形成第三导电结构，所述第三导电结构为拓朴结构，且与所述第二导电结构电连接；
于所述第一导电结构上形成磁性隧道结，所述磁性隧道结位于所述第二导电结构及所述第三导电结构***，其中，所述磁性隧道结包括固定铁磁层、自由铁磁层及位于所述固定铁磁层与所述自由铁磁层之间的绝缘隧穿势垒层，通过所述绝缘隧穿势垒层分隔所述固定铁磁层及所述自由铁磁层，且所述自由铁磁层分别与所述第三导电结构及所述第二导电结构电连接；
于所述磁性隧道结***形成第四导电结构，且所述第四导电结构与所述第二导电结构对应设置构成STT-MRAM；
于所述磁性隧道结***形成第五导电结构，且所述第五导电结构与所述第三导电结构对应设置构成SOT-MRAM。
可选地，形成的所述第一导电结构、所述第四导电结构及所述第五导电结构平行设置，且在竖向上相邻的导电结构的投影具有夹角θ，所述夹角θ的取值为0°≤θ≤90°。
如上所述，本发明的垂直双层磁性随机存储器及其制备方法，所述垂直双层磁性随机存储器包括衬底、第一导电结构、第二导电结构、第三导电结构、磁性隧道结、第四导电结构及第五导电结构；其中，所述第一导电结构位于所述衬底上；所述第二导电结构位于所述第一导电结构上，与所述第一导电结构电连接，且与所述第一导电结构垂直设置；所述第三导电结构为拓朴结构，位于所述第二导电结构上，且与所述第二导电结构电连接；所述磁性隧道结位于所述第一导电结构上，且所述磁性隧道结位于所述第二导电结构及所述第三导电结构***，其中，所述磁性隧道结包括固定铁磁层、自由铁磁层及位于所述固定铁磁层与所述自由铁磁层之间的绝缘隧穿势垒层，通过所述绝缘隧穿势垒层分隔所述固定铁磁层及所述自由铁磁层，且所述自由铁磁层分别与所述第三导电结构及所述第二导电结构电连接；所述第四导电结构位于所述磁性隧道结***，且与所述第二导电结构对应设置构成STT-MRAM；所述第五导电结构位于所述磁性隧道结***，且与所述第三导电结构对应设置构成SOT-MRAM。
本发明的垂直双层磁性随机存储器，由所述STT-MRAM和所述SOT-MRAM上下堆叠组合而成，可改变上下器件的电阻，以存储四种信号，所述垂直双层磁性随机存储器可在相同占地面积或者更少的占地面积下，存储双倍的信息，其有助于提高存储器件的密度，扩大所述垂直双层磁性随机存储器的应用。
附图说明
图1显示为本发明实施例中垂直双层磁性随机存储器的制备工艺流程示意图。
图2显示为本发明实施例中提供的衬底的结构示意图。
图3显示为本发明实施例中形成第一导电结构后的结构示意图。
图4显示为本发明实施例中于绝缘层中形成第一凹槽后的结构示意图。
图5显示为本发明实施例中形成第二导电结构后的结构示意图。
图6显示为本发明实施例中于绝缘层中形成第二凹槽后的结构示意图。
图7显示为本发明实施例中形成第三导电结构后的结构示意图。
图8显示为本发明实施例中刻蚀绝缘层显露导电结构后的结构示意图。
图9显示为本发明实施例中形成磁性隧道结后的结构示意图。
图10显示为本发明实施例中形成第四导电结构后的结构示意图。
图11显示为本发明实施例中形成第五导电结构后的结构示意图。
图12显示为本发明实施例中进行平坦化工艺后的结构示意图。
图13显示为图12中沿A-A’获得的截面结构示意图。
图14显示为图12中沿B-B’获得的截面结构示意图。
图15显示为图12中沿C-C’获得的截面结构示意图。
图16显示为图12的俯视结构示意图。
图17显示为本发明实施例中垂直双层磁性随机存储器进行“写”时的一种示意图。
图18显示为本发明实施例中垂直双层磁性随机存储器进行“写”时的另一种示意图。
图19显示为本发明实施例中垂直双层磁性随机存储器进行“写”时的另一种示意图。
图20显示为本发明实施例中垂直双层磁性随机存储器进行“读”时的示意图。
元件标号说明
100 衬底
201 第一导电结构
202 第二导电结构
203 第三导电结构
204 第四导电结构
205 第五导电结构
300 绝缘层
400 磁性隧道结
401 自由铁磁层
402 绝缘隧穿势垒层
403 固定铁磁层
O SOT-MRAM
T STT-MRAM
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图2～图12所示，本实施例提供一种垂直双层磁性随机存储器，所述垂直双层磁性随机存储器包括：衬底100、第一导电结构201、第二导电结构202、第三导电结构203、磁性隧道结400、第四导电结构204及第五导电结构205；其中，所述第一导电结构201位于所述衬底100上；所述第二导电结构202位于所述第一导电结构201上，与所述第一导电结构201电连接，且与所述第一导电结构201垂直设置；所述第三导电结构203为拓朴结构，位于所述第二导电结构202上，且与所述第二导电结构202电连接；所述磁性隧道结400位于所述第一导电结构201上，且所述磁性隧道结400位于所述第二导电结构202及所述第三导电结构203***，其中，所述磁性隧道结400包括固定铁磁层403、自由铁磁层401及位于所述固定铁磁层403与所述自由铁磁层401之间的绝缘隧穿势垒层402，通过所述绝缘隧穿势垒层402分隔所述固定铁磁层403及所述自由铁磁层401，且所述自由铁磁层401分别与所述第三导电结构203及所述第二导电结构202电连接；所述第四导电结构204位于所述磁性隧道结400***，且与所述第二导电结构202对应设置构成STT-MRAM；所述第五导电结构205位于所述磁性隧道结400***，且与所述第三导电结构203对应设置构成SOT-MRAM。
本实施例的垂直双层磁性随机存储器，由所述STT-MRAM和所述SOT-MRAM上下堆叠组合而成，可改变上下器件的电阻，以存储四种信号，所述垂直双层磁性随机存储器可在相同占地面积或者更少的占地面积下，存储双倍的信息，其有助于提高存储器件的密度，扩大所述垂直双层磁性随机存储器的应用。
作为示例，所述第一导电结构201、所述第四导电结构204及所述第五导电结构205平行设置，且在竖向上相邻的导电结构的投影具有夹角θ，所述夹角θ的取值为0°≤θ≤90°。
具体的，如图16示意了所述垂直双层磁性随机存储器的俯视结构示意图，其中，为便于电连接，优选将所述垂直双层磁性随机存储器中的导电结构进行交错设置，即所述第一导电结构201、所述第四导电结构204及所述第五导电结构205之间具有高度差且平行设置，以及将使得相邻的所述第一导电结构201、所述第四导电结构204及所述第五导电结构205沿竖向的投影相互之间具有夹角θ，其中，所述夹角θ的取值可包括0°≤θ≤90°，如30°、45°、60°、90°等，以交错设置，为电连接提供预留空间，减小器件尺寸，具体可根据需要设置。
作为示例，所述STT-MRAM的横截面的形貌包括正圆形、椭圆形、正方形、长方形中的一种；所述SOT-MRAM的横截面的形貌包括正圆形、椭圆形、正方形、长方形中的一种。
具体的，如图13及图15分别示意了位于所述垂直双层磁性随机存储器上层的SOT-MRAM及位于所述垂直双层磁性随机存储器下层的STT-MRAM的横截面结构示意图，本实施例中所述STT-MRAM的横截面及所述SOT-MRAM的横截面均呈正圆形，但并非局限于此，所述STT-MRAM的横截面及所述SOT-MRAM的横截面还可为椭圆形、正方形、长方形中的一种或正圆形、椭圆形、正方形、长方形的组合，此处不作过分限制。
作为示例，所述拓朴结构，即所述第二导电结构202，包括BixSb1-x拓朴结构，0＜x＜1；或所述拓朴结构为重金属拓朴结构，所述重金属拓朴结构包括W、Pt、Ta中的一种或多种。
具体的，一般重金属的自旋霍尔角度仅在0.4以下，而拓朴结构的自旋霍尔角度量级可以达个位数甚至十位数，如接近20，但拓朴结构的导电性能往往只靠表面态(surfacestate)，拓朴结构材料的中心(bulk)是绝缘体，这使得拓朴结构的总电导(conductance)很低，要比重金属低1～2个数量级，所以功耗较高。但BixSb1-x拓朴结构，0＜x＜1，如x＝0.9的Bi0.9Sb0.1拓朴结构的自旋霍尔角度较大，髙达54，且电导与重金属相当，所以功耗较低。本实施例中，所述拓朴结构采用Bi0.9Sb0.1拓朴结构，但并非局限于此，也可采用x＝0.8、0.6、0.5、0.3等的BixSb1-x拓朴结构，或采用表面具有自旋轨道作用的重金属，如W、Pt、Ta等的一种或者多种组合的拓朴结构，此处不作过分限制。
作为示例，所述固定铁磁层403的厚度与所述自由铁磁层401的厚度的比值可为2-100；所述固定铁磁层403可包括Mn与Pt、Ir、Rh、Ni、Pd、Fe及Os中的一种或多种。如FeMn、IrMn、PtMn、MnO、MnS、MnTe、MnF2、FeF2、FeCl2、FeO、CoCl2、CoO等。所述固定铁磁层403的厚度与所述自由铁磁层401的厚度的比值可为2、10、50、100等，具体可根据需要进行选择，此处不作过分限制。
作为示例，所述自由铁磁层401的厚度可为1nm-1000nm；所述自由铁磁层401可包括Fe、NiCo、Ru、Ir、Rh、CoHf、Co、CoFeB及CoZr中的一种或多种。
具体的，所述自由铁磁层401的厚度可为1nm、10nm、100nm、500nm、1000nm中的任一种，其中，所述自由铁磁层401的材质可包括Fe、NiCo、Ru、Ir、Rh、CoHf、Co、CoFeB及CoZr中的一种或多种，具体种类可根据需要进行选择，此处不作过分限制。
作为示例，所述绝缘隧穿势垒层402的厚度可为0.5nm-3.0nm；所述绝缘隧穿势垒层402可包括MgO、AlO及AlN中的一种或多种。
具体的，所述绝缘隧穿势垒层402的厚度可为0.5nm、1.0nm、2.0nm、3.0nm等中的任一种，其中，所述绝缘隧穿势垒层402的材质可包括由MgO、AlO及AlN中的一种或多种所构成，具体种类可根据需要进行选择，此处不作过分限制。
作为示例，所述第一导电结构201包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第二导电结构202包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第三导电结构203包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第四导电结构204包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第五导电结构205包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种。
参阅图1，本实施例还提供一种垂直双层磁性随机存储器的制备方法，包括以下步骤：
S1：提供衬底；
S2：于所述衬底上形成第一导电结构；
S3：于所述第一导电结构上形成第二导电结构，所述第二导电结构与所述第一导电结构电连接，且与所述第一导电结构垂直设置；
S4：于所述第二导电结构上形成第三导电结构，所述第三导电结构为拓朴结构，且与所述第二导电结构电连接；
S5：于所述第一导电结构上形成磁性隧道结，所述磁性隧道结位于所述第二导电结构及所述第三导电结构***，其中，所述磁性隧道结包括固定铁磁层、自由铁磁层及位于所述固定铁磁层与所述自由铁磁层之间的绝缘隧穿势垒层，通过所述绝缘隧穿势垒层分隔所述固定铁磁层及所述自由铁磁层，且所述自由铁磁层分别与所述第三导电结构及所述第二导电结构电连接；
S6：于所述磁性隧道结***形成第四导电结构，且所述第四导电结构与所述第二导电结构对应设置构成STT-MRAM；
S7：于所述磁性隧道结***形成第五导电结构，且所述第五导电结构与所述第三导电结构对应设置构成SOT-MRAM。
具体的，如图2～图12，以下结合附图对本实施例中的有关制备所述垂直双层磁性随机存储器的步骤进行进一步的说明，具体如下：
首先，如图2，执行步骤S1，提供衬底100。
具体的，所述衬底100可采用包括底层硅、埋氧层及顶层硅的SOI基底，当然也可采用如硅衬底、锗衬底、蓝宝石衬底及碳化硅衬底等，关于所述衬底100的具体种类此处不作过分限制，本实施例中仅以硅衬底作为示例。
接着，如图3，执行步骤S2，于所述衬底100上形成第一导电结构201。
具体的，如图3，可在所述衬底100上先采用化学气相沉积法制备形成氧化硅绝缘层，接着，可于所述氧化硅绝缘层上形成扩散阻挡层如Ti/TiN等，而后在所述扩散阻挡层上采用CVD、MOCVD、PVD、ECP、无电镀等工艺来形成所述第一导电结构201，其中，所述第一导电结构201的材质可以由诸如Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN、Ta中的一种或者其组合形成，此处不作过分限制，而后在所述第一导电结构201上形成所述扩散阻挡层。
接着，如图4及图5，执行步骤S3，于所述第一导电结构201上形成第二导电结构202，所述第二导电结构202与所述第一导电结构201电连接，且与所述第一导电结构201垂直设置。
具体的，如图4，可采用化学气相沉积法制备形成绝缘层300，如氧化硅绝缘层等，而后采用如干法刻蚀等于所述绝缘层300中形成第一凹槽，且所述第一凹槽贯穿所述绝缘层300，以便后续形成的导电结构与所述第一导电结构201进行电连接。接着，如图5，可采用CVD、MOCVD、PVD、ECP、无电镀等工艺来形成所述第二导电结构202，其中，所述第二导电结构202的材质可以由诸如Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN、Ta中的一种或者其组合形成，此处不作过分限制。
接着，如图6及图7，执行步骤S4，于所述第二导电结构202上形成第三导电结构203，所述第三导电结构203为拓朴结构，且与所述第二导电结构202电连接。
具体的，如图6，可在所述第二导电结构202上先采用化学气相沉积法制备形成所述绝缘层300，并采用如干法刻蚀于所述绝缘层300形成第二凹槽，且所述第二凹槽显露所述第二导电结构202，以便后续形成的导电结构与所述第二导电结构202进行电连接。接着，如图7，可采用CVD、MOCVD、PVD、ECP、无电镀等工艺来形成所述第三导电结构203，其中，所述第二导电结构203为拓朴结构，可采用如MBE、CVD、MOCVD、PVD、ALD中的一种制备BixSb1-x拓朴结构，0＜x＜1，如Bi0.9Sb0.1拓朴结构，但所述拓朴结构的种类并非局限于此，如所述拓朴结构可包括x＝0.9、0.8、0.6、0.5、0.3等；或采用MBE、CVD、MOCVD、PVD、ALD中的一种制备重金属拓朴结构，所述重金属拓朴结构可为由W、Pt、Ta中的一种或多种所构成，此处不作过分限制。
接着，如图8及图9，执行步骤S5，于所述第一导电结构201上形成磁性隧道结400，所述磁性隧道结400位于所述第二导电结构202及所述第三导电结构203***，其中，所述磁性隧道结400包括固定铁磁层403、自由铁磁层401及位于所述固定铁磁层403与所述自由铁磁层401之间的绝缘隧穿势垒层402，通过所述绝缘隧穿势垒层402分隔所述固定铁磁层403及所述自由铁磁层401，且所述自由铁磁层401分别与所述第三导电结构203及所述第二导电结构202电连接。
具体的，如图8，可先采用刻蚀法如湿法刻蚀等，去除所述绝缘层300，以显露所述第三导电结构203及所述第二导电结构202，而后可采用ALD依次沉积形成所述自由铁磁层401、绝缘隧穿势垒层402及固定铁磁层403，使得所述自由铁磁层401覆盖所述第三导电结构203以及所述第二导电结构202。
其中，所述磁性隧道结400的各层可采用CVD、MOCVD、PVD、ALD等工艺中的一种或组合来沉积制备，此处不作过分限制。所述自由铁磁层401的厚度可为1nm-1000nm；所述自由铁磁层401可包括Fe、NiCo、Ru、Ir、Rh、CoHf、Co、CoFeB及CoZr中的一种或多种；所述绝缘隧穿势垒层402的厚度可为0.5nm-3.0nm；所述绝缘隧穿势垒层402可包括MgO、AlO及AlN中的一种或多种；所述固定铁磁层403的厚度与所述自由铁磁层401的厚度的比值为2-100；所述固定铁磁层403可包括Mn、Pt、Ir、Rh、Ni、Pd、Fe及Os中的一种或多种。关于所述磁性隧道结400各层的厚度、材质均可参阅所述垂直双层磁性随机存储器，此处不作赘述。
接着，执行步骤S6，如图10，于所述磁性隧道结400***形成第四导电结构204，且所述第四导电结构204与所述第二导电结构202对应设置构成STT-MRAM。
具体的，所述第四导电结构204可以使用CVD、MOCVD、PVD、ECP、ALD等工艺来形成，材质可以由诸如Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN、Ta中的一种或者其组合形成，此处不作过分限制。
接着，执行步骤S7，如图11及图12，于所述磁性隧道结400***形成第五导电结构205，且所述第五导电结构205与所述第三导电结构203对应设置构成SOT-MRAM。
具体的，如图11，可先沉积形成所述绝缘层300，而后形成所述第五导电结构205，如可以使用CVD、MOCVD、PVD、ECP、ALD等工艺来形成所述第五导电结构205，材质可以由诸如Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN、Ta中的一种或者其组合形成，此处不作过分限制。接着，如图12，可沉积形成所述绝缘层300以覆盖所述第五导电结构205，而后可采用平坦化工艺，如CMP工艺，显露所述第三导电结构203及所述磁性隧道结400。
作为示例，所述STT-MRAM的横截面的形貌包括正圆形、椭圆形、正方形、长方形中的一种；所述SOT-MRAM的横截面的形貌包括正圆形、椭圆形、正方形、长方形中的一种。
具体的，如图13～图15分别示意了图12中沿A-A’、B-B’及C-C’获得的截面图，本实施例中，所述STT-MRAM及所述SOT-MRAM均采用正圆形，但并非局限于此，如所述STT-MRAM及所述SOT-MRAM也可采用正圆形、椭圆形、正方形、长方形中组合等。
作为示例，形成的所述第一导电结构201、所述第四导电结构204及所述第五导电结构205平行设置，且在竖向上相邻的导电结构的投影具有夹角θ，所述夹角θ的取值为0°≤θ≤90°。
具体的，如图16示意了所述垂直双层磁性随机存储器的俯视结构示意图，其中，为便于导电结构的电连接，优选将所述垂直双层磁性随机存储器中的导电结构进行交错设置，即所述第一导电结构201、所述第四导电结构204及所述第五导电结构205之间具有高度差且平行设置，以及相邻的所述第一导电结构201、所述第四导电结构204及所述第五导电结构205沿竖向的投影相互之间具有夹角θ，所述夹角θ的取值可包括0°≤θ≤90°，如30°、45°、60°、90°等，以交错设置，便于电连接，减小器件尺寸，具体可根据需要设置。
参阅图17～图19分别示意了所述垂直双层磁性随机存储器在进行“写”操作时的3种示意图，图20则示意了所述垂直双层磁性随机存储器在进行“读”操作时的示意图。
具体的，图17中的箭头线代表电流方向，电流通过所述第三导电结构203，即所述拓扑结构流向所述第二导电结构202，然后流向所述第一导电结构201，通过所述拓扑结构表面异常大的自旋轨道交互作用，改变上层所述SOT-MRAM所对应的所述自由铁磁层401的电子磁矩，如果上层的所述SOT-MRAM对应的所述自由铁磁层401的电子磁矩与所述SOT-MRAM对应的位于上层的所述固定铁磁层403中电子磁矩一致，此时所述第三导电结构203与所述第五导电结构205间的电阻最低，同时电流从所述第二导电结构202流向所述第四导电结构204，此时下层所述STT-MRAM对应的自由铁磁层401的电子磁矩与所述STT-MRAM对应的位于下层的所述固定铁磁层403中电子磁矩相反，此时所述第三导电结构203与所述第五导电结构205之间的电阻最高。这种电阻状态记为状态“01”。
参阅图18箭头线代表电流方向，电流通过所述第一导电结构201，流向所述第二导电结构202然后流向所述第三导电结构203，通过所述拓扑结构表面异常大的自旋轨道交互作用，可改变位于上层的所述SOT-MRAM对应的所述自由铁磁层401的电子磁矩，此时所述SOT-MRAM所对应的位于上层的所述自由铁磁层401的电子磁矩与所述固定铁磁层403中电子磁矩相反，此时所述第三导电结构203与所述第五导电结构205间的电阻最高，同时电流从所述第二导电结构202流向所述第四导电结构204，此时位于下层的所述STT-MRAM所对应的所述自由铁磁层401的电子磁矩与所述STT-MRAM所对应的位于下层的所述固定铁磁层403中的电子磁矩相反，此时所述第二导电结构202与所述第四导电结构204间的电阻最高。这种电阻状态记为状态“11”。
参阅图19箭头线代表电流方向，电流通过所述第四导电结构204，流向所述第二导电结构202后，流向所述第三导电结构203和所述第一导电结构201，此时位于下层的所述STT-MRAM对应的所述自由铁磁层401的电子磁矩与所述STT-MRAM对应的位于下层的所述固定铁磁层403中的电子磁矩一致，此时所述第二导电结构202与所述第四导电结构204间的电阻最低。电流通过下层的所述磁性隧道结400后比较小，其不足以使上层的所述SOT-MRAM的所述自由铁磁层发生改变，上层所述SOT-MRAM保持电流输入前的存储状态。这两种电阻状态分别标记为状态“00”和“10”。
参阅图20箭头线代表电流方向，通过所述第五导电结构205输入较小电流，测试所述第五导电结构205与所述第三导电结构203之间的电阻。通过所述第四导电结构输入较小电流，测试所述第四导电结构204与所述第二导电结构202之间的电阻。分别读取位于上层的所述SOT-MRAM和位于下层的所述STT-MRAM的存储状态，其存储状态可以记为“00”“01”“10”或者“11”四种状态。
综上所述，本发明的垂直双层磁性随机存储器及其制备方法，所述垂直双层磁性随机存储器包括衬底、第一导电结构、第二导电结构、第三导电结构、磁性隧道结、第四导电结构及第五导电结构；其中，所述第一导电结构位于所述衬底上；所述第二导电结构位于所述第一导电结构上，与所述第一导电结构电连接，且与所述第一导电结构垂直设置；所述第三导电结构为拓朴结构，位于所述第二导电结构上，且与所述第二导电结构电连接；所述磁性隧道结位于所述第一导电结构上，且所述磁性隧道结位于所述第二导电结构及所述第三导电结构***，其中，所述磁性隧道结包括固定铁磁层、自由铁磁层及位于所述固定铁磁层与所述自由铁磁层之间的绝缘隧穿势垒层，通过所述绝缘隧穿势垒层分隔所述固定铁磁层及所述自由铁磁层，且所述自由铁磁层分别与所述第三导电结构及所述第二导电结构电连接；所述第四导电结构位于所述磁性隧道结***，且与所述第二导电结构对应设置构成STT-MRAM；所述第五导电结构位于所述磁性隧道结***，且与所述第三导电结构对应设置构成SOT-MRAM。
本发明的垂直双层磁性随机存储器，由所述STT-MRAM和所述SOT-MRAM上下堆叠组合而成，可改变上下器件的电阻，以存储四种信号，所述垂直双层磁性随机存储器可在相同占地面积或者更少的占地面积下，存储双倍的信息，其有助于提高存储器件的密度，扩大所述垂直双层磁性随机存储器的应用。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种垂直双层磁性随机存储器，其特征在于，所述垂直双层磁性随机存储器包括：
衬底；
第一导电结构，所述第一导电结构位于所述衬底上；
第二导电结构，所述第二导电结构位于所述第一导电结构上，与所述第一导电结构电连接，且与所述第一导电结构垂直设置；
第三导电结构，所述第三导电结构为拓朴结构，位于所述第二导电结构上，且与所述第二导电结构电连接；
磁性隧道结，所述磁性隧道结位于所述第一导电结构上，且所述磁性隧道结位于所述第二导电结构及所述第三导电结构***，其中，所述磁性隧道结包括固定铁磁层、自由铁磁层及位于所述固定铁磁层与所述自由铁磁层之间的绝缘隧穿势垒层，通过所述绝缘隧穿势垒层分隔所述固定铁磁层及所述自由铁磁层，且所述自由铁磁层分别与所述第三导电结构及所述第二导电结构电连接；
第四导电结构，所述第四导电结构位于所述磁性隧道结***，且与所述第二导电结构对应设置构成STT-MRAM；
第五导电结构，所述第五导电结构位于所述磁性隧道结***，且与所述第三导电结构对应设置构成SOT-MRAM；
其中，所述第一导电结构、所述第四导电结构及所述第五导电结构平行设置，且在竖向上相邻的导电结构的投影具有夹角θ，所述夹角θ的取值为0°≤θ≤90°。
2.根据权利要求1所述的垂直双层磁性随机存储器，其特征在于：所述STT-MRAM的横截面的形貌包括正圆形、椭圆形、正方形、长方形中的一种；所述SOT-MRAM的横截面的形貌包括正圆形、椭圆形、正方形、长方形中的一种。
3.根据权利要求1所述的垂直双层磁性随机存储器，其特征在于：所述拓朴结构包括BixSb1-x拓朴结构，0＜x＜1；或所述拓朴结构为重金属拓朴结构，所述重金属拓朴结构包括W、Pt、Ta中的一种或多种。
4.根据权利要求1所述的垂直双层磁性随机存储器，其特征在于：所述固定铁磁层的厚度与所述自由铁磁层的厚度的比值为2-100；所述固定铁磁层包括Mn、Pt、Ir、Rh、Ni、Pd、Fe及Os中的一种或多种。
5.根据权利要求1所述的垂直双层磁性随机存储器，其特征在于：所述自由铁磁层的厚度为1nm-1000nm；所述自由铁磁层包括Fe、NiCo、Ru、Ir、Rh、CoHf、Co、CoFeB及CoZr中的一种或多种。
6.根据权利要求1所述的垂直双层磁性随机存储器，其特征在于：所述绝缘隧穿势垒层的厚度为0.5nm-3.0nm；所述绝缘隧穿势垒层包括MgO、AlO及AlN中的一种或多种。
7.根据权利要求1所述的垂直双层磁性随机存储器，其特征在于：所述第一导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第二导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第三导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第四导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种；所述第五导电结构包括Cu、Co、Al、Ti、Ta、W、Pt、Ni、Cr、Ru、TiN、TaN及Ta中的一种或多种。
8.一种垂直双层磁性随机存储器的制备方法，其特征在于，包括以下步骤：
提供衬底；
于所述衬底上形成第一导电结构；
于所述第一导电结构上形成第二导电结构，所述第二导电结构与所述第一导电结构电连接，且与所述第一导电结构垂直设置；
于所述第二导电结构上形成第三导电结构，所述第三导电结构为拓朴结构，且与所述第二导电结构电连接；
于所述第一导电结构上形成磁性隧道结，所述磁性隧道结位于所述第二导电结构及所述第三导电结构***，其中，所述磁性隧道结包括固定铁磁层、自由铁磁层及位于所述固定铁磁层与所述自由铁磁层之间的绝缘隧穿势垒层，通过所述绝缘隧穿势垒层分隔所述固定铁磁层及所述自由铁磁层，且所述自由铁磁层分别与所述第三导电结构及所述第二导电结构电连接；
于所述磁性隧道结***形成第四导电结构，且所述第四导电结构与所述第二导电结构对应设置构成STT-MRAM；
于所述磁性隧道结***形成第五导电结构，且所述第五导电结构与所述第三导电结构对应设置构成SOT-MRAM；
其中，形成的所述第一导电结构、所述第四导电结构及所述第五导电结构平行设置，且在竖向上相邻的导电结构的投影具有夹角θ，所述夹角θ的取值为0°≤θ≤90°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210089191.8A CN114429968B (zh) | 2022-01-25 | 2022-01-25 | 一种垂直双层磁性随机存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210089191.8A CN114429968B (zh) | 2022-01-25 | 2022-01-25 | 一种垂直双层磁性随机存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114429968A CN114429968A (zh) | 2022-05-03 |
| CN114429968B true CN114429968B (zh) | 2022-12-13 |
Family
ID=81312729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210089191.8A Active CN114429968B (zh) | 2022-01-25 | 2022-01-25 | 一种垂直双层磁性随机存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114429968B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240249759A1 (en) * | 2023-01-20 | 2024-07-25 | Samsung Electronics Co., Ltd. | Multilayered vertical spin-orbit torque devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110224058A (zh) * | 2018-03-02 | 2019-09-10 | 三星电子株式会社 | 磁性器件以及对磁性器件的磁性结进行写入的方法 |
| CN110349609A (zh) * | 2019-07-04 | 2019-10-18 | 西安交通大学 | 一种三维磁性器件及磁存储器 |
| CN112928135A (zh) * | 2019-12-05 | 2021-06-08 | 浙江驰拓科技有限公司 | 磁性存储器及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019108417A1 (en) * | 2017-12-01 | 2019-06-06 | Everspin Technologies, Inc. | Spin transfer torque (stt) magnetic memory using spin-orbit torque (sot) |
| CN112186096B (zh) * | 2019-07-01 | 2023-03-21 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器及其制备方法 |
-
2022
- 2022-01-25 CN CN202210089191.8A patent/CN114429968B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110224058A (zh) * | 2018-03-02 | 2019-09-10 | 三星电子株式会社 | 磁性器件以及对磁性器件的磁性结进行写入的方法 |
| CN110349609A (zh) * | 2019-07-04 | 2019-10-18 | 西安交通大学 | 一种三维磁性器件及磁存储器 |
| CN112928135A (zh) * | 2019-12-05 | 2021-06-08 | 浙江驰拓科技有限公司 | 磁性存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114429968A (zh) | 2022-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8934288B2 (en) | Magnetic memory devices | |
| CN103022342B (zh) | 用于具有氧吸收保护层的mram器件的结构和方法 | |
| TWI302705B (en) | Magnetic random access memory array with thin conduction electrical read and write lines | |
| US20160149124A1 (en) | Mram having spin hall effect writing and method of making the same | |
| US8039913B2 (en) | Magnetic stack with laminated layer | |
| US7933145B2 (en) | Nonvolatile magnetic memory device | |
| JP4555780B2 (ja) | 高密度及び高プログラミング効率のｍｒａｍ設計 | |
| KR102456674B1 (ko) | 자기 메모리 장치 및 이의 제조 방법 | |
| CN107045881A (zh) | 底部钉扎sot‑mram位结构和制造方法 | |
| US11257862B2 (en) | MRAM having spin hall effect writing and method of making the same | |
| CN105308683A (zh) | 高稳定性电子自旋存储器 | |
| US20100109085A1 (en) | Memory device design | |
| CN108780780B (zh) | 非易失性存储器装置和制造非易失性存储器装置的方法 | |
| CN110197682A (zh) | 存储单元、存储器以及数据写入方法 | |
| US11854589B2 (en) | STT-SOT hybrid magnetoresistive element and manufacture thereof | |
| CN114600263A (zh) | 适于beol集成的修改的双磁隧道结结构 | |
| CN109755269A (zh) | 可变电阻存储器件 | |
| CN114429968B (zh) | 一种垂直双层磁性随机存储器及其制备方法 | |
| CN114665008A (zh) | 存储器装置 | |
| JP2012069671A (ja) | 半導体記憶装置およびその製造方法 | |
| CN114429967A (zh) | 一种垂直自旋转移矩磁性随机存储器及其制备方法 | |
| CN114497359A (zh) | 一种自旋轨道矩磁性随机存储器及其制备方法 | |
| CN114497355A (zh) | 一种自旋轨道矩磁性随机存储器及其制备方法 | |
| CN114497360A (zh) | 一种自旋转移矩磁性随机存储器及其制备方法 | |
| US12051455B2 (en) | Variable resistance memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |