CN114420753A - HEMT器件、基于GaN衬底的HEMT外延结构及制作方法 - Google Patents

HEMT器件、基于GaN衬底的HEMT外延结构及制作方法 Download PDF

Info

Publication number
CN114420753A
CN114420753A CN202011174655.2A CN202011174655A CN114420753A CN 114420753 A CN114420753 A CN 114420753A CN 202011174655 A CN202011174655 A CN 202011174655A CN 114420753 A CN114420753 A CN 114420753A
Authority
CN
China
Prior art keywords
layer
hemt
epitaxial structure
gan
gan substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011174655.2A
Other languages
English (en)
Inventor
王国斌
王建峰
徐科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Original Assignee
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Third Generation Semiconductor Research Institute Co Ltd filed Critical Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority to CN202011174655.2A priority Critical patent/CN114420753A/zh
Publication of CN114420753A publication Critical patent/CN114420753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种HEMT器件、基于GaN衬底的HEMT外延结构及制作方法。所述基于GaN衬底的HEMT外延结构包括在N面极性的半绝缘GaN衬底上依次形成的界面处理层、势垒层、隔离层、沟道层和接触层。本发明基于N面GaN衬底的特性，提出全新外延结构的HEMT器件，与传统结构相比具有更高的频率特性；以及，GaN衬底以及半绝缘特性能够通过前期制备完成，可以避免后期生长高阻外延层带来的不利影响；并且同质外延不存在异质衬底上高密度位错缓冲层的问题，在外延前进行适当的界面处理，可完全阻断漏电通道的产生。

Description

HEMT器件、基于GaN衬底的HEMT外延结构及制作方法
技术领域
本发明涉及一种HEMT器件，特别涉及一种HEMT器件、基于GaN衬底的HEMT外延结构及制作方法，属于半导体技术领域。
背景技术
目前的GaN基HEMT器件大都在SiC/Si等异质衬底上制备，如图1所示，一种基于SiC异质衬底的HEMT外延结构，其在制作过程中需要先沉积AlN缓冲层，目的是减少与GaN的晶格失配；在缓冲层过渡后，继续生长掺铁或碳的高阻GaN层，高阻GaN层上依次为叠设的GaN沟道层、AlN隔离层、AlGaN势垒层和GaN冒层结构；其中，GaN沟道层和AlGaN势垒层的界面处会形成一个很大的势阱，电子被限制在这个薄层内，在沟道层形成高密度的二维电子气(2DEG)，AlN隔离层很薄，可以改善界面质量，减少散射，提高电子迁移率，同时还可以提高导带的不连续性，增加2DEG的密度；GaN冒层的目的是降低栅电场、抑制栅电流，降低表面氧化物的生成，整个GaN基HEMT器件为Ga面极性。
虽然外延技术的进步使晶体质量得以提高，但随着高频领域—如微波加热、5G***通信等新应用，对器件的输出效率的需求进一步提升，由于异质衬底上的缓冲层存在高密度位错，以及GaN冒层与钝化层(通常SiN)之间的界面处会形成电子流失的漏电通道，从而导致电流崩塌，制约着GaN基HEMT性能的提高；同时，异质衬底在缓冲层以上需要生长约2～4微米的高阻GaN层，高阻GaN层通常需要掺铁或掺碳，这会使掺杂的记忆效应的风险存在于后续生长中，同样对器件的质量造成不利影响。
发明内容
本发明的主要目的在于提供一种HEMT器件、基于GaN衬底的HEMT外延结构及制作方法，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种基于GaN衬底的HEMT外延结构，其包括在N面极性的半绝缘GaN衬底上依次形成的界面处理层、势垒层、隔离层和沟道层。
本发明实施例还提供了如所述HEMT外延结构的制作方法，其包括：
提供N面极性的半绝缘GaN衬底；
在N面极性的半绝缘GaN衬底上生长形成界面处理层，并且所述界面处理层的生长条件包括：以50-80％的氢气和20-50％的氨气为原料，于1050C～1100C、400～700mbar条件下反应5～10分钟，然后以0～50umol/min的流量通入Al源；
在所述界面处理层上依次生长势垒层、隔离层和沟道层。
本发明实施例还提供了一种HEMT器件，其包括：
所述的HEMT外延结构；
以及，与所述HEMT外延结构配合的源极、漏极和栅极，所述栅极分布在源极和漏极之间。
与现有技术相比，本发明的优点包括：
1)本发明实施例提供的基于GaN衬底的HEMT外延结构中的GaN衬底以及半绝缘特性能够通过前期制备完成，可以避免后期生长高阻外延层带来的不利影响；
2)本发明实施例提供的基于GaN衬底的HEMT外延结构中，同质外延不存在异质衬底上高密度位错缓冲层的问题，在外延生长中进行适当的界面处理，可完全阻断漏电通道的产生；
3)GaN是极性材料，N面极性GaN材料的接触电阻更低，可以改善与钝化层之间表面态密度，从而避免漏电问题的发生；
4)N面极性GaN材料拥有更高的跨导，可以支持更高的工作频率。
附图说明
图1是现有技术中一种基于SiC异质衬底的HEMT外延结构的结构示意图；
图2是本发明一典型实施案例中提供的一种基于GaN衬底的HEMT外延结构的结构示意图；
图3是现有技术中一种基于SiC异质衬底的HEMT外延结构的效果图；
图4是本发明一典型实施案例中提供的一种基于GaN衬底的HEMT外延结构的效果图；
图5是本发明实施例1获得的基于GaN衬底的HEMT器件和对比例1获得的基于SiC异质衬底的HEMT器件的I-V测试曲线。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
HEMT(High Electron Mobility Transistor)，高电子迁移率晶体管，是一种异质结场效应晶体管，又称为调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2-DEGFET)、选择掺杂异质结晶体管(SDHT)等。
HEMT器件及其集成电路都能够工作于超高频(毫米波)、超高速领域，原因就在于它是利用具有很高迁移率的所谓二维电子气来工作的，HEMT的基本结构就是一个调制掺杂异质结，高迁移率的二维电子气(2-DEG)存在于调制掺杂的异质结中，这种2-DEG不仅迁移率很高，而且在极低温度下也不"冻结"，则HEMT有很好的低温性能，可用于低温研究工作(如分数量子Hall效应)中。
HEMT器件是电压控制器件，栅极电压Vg可控制异质结势阱的深度，则可控制势阱中2-DEG的面密度，从而控制着器件的工作电流。对于GaAs体系的HEMT，通常其中的n-AlxGa1-xAs控制层应该是耗尽的(厚度一般为数百纳米，掺杂浓度为107～108/cm3)；若n-AlxGa1-xAs层厚度较大、掺杂浓度又高，则在Vg＝0时就存在有2-DEG，为耗尽型器件，反之则为增强型器件(Vg＝0时Schottky耗尽层即延伸到i-GaAs层内部)；但该层如果厚度过大、掺杂浓度过高,则工作时就不能耗尽，而且还将出现与S-D并联的漏电电阻。
碳化硅(SiC)是用石英砂、石油焦(或煤焦)、木屑(生产绿色碳化硅时需要加食盐)等原料通过电阻炉高温冶炼而成，在当代C、N、B等非氧化物高技术耐火原料中，碳化硅为应用最广泛、最经济的一种，可以称为金钢砂或耐火砂。目前生产的碳化硅分为黑色碳化硅和绿色碳化硅两种，均为六方晶体，比重为3.20～3.25，显微硬度为2840～3320kg。
碳化硅由于化学性能稳定、导热系数高、热膨胀系数小、耐磨性能好，除作磨料用外，还有很多其他用途，例如，以特殊工艺把碳化硅粉末涂布于水轮机叶轮或汽缸体的内壁，可提高其耐磨性而延长使用寿命1～2倍；用以制成的高级耐火材料，耐热震、体积小、重量轻而强度高，节能效果好；低品级碳化硅(含SiC约85％)是极好的脱氧剂，用它可加快炼钢速度，并便于控制化学成分，提高钢的质量。此外，碳化硅还大量用于制作电热元件硅碳棒。
另外，碳化硅的硬度很大，莫氏硬度为9.5级，仅次于世界上最硬的金刚石(10级)，具有优良的导热性能，是一种半导体，高温时能抗氧化。
GaN是极稳定的化合物，又是坚硬的高熔点材料，熔点约为1700℃，GaN具有高的电离度，在Ⅲ—Ⅴ族化合物中是最高的(0.5或0.43)；在大气压力下，GaN晶体一般是六方纤锌矿结构；它在一个元胞中有4个原子，原子体积大约为GaAs的一半。GaN的电学特性是影响器件的主要因素，未有意掺杂的GaN在各种情况下都呈n型,最好的样品的电子浓度约为4×1016/cm3；一般情况下所制备的P型样品，都是高补偿的，GaN材料系列具有低的热产生率和高的击穿电场，是研制高温大功率电子器件和高频微波器件的重要材料。
目前，随着MBE技术在GaN材料应用中的进展和关键薄膜生长技术的突破，成功地生长出了GaN多种异质结构，用GaN材料制备出了金属场效应晶体管(MESFET)、异质结场效应晶体管(HFET)、调制掺杂场效应晶体管(MODFET)等新型器件。调制掺杂的AlGaN/GaN结构具有高的电子迁移率(2000cm2·s)、高的饱和速度(1×107cm/s)、较低的介电常数，是制作微波器件的优先材料；GaN较宽的禁带宽度(3.4eV)及蓝宝石等材料作衬底，散热性能好，有利于器件在大功率条件下工作。
GaN的禁带宽度大(3.4eV)，热导率高(1.3W/cm-K)，则工作温度高，击穿电压高，抗辐射能力强；GaN的导带底在Γ点，而且与导带的其他能谷之间能量差大，则不易产生谷间散射，从而能得到很高的强场漂移速度(电子漂移速度不易饱和)；GaN易与AlN、InN等构成混晶，能制成各种异质结构，已经得到了低温下迁移率达到105cm2/Vs的2-DEG(因为2-DEG面密度较高，有效地屏蔽了光学声子散射、电离杂质散射和压电散射等因素)；GaN晶格对称性比较低(为六方纤锌矿结构或四方亚稳的闪锌矿结构)，具有很强的压电性(非中心对称所致)和铁电性(沿六方c轴自发极化)：在异质结界面附近产生很强的压电极化(极化电场达2MV/cm)和自发极化(极化电场达3MV/cm)，感生出极高密度的界面电荷，强烈调制了异质结的能带结构，加强了对2-DEG的二维空间限制，从而提高了2-DEG的面密度(在AlGaN/GaN异质结中可达到1013/cm2，这比AlGaAs/GaAs异质结中的高一个数量级)，这对器件工作很有意义。
本发明实施例提供了一种基于GaN衬底的HEMT外延结构，其包括在N面极性的半绝缘GaN衬底上依次形成的界面处理层、势垒层、隔离层和沟道层。
进一步的，所述界面处理层的生长条件包括：以50-80％的氢气和20-50％的氨气为原料，于1050C～1100C、400～700mbar条件下反应5～10分钟，然后以0～50umol/min的流量通入Al源；其中，氢气和氨气的比例可以是体积比或质量比。
进一步的，所述界面处理层的材质包括AlN。
进一步的，所述界面处理层的厚度为2-5nm。
进一步的，所述势垒层的材质包括AlGaN或InGaN，其中，Al或In组分的含量为15-100％，所述势垒层的厚度为15-25nm。
进一步的，所述隔离层的材质包括AlN，厚度为0.5-1nm。
进一步的，所述沟道层的材质包括GaN、InN、In GaN或AlGaN，厚度为100～300nm，其中，AlGaN的Al组分含量为为0-15％，InGaN的In组分含量为0-15％。
进一步的，所述沟道层上还形成有接触层，所述接触层的材质包括InN，厚度为1-3nm。
本发明实施例还提供了所述HEMT外延结构的制作方法，其包括：
提供N面极性的半绝缘GaN衬底；
在N面极性的半绝缘GaN衬底上生长形成界面处理层，并且所述界面处理层的生长条件包括：以50-80％的氢气和20-50％的氨气为原料，于1050C～1100C、400～700mbar条件下反应5-10分钟，然后以0～50umol/min的流量通入Al源，其中，氢气和氨气的比例可以是体积比或质量比；
在所述界面处理层上依次生长***层、势垒层和沟道层。
需要说明的是，在制作HEMT外延结构时，仅需通入少量的Al源即可，Al源具体的通入量可以根据具体生产需要进行确定，在此不作具体的限制。
进一步的，所述的制作方法还包括：在所述沟道层上生长接触层。
本发明实施例还提供了一种HEMT器件，其包括：
所述的HEMT外延结构；以及，与所述HEMT外延结构配合的源极、漏极和栅极，所述栅极分布在源极和漏极之间。
进一步的，所述源极、漏极均与接触层电性结合，例如，所述源极、漏极均与接触层形成欧姆接触。
进一步的，所述栅极与接触层之间还分布有栅介质层，栅介质层的材质可以采用本领域技术人员已知的材料，厚度不作具体的限定。
如下将结合附图以及具体实施例对该技术方案、其实施过程及原理等作进一步的解释说明。
实施例1
请参阅图2，一种基于GaN衬底的HEMT外延结构，其包括在N面极性的半绝缘GaN衬底上依次形成的界面处理层、AlGaN势垒层、AlN隔离层、GaN沟道层和InN接触层，所述AlGaN势垒层与GaN沟道层配合形成异质结，在所述AlGaN势垒层与GaN沟道层之间具有二维电子气；其中，界面处理层厚度为5nm的AlN层，AlGaN势垒层的厚度为20nm，Al组分的含量为25％(质量分数，下同)，AlN隔离层的厚度为1nm，GaN沟道层的厚度为300nm，InN接触层的厚度为2nm。
该基于GaN衬底的HEMT外延结构的制作方法具体包括如下过程：
1)提供N面极性的半绝缘GaN衬底；
2)将N面极性的半绝缘GaN衬底置于反应容器或反应体系中，于1100℃、600mbar的条件下，向反应容器或反应体系中通入氢气70％和氨气30％，烘烤处理10分钟(其目的是在保证平整度的前提下，去除半绝缘GaN衬底表面的高活性N面GaN中的O等杂质元素)；
3)然后将反应容器或反应体系的温度降温到1000℃，并在压力100mbar的条件下通入少量的Al，从而沉积形成约5nm的平整AlN层，因Al有填补孔洞的作用，故可以再次提高外延层的平整度，同时可以为含Al的势垒层生长做铺垫和过度，以提高后续AlGaN/GaN异质结的平整度和晶体质量；
4)保持AlN界面处理层的生长条件，在AlN界面处理层上依次生长20nm的AlGaN(Al组分25％)势垒层、1nm的AlN隔离层和300nm的GaN沟道层，其中，AlGaN势垒层与GaN沟道层的设制作顺序与传统Ga面HEMT不同，原因是N面GaN的内建电场相反，产生的二维电子气(2DEG)位置不同；
5)将反应容器或反应体系的降温至700℃，并于300mbar的压力条件下，在GaN沟道层上生长InN接触层。
对比例1
如图1所示，一种基于SiC异质衬底的HEMT外延结构，其包括SiC异质衬底以及依次设置在所述SiC异质衬底上的AlN缓冲层(约200nm)、高阻GaN层(约2um)、GaN沟道层(约300nm)、AlN隔离层(约1nm)、AlGaN势垒层(约20nm)和GaN(约2nm)冒层。
分别对本发明实施例1获得的基于GaN衬底的HEMT器件(定义为HEMT-1)和对比例1获得的基于SiC异质衬底的HEMT器件(定义为HEMT-2)进行I-V测试(测试方法可以采用本领域技术人员已知的方法和设备进行)，测试结果如图5所示，由图5可以看出，本发明实施例1获得的基于GaN衬底的HEMT器件具有更高的击穿电压和更低的缓冲区泄露电流。
具体的，请参阅图3和图4，当HEMT器件在更严苛的工况下，本发明实施例1提供的基于GaN衬底的HEMT外延结构较之对比例1中的基于SiC异质衬底的HEMT外延结构，本发明采用N面极性的半绝缘GaN自支撑衬底，能够避免异质外延引起的晶格失配和热失配所带来的缺陷，从而在缓冲层处引起漏电的通道；同时，本发明实施例1采用N面极性的半绝缘GaN衬底提高高频响应，采用InN接触层以减少器件的表面态密度，抑制了外延层与钝化层之间的漏电通道；并从以上两个方面切断漏电通道，消除和降低了电流崩塌效应，提升了GaN基HEMT器件的高性能，拓宽了其在高温、高频和大功率场合的应用。
具体的，本发明实施例提供的一种基于GaN衬底的HEMT外延结构的制作方法，只需穿过禁带宽度较小的GaN沟道层，即可实现源/漏端的低电阻连接，不同于现有HEMT外延结构需要穿过禁带宽度较大的AlGaN势垒层，因此，本发明可以获得较低表面态的接触电阻。
本发明实施例提供的基于GaN衬底的HEMT外延结构中的GaN衬底的半绝缘特性能够通过前期制备完成，可以避免后期生长高阻外延层带来的不利影响；GaN衬底的半绝缘特性可通过如下方式获得：在HVPE反应器内制备完成后，通过剥离、研磨和抛光后形成GaN衬底，之后再于MOCVD反应器中生长HEMT结构，具体的参数和过程可以采用本领域技术人员已知的现有技术实现。
具体的，同质外延不存在异质衬底上高密度位错缓冲层的问题，在外延中进行适当的界面处理和生长，可完全阻断漏电通道的产生；再者，GaN是极性材料，N面极性GaN材料的接触电阻更低，可以改善与钝化层之间表面态密度，从而避免漏电问题的发生；以及，N面极性GaN材料还拥有更高的跨导，可以在更高的频率工作；另外，相较于异质生长，高质量的单一极性的N面极性GaN材料只有在同质外延才能获得。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于GaN衬底的HEMT外延结构，其特征在于包括在N面极性的半绝缘GaN衬底上依次形成的界面处理层、势垒层、隔离层和沟道层。
2.根据权利要求1所述的HEMT外延结构，其特征在于，所述界面处理层的生长条件包括：以50-80％的氢气和20-50％的氨气为原料，于1050C～1100C、400～700mbar条件下反应5～10分钟，然后以0～50umol/min的流量通入Al源；
优选的，所述界面处理层的材质包括AlN，优选的，所述界面处理层的厚度为2-5nm。
3.根据权利要求1所述的HEMT外延结构，其特征在于，所述势垒层的材质包括AlGaN或InGaN，其中，Al或In组分的含量为15-100％，所述势垒层的厚度为15-25nm。
4.根据权利要求1所述的HEMT外延结构，其特征在于，所述隔离层的材质包括AlN，厚度为0.5-1nm；
优选的，所述沟道层的材质包括GaN、InN、In GaN或AlGaN，厚度为100～300nm，其中，AlGaN的Al组分含量为为0-15％，InGaN的In组分含量为0-15％。
5.根据权利要求1所述的HEMT外延结构，其特征在于，所述沟道层上还形成有接触层，所述接触层的材质包括InN，厚度为1-3nm。
6.权利要求1-5中任一项所述HEMT外延结构的制作方法，其特征在于包括：
提供N面极性的半绝缘GaN衬底；
在N面极性的半绝缘GaN衬底上生长形成界面处理层，并且所述界面处理层的生长条件包括：以50-80％的氢气和20-50％的氨气为原料，于1050C～1100C、400～700mbar条件下反应5～10分钟，然后以0～50umol/min的流量通入Al源；
在所述界面处理层上依次生长势垒层、隔离层和沟道层。
7.根据权利要求6所述的制作方法，其特征在于还包括：在所述沟道层上生长接触层。
8.一种HEMT器件，其特征在于包括：
权利要求1-5中任一项所述的HEMT外延结构；
以及，与所述HEMT外延结构配合的源极、漏极和栅极，所述栅极分布在源极和漏极之间。
9.如权利要求8所述的HEMT器件，其特征在于，所述源极、漏极均与接触层电性结合。
10.如权利要求8所述的HEMT器件，其特征在于，所述栅极与接触层之间还分布有栅介质层。
CN202011174655.2A 2020-10-28 2020-10-28 HEMT器件、基于GaN衬底的HEMT外延结构及制作方法 Pending CN114420753A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011174655.2A CN114420753A (zh) 2020-10-28 2020-10-28 HEMT器件、基于GaN衬底的HEMT外延结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011174655.2A CN114420753A (zh) 2020-10-28 2020-10-28 HEMT器件、基于GaN衬底的HEMT外延结构及制作方法

Publications (1)

Publication Number Publication Date
CN114420753A true CN114420753A (zh) 2022-04-29

Family

ID=81260555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011174655.2A Pending CN114420753A (zh) 2020-10-28 2020-10-28 HEMT器件、基于GaN衬底的HEMT外延结构及制作方法

Country Status (1)

Country Link
CN (1) CN114420753A (zh)

Similar Documents

Publication Publication Date Title
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US7935985B2 (en) N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
CA2447058C (en) Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
US7901994B2 (en) Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US20180182879A1 (en) Aluminum-gallium-nitride compound/gallium-nitride high-electron-mobility transistor
US20180247809A1 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
US9306009B2 (en) Mix doping of a semi-insulating Group III nitride
US9419125B1 (en) Doped barrier layers in epitaxial group III nitrides
JP2008539587A (ja) ２元のｉｉｉ族窒化物をベースとする高電子移動度トランジスタおよびその製造方法
US11127596B2 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP2015527749A (ja) Ｉｎｇａｎチャネルのｎ極のｇａｎｈｅｍｔ特性
US10629688B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
JP7257498B2 (ja) 窒化物半導体装置
CN105322009A (zh) 氮化镓基高电子迁移率晶体管外延结构及其制造方法
CN108807500B (zh) 一种具有高阈值电压的增强型高电子迁移率晶体管
Wang et al. High-performance normally-off operation p-GaN gate HEMT on free-standing GaN substrate
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
CN213459745U (zh) 高电子迁移率晶体管外延结构及高电子迁移率晶体管
CN114420753A (zh) HEMT器件、基于GaN衬底的HEMT外延结构及制作方法
JP2020174200A (ja) 半導体素子用エピタキシャル基板および半導体素子
CN212010976U (zh) 一种GaN基外延结构
Shi et al. Growth of InGaN and double heterojunction structure with InGaN back barrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination