CN1144132C - 通信***和通信控制方法 - Google Patents
通信***和通信控制方法 Download PDFInfo
- Publication number
- CN1144132C CN1144132C CNB991030494A CN99103049A CN1144132C CN 1144132 C CN1144132 C CN 1144132C CN B991030494 A CNB991030494 A CN B991030494A CN 99103049 A CN99103049 A CN 99103049A CN 1144132 C CN1144132 C CN 1144132C
- Authority
- CN
- China
- Prior art keywords
- bus
- data
- signal
- circuit
- master controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
- H04L12/40176—Flexible bus arrangements involving redundancy
- H04L12/40182—Flexible bus arrangements involving redundancy by using a plurality of communication lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Abstract
本发明涉及一种通信***,其中发射机和接收机电路连接到形成一总线的传输线路并且在电路之间传送数据,所述发射机电路具有:用于发射数据的发射机电路,和多选通发生电路,用于产生N个选通信号(N为一整数),每个选通信号具有不同的定时,所述接收机电路具有:与选通信号的数量,即,N个选通信号相同数量的锁存电路,该电路连续保留由所述发射机电路在N个选通信号的每一时间点发送的数据,和采样电路,该电路使用具有等于数据传输率的频率的接收机时钟采样由锁存电路保留的数据以便使该数据与该时钟同步。根据本发明,可实现高速、可靠的通信。
Description
技术领域
本发明涉及通信***和通信控制方法,其中站连接到总线以便通过总线互相通信。
背景技术
在计算机***中,***的整个电路一般分为CPU部分,存储单元部分,输入/输出接口部分,以及其他部分,在***中安装多个包含这些部分的印刷电路板。通过连接经总线连接到板上的连接器将这些印刷电路板互连。具有连接器和总线的板通常称为底板。使用底板构成一通信***使得***中的印刷电路板能够相互通信。在下面的段落(a)到(c)分别描述有关采用底板的通信***中的已有技术及存在的问题。
(a)已有技术及其相关的问题
在包含主站和从站的通信***中,各站之间的总线连接经常是双份的以提高通信的可靠性。
在这样的双-冗余总线***中,只要两个冗余总线都正常就交替使用它们。如果总线之一发生故障,就使用另一个正常总线以继续通信。其间,在完成通信的同时周期性检查故障总线是否恢复正常。上述已有技术实例的另一个问题是如果主站中的处理器不清楚冗余总线的状态就不能进行主-从通信。特别是,该处理器必须了解哪一个总线是现用总线哪一个总线是备用总线。
再一个问题是当总线中的任何一个发生故障时为从一个总线切换到另一个必须进行控制。
再一个问题是通过将校验位增加到数据中来检查数据的完整性。尽管使用校验位的这种校验能够检查总线上数据的完整性,但是不能检查总线之外区域上的数据的完整性,例如总线接口,网桥和中继器。
(b)已有技术及其相关的问题
在通信***中,如下面所述,存在可以使总线信号波形失真的各种原因。
图1是表示常规的通信***的配置实例的示意图。
参见图1,以多分支结构将多个单元21到2n连接到总线1。
图2是总线1的等效电路。
如图2所示,总线1本身具有电感L和杂散电容C。
当任一单元连接到总线时,单元本身的电容性成分造成电路阻抗减小。因此,经总线传输到该单元的信号在连接其他单元的位置处发生反射。
例如,在图1,如果一信号从单元21送到单元22,在单元22至2n的连接处出现反射信号。
图3表示点B处的信号波形。由单元23至2n反射的信号在其被单元22接收的信号从高电平状态变为低电平状态之前到达点B。结果是,如图3所示,单元23至2n的反射信号与该接收信号叠加,这样就加大了波形失真的程度。这会使接收单元22发生故障。在图3的实例中,叠加的反射信号的幅度超过低电平阈值。为避免该问题,已有技术采用了下面的限制。
·应将具有低电容的专用装置用于单元。
·应降低所连接单元的数量。
在不进行这些限制的情况下需要控制这些反射信号的影响。
(c)已有技术及其相关的问题
下面段落描述可能使总线信号波形失真的其他原因。
在通信***中,单元的发射机电路具有将信号送到总线的驱动器集成电路。如果输入到驱动器集成电路的位之中的任何一位保持不变,同时转换全部其他位,则驱动器集成电路的地电位增加。这种现象被称为接地反弹;由于接地反弹的影响,在不变位会引入噪声。该噪声被称为同时转换噪声;同时转换噪声会造成错误数据的传送。一旦产生接地反弹,就需要花费一些时间使地电位返回为零。这就加大了通信延迟时间。
由于这些原因,要求降低接地反弹的影响。
(d)已有技术及其相关的问题
图4是标准通信***的示意配置。
在图4,发射机电路11和接收机电路12连接到构成一总线的传输线路10。数据经传输线路10从发射机电路11传送到接收机电路12。
在上述的通信***中,发射机电路11和接收机电路12利用具有相位不同的异步时钟进行操作。在通信***能够完成任何信号传送之前,使用发射机电路时钟发射的数据必须设法与接收机电路时钟同步。
如果需要使用仅发射数据的启-停同步来传送数据,就使用比数据传送率快的时钟来实现这种同步以便接收机电路采样数据。通常使用具有大约为数据传送速率16倍的频率的时钟作为高速时钟。
如果需要使用同时发射数据和时钟信号的时钟同步来传送数据,就通过使用发射时钟信号将数据一次写入到接收机电路的FIFO电路。接着使用接收机电路时钟从FIFO电路读出该数据来实现该同步。
在基于启-停同步传送的数据中,接收机电路必须具有以高于数据传输速率的速率工作的时钟。结果是,数据传输速率必须低于接收机电路可用的时钟频率。因此,实现高速数据传送仍比较困难。
在基于时钟同步传送的数据中,使用发射时钟信号将数据一次写入接收机电路的FIFO电路。因此,如果接收时钟信号的波形失真就有可能将错误数据写入FIFO电路。由于传输线路的电容负载或引入传输线路的噪声的影响,在连接到构成总线的传输线路的电路之间传播的信号的波形会失真。这就不容易实现高速一致的信号传送。
(e)已有技术及其相关的问题
在两个或多个总线主控器经一公共总线分享诸如存储单元之类的相同的***资源的通信***中,来自各个总线主控器的使用总线的请求可能发生冲突。如果发生这种情况,必须使用一些控制方法决定哪一个总线主控器应首先使用总线。为此目的进行总线仲裁。
图5是常规通信***的示意配置的实例。
在图5,总线主控器31至3n连接到数据总线42和仲裁总线43。从站44例如是一个存储单元,连接到数据总线42。每一个总线主控器31至3n包括仲裁器45。在使用仲裁总线43执行完成仲裁程序之后,仲裁器45允许已获得数据总线42的使用权的总线主控器使用总线。已获得数据总线42的使用权的总线主控器能够访问从站44。
图6是表示图5所示的常规通信***的工作过程的示意表示。
在图6所示的实例,总线主控器31至32以总线主控器31是总线主控器,然后总线主控器32和总线主控器32是总线主控器,然后是总线主控器31的顺序连续获得数据总线42的使用权。在该过程中,每当获得使用权,就使用仲裁总线43进行仲裁。
然而,在常规通信***的该实例中,当已获得使用权的总线主控器要再次使用数据总线时,即使没有其他总线主控器请求使用数据总线,也要进行仲裁。在总线主控器32连续两次使用数据总线的图6所示的实例中,每当总线主控器得到使用权,就要进行仲裁。这种仲裁做法浪费时间并带来***性能下降的问题。特别是当一个特定的总线主控器单独频繁使用总线时加大了时间的浪费。如上所述,常规的通信***存在各种问题。
发明内容
本发明致力于解决上面段落(a)到(e)中所述的问题。因此,本发明的目的是提供一种通信***和通信控制方法,通过该***和方法,在不了解双-冗余总线状态的情况下可进行通信;还能检查总线区域之外的数据的完整性;并且能实现高速、高可靠性通信。
根据本发明,提供了一种通信***,其中发射机和接收机电路装置连接到形成一总线的传输线路并且在电路之间传送数据,所述发射机电路装置具有:用于发射数据的发射机电路和多选通发生电路用于产生N个选通信号,其中N为一整数,每个选通信号具有不同的定时,所述接收机电路装置具有:与选通信号的数量,即,N个选通信号相同数量的锁存电路,该电路连续保留由所述发射机电路在N个选通信号的每一时间点发送的数据,和采样电路,该电路使用具有等于数据传输率的频率的接收机时钟采样由锁存电路保留的数据以便使该数据与该时钟同步。
附图说明
图1是常规通信***的实例的示意配置。
图2是图1所示总线的等效电路图。
图3是在点B处观察到的信号的示意波形。
图4是标准通信***的示意配置。
图5是常规通信***的示意配置的实例。
图6是表示图5所示的常规通信***实例的行为的示意图。
图7是本发明的一个实施例的示意结构图。
图8是表示图7所示的通信程序控制单元的行为的示意图。
图9是表示图7所示的通信程序控制单元的行为的另一个示意图。
图10是本发明的另一个实施例的示意结构图。
图11是在点D处观察到的信号的示意波形。
图12是表示图10所示的总线结构的实例的示意图。
图13是表示本发明再一实施例的结构的示意图。
图14是表示图13所示的发射机电路配置的实例的示意图。
图15是用于编码的转换表的示例。
图16是表示图13所示的接收机电路配置的实例的示意图。
图17是表示本发明再一实施例的结构的示意图。
图18是在图17所示的实施例中使用的信号的时序图。
图19是本发明的另一个实施例的示意结构图。
图20是图19的实施例的主要部分的示意配置图。
图21是表示图19的实施例的操作的示意图。
具体实施方式
下面使用附图描述本发明。
下面所述的实施例1到5是不存在段落(a)到(e)中所述的问题的通信***。在段落(1)到(5)分别描述实施例1到5。
(1)实施例1
图7是表示本发明的一个实施例的示意结构图。
在图7,两个冗余总线151和152连接到主站100。总线151和152通过中继设备161和162分别连接到两个冗余总线171和172。总线171和172连接到从站500。例如,中继设备161和162可以是网桥或中继器。该实施例可以不包括中继设备161和162。在这种情况下,总线151和152等同于总线171和172。在主站100,该主站总体上由处理器110控制。定序器120通过总线接口131和132连接到总线151和152。定序器120具有一通信单元121,通信程序控制单元122和信号器123,下面描述这些部件的功能。在从站500,从属单元510是一个在主站100的命令和控制下工作并且在图7所示的实例中为一存储器的装置。定序器520通过总线接口531和532连接到总线171和172。定序器520具有通信单元521和通信程序控制单元522,下面描述这些部件的功能。图7的通信控制***的工作过程描述如下。
定序器120的通信单元121同时发出两个具有相同内容的命令帧到总线151和152。命令帧包含增加的测试位。发送的命令帧通过总线151和152,中继设备161和162,以及总线171和172到达从站500。在从站500,通信单元521接收命令帧。然后,通信程序控制单元522处理接收的命令帧。
图8是表示通信程序控制单元522的工作过程的示意图。
通信程序控制单元522使用从站通过总线171和172接收的两个命令帧的内容中的校验位执行有效数据传送的测试,并检查接收的两个命令帧的内容是否一致。然后通信程序控制单元根据测试和检查结果进行下述过程。例如,通过循环冗余校验(CRC)的方法可以检查接收内容的差错。
[1]如果通过两个总线接收由校验位判定为正常的命令帧并且接收的两个命令帧的内容一致,通信程序控制单元由该命令控制并返回具有相同内容的正常结束响应到两个总线。
[2]如果通过任何一个总线接收由校验位判定为正常的命令帧,通信程序控制单元由该命令控制并仅返回正常结束响应到接收该命令帧的总线。
[3]如果通过两个总线接收由校验位判定为正常的命令帧但是接收的两个命令帧的内容不一致,通信程序控制单元忽略该命令内容并返回具有相同内容的异常结束响应到两个总线。
[4]如果每一个总线都未接收由校验位判定为正常的命令帧,通信程序控制单元不返回任何响应到任何一个总线。
在这些过程中,叙述“接收由校验位判定为正常的命令帧”的含义是接收了命令帧并且使用校验位的检查结果为正常。
同时,通信单元521发出从通信程序控制单元522接收的响应帧到总线171和172。通信单元在将其发出之前增加校验位到响应帧。
在主站100,通信程序控制单元122监视来自站500的响应。
图9是表示通信程序控制单元122的工作过程的示意图。
通信程序控制单元122监视来自站500的响应并执行基于监视结果的下述过程。
[1]如果通过两个总线接收由校验位判定为正常的响应帧并且如果它们为其内容一致的正常结束响应,通信程序控制单元将正常访问结束通知处理器110。
[2]如果通过任何一个总线接收由校验位判定为正常的响应帧并且如果它是正常结束响应,通信程序控制单元将正常访问结束通知处理器110。
[3]如果通过两个总线接收由校验位判定为正常的响应帧但是接收的两个响应帧的内容不一致;或者
如果通过两个总线接收由校验位判定为正常的响应帧并且如果它们为其内容一致的异常结束响应;或者
如果通过任何一个总线接收由校验位判定为正常的响应帧并且如果其为异常结束响应;
通信程序控制单元将访问的异常结束通知处理器110。
[4]如果通过任何一个总线都未接收由校验位判定为正常的响应帧,通信程序控制单元将访问的异常结束通知处理器110。
信号器123将到所属从站的访问是上述情况[1]到[4]中哪一种在访问结束之前通知处理器110。
通信程序控制单元122设置表示“总线171的状态,总线172的状态和接收数据的一致性”的状态标记。当处理器诊断总线状态时检查该状态标记。
实施例1提供的优点如下:
[1]有可能将数据交换与双-冗余总线的控制分开。结果是,在正常访问期间,不要求主站的处理器了解双-冗余总线的状态就能够在主站和从站之间完成数据交换。
[2]在通过主站或从站的两个总线接收帧并且通过使用校验位进行的检查表明两个帧为正常的情况下,如果两个帧的内容不一致就判定为异常。这种检查方法使其有可能检查在如总线接口和网桥的功能元件上的接收帧内容的完整性,而使用校验位不能检查功能元件上的接收帧内容的错误。
(2)实施例2
图10是表示本发明的另一个实施例的结构的示意图。
在图10,从71到7n的多个单元以多分支结构连接到总线60。
总线60的线路长度满足下面的条件表达式。
(总线60上的传输信号的过渡时间)≤(传输信号使用最短通信路径在两个单元之间往返一次所需的时间)
可以采用底板总线作为总线60的实例。
在图10,例如,如果信号从单元71送到单元72,在单元72到单元7n的连接处产生反射信号。
图11表示在点D观察的示意波形。在点D,在由其他单元73到7n反射的信号到达点D之前,由单元72接收的信号从高-电平状态变为低-电平状态。结果是,如该图所示,由其他单元73到7n反射的信号从不与单元72接收的信号的过渡相重叠并且相互独立。这就意味着叠加的反射信号的幅度从未超过低-电平状态的阈值,因此,接收单元72从未发生故障。
图12是表示总线60的结构的一个实例的示意图。
如图12所示,在印刷电路板61以锯齿布线的方式构成总线60。
根据本发明的实施例2,确定总线60的线路长度以便使总线上的传输信号的过渡时间小于传输信号在任何两个单元之间往返一次所需的时间。结果是,在任何接收单元的信号的过渡时间在其他单元反射信号到达该接收单元之前结束。反射信号相互独立,这样,就防止接收单元出现故障。这样就抑制了在总线上出现的任何反射信号的影响。
从而,由于在印刷电路板61以锯齿布线的方式构成总线60,通过高效使用底板的狭窄空间能够增加总线的全部线路长度。
(3)实施例3
图13是表示本发明的再一实施例的结构的示意图。
在图13,总线60包括控制信号总线601和数据总线602。
单元71具有发射机电路711,而单元72具有接收机电路721。
发射机电路711和接收机电路721可以加入到任何单独的单元
图14是表示发射机电路711的配置的一个实例的示意图。
在图14,逻辑部分712输出控制信号CTL和数据D3-0。这些信号和数据为位信号。在该图所示实例,数据D3-0为4位数据。
编码器713通过逻辑部分712将发送的数据编码为具有固定的位为1的数目的信号。在该图所示实例,为4位数据的数据D3-0编码为6位数据。
图15是代码转换表的实例。
编码器713根据该表将数据D3-0编码为数据DATA4-0。数据DATA4-0包含位1的数量固定为两个或三个的位。
回到图14,驱动器IC 714将控制信号CTL和数据DATA4-0输出到总线60。
在该处,即使数据D3-0的位状态同时变化而控制信号CTL的位状态保持不变,包含在提供给驱动器IC 714的数据DATA4-0的位1的数目保持为固定的两个或三个。结果是,抑制了接地反弹的影响并保护控制信号CTL的静态位不受引入噪声的影响。
图16是表示接收机电路712的配置的一个实例的示意图。
在图16,接收机电路722接收通过总线60发送的控制信号CTL和数据DATA4-0。解码器723将数据DATA4-0解码为数据D3-0。结果是,恢复发射机电路711发射的数据。逻辑部分724处理控制信号CTL和数据D3-0。
编码前后的数据中的位数目和编码之后数据的位1的数目可以是上述数目之外的数目。
在本发明的实施例3中,将传输数据提供给驱动器IC之前将其编码为具有固定数目的位1的位信号。结果是,可以降低接地反弹的影响。
(4)实施例4
图17是表示本发明的再一实施例的结构的示意图。
在图17,发射机电路81和接收机电路9连接到传输线路200。
在所述实例,尽管这里未限定这些电路的数目,为解释方便起见,仅表示一个发射机电路8和接收机电路9。
在发射机电路8,发射机电路81送出数据DATA到传输线路200。多选通发生电路82产生具有不同选通定时的多至N个的选通信号(N为一整数)到传输线路200。在所述实例,多选通发生电路82产生三个选通信号,即,S1,S2和S3。
接收机电路9具有与选通信号数目相同的锁存电路在所述实例,提供三个锁存电路即,锁存电路901,902和903。由发射机电路81送出的数据在时间点S1,S2和S3,以这样的顺序,分别顺序保留在锁存电路901,902和903。如果存在N个选通信号,接收机电路就具有同样数目的锁存电路。锁存电路901,902和903的输出提供给多路转换器911,912和913。
将多路转换器911,912和913的选择输出分别提供给触发器921,922和923,同时将这些触发器的输出反馈给多路转换器。
多路转换器93选择多路转换器921, 922和923的输出之一输出。该输出用作同步数据。触发器94为检测通信的开始点并设定为由选通信号S1的上升沿触发的电路。触发器95将选通信号S1与接收机时钟CLK同步。接收机时钟CLK具有与数据DATA的传输率相同的频率。
控制电路96接收触发器95的输出和接收机时钟CLK以控制多路转换器911,912,913和93的切换并在通信结束时复位触发器94。
多路转换器911,912,913和93,触发器921,922,923,94和95,以及控制电路96构成一采样电路,为将数据与接收机电路时钟同步,该采样电路使用具有与数据DATA的传输率相同的频率的接收机时钟CLK采样保留在锁存电路901,902和903的数据。
图17的实施例的工作过程描述如下。
图18是图17的实施例的信号定时图。
作为选通信号,该实施例提供三个信号,即,S1,S2和S3。当通信未完成时,选通信号为高电平。当选通信号从低-电平状态变为高-电平状态的时刻就是数据选通时的时间。
发射机电路8驱动数据DATA和三个选通信号,即,S1,S2和S3,以发射数据。
在接收机电路9,锁存电路901,902和903在选通信号S1,S2和S3的定时保留数据DATA。
在图18所示的实例,数据A,B,和C保留在锁存电路901,902和903。锁存电路901,902和903继续保持相同的数据直到选通信号发生状态转换为止。例如,锁存电路901保留数据A并继续保持直到选通信号S1变为低-电平状态为止。
采样电路使用具有与数据DATA的传输率相同的频率的接收机时钟CLK采样保留在锁存电路901,902和903的数据以便使该数据与接收机时钟CLK同步。尽管接收机时钟CLK与选通信号S1,S2和S3不同步,在数据变化之前通过使用接收机时钟CLK采样保留在锁存电路901,902和903的数据仍可实现上述同步。例如,当锁存电路901保留数据A时,使用接收机时钟CLK可以采样该数据。因此,等于数据DATA的传输率的频率足以使接收机时钟CLK实现同步。
本发明的实施例4提供的优点如下。
[1]发射机电路只需要使用N个选通信号,一个接一个地顺序送出数据。结果是,实际上可以以与常规发射机电路相同的集成电路规模实现该发射机电路。
[2]接收机电路具有与N个选通信号相关联的N个锁存电路以便在每个选通信号激活时保留数据。因此,保留在任何一个锁存电路的数据保持不变直到分配给该锁存电路的选通信号发生状态变化为止。结果是,用于采样保留在锁存电路的数据的接收机时钟可以不同相并与发射机时钟异步。从而,等于数据传输率的频率足以用于接收机时钟。由此,本发明不需要诸如基于启-停同步的数据传输所用的,高于数据传输率之类的高速时钟。因此,不必将传输率降低到低于接收机电路所提供的时钟频率,这样就实现了高速通信。
[3]用于在接收机电路采样的触发器和控制电路都设计为工作在相同的接收机时钟。也就是说,接收机电路不包含使用接收选通信号作为其时钟操作的FIFO电路和控制电路这样,即使由于电容负载或传输线路上的噪声的影响使选通信号波形失真,接收机电路也不会出现故障,从而保证稳定的信号传送。
如上所述,根据本发明的实施例4,有可能实现高速,稳定的信号传送。
(5)实施例5
图19是表示本发明的再一实施例的结构的示意图。
在图19,总线主控器31到3n具有一对监视器46和仲裁器47。
监视器46监视仲裁总线43上的信号。
一旦从仲裁器47所属于的总线主控器发出使用数据总线的请求,仲裁器47根据监视器46的监视结果执行下面的过程。
[1]如果在仲裁器所属于的总线主控器使用数据总线42完成之后仲裁总线43上未进行仲裁,在不使用仲裁总线43进行仲裁程序的情况下仲裁器就可以获得使用数据总线的权利。
[2]如果在仲裁器所属于的总线主控器使用数据总线42完成之后仲裁总线43上进行仲裁,在使用仲裁总线43进行仲裁程序之后仲裁器可以获得使用数据总线的权利。。
图20是图19的实施例的主要部分的示意图。
总线主控器48向仲裁器47发出请求得到总线的使用权的信号BR。当总线主控器接收通知获得使用权的信号BG时,它使用数据总线42发射数据。
仲裁总线43的信号线路载有表示由总线主控器30发出的请求得到总线的使用权的信号REQ3到REQ0,以及REQOUT信号。信号REQ3到REQ0为到总线主控器30的输入信号而REQOUT信号为从总线主控器30输出的信号。输出REQOUT信号提供给信号REQ3到REQ0中的一个的信号线路。信号REQ3到REQ0以REQ0,REQ1,REQ2和REQ3的顺序为优先顺序。信号线路的数目不必限定为本文提到的数目。
在该实施例,根据下面的程序进行仲裁。
(A)中性状态
如果总线主控器30处于中性状态,不存在来自总线主控器的使用总线的请求。在该状态,总线主控器30不驱动数据总线42或输出REQOUT信号。
(B)总线请求的传输
如果出现使用总线的请求,在确认仲裁总线43上的信号REQ3到REQ0未激活之后,总线主控器30不延迟地激活其本身的REQOUT信号。
(C)等待总线请求处理
在发出REQOUT信号之后,总线主控器30将仲裁总线43上的信号REQ3到REQ0中的每一个与其本身的REQOUT信号比较以发现优先次序,然后,执行下面过程。
[1]如果总线主控器30发现在仲裁总线43上的信号REQ3到REQ0之间存在一个信号较其本身的REQOUT信号的优先级高,总线主控器30就暂时撤消其本身的REQOUT信号,进入等待状态。
[2]如果总线主控器30发现在仲裁总线43上仅存在其本身的REQOUT信号,总线主控器30就测量这种条件持续的时间间隔。测量的时间间隔一达到规定值,总线主控器就获得数据总线的使用权。
[3]如果总线主控器30发现在仲裁总线43上存在信号REQ3到REQ0之间的一个信号,并具有较其本身的REQOUT信号的优先级低的优先级,总线主控器30进入等待状态同时其本身的REQOUT信号保持为激活。这样,总线主控器30进行等待直到具有低优先级的信号消失为止该信号一消失,总线主控器30就返回上面[2]项所述的条件。
(D)总线的使用
总线主控器30一旦获得数据总线的使用权,总线主控器48使用数据总线42传送数据。尽管数据总线42处于使用状态,总线主控器30也连续输出REQOUT信号。当数据总线42不在处于使用状态时,总线主控器30释放数据总线42并撤消REQOUT信号。
(E)监视使用数据总线的请求
随后,监视器46监视仲裁总线43上的信号REQ3到REQ0。如果另一个总线主控器发出信号REQ3到REQ0中的任何一个,监视器46将其本身的总线主控器30设置到中性状态。在这种情况下,即使REQ3到REQO之间的一个信号具有比总线主控器30本身的REQOUT信号低的优先权,监视器46也强制其本身的总线主控器30进入到中性状态。
如果在任何其他的总线主控器之前从总线主控器30本身发出使用总线的请求,总线主控器30就再次使用总线。
(F)总线的重复使用
当重复使用数据总线42时,总线主控器30激活REQOUT信号以便立即得到数据总线的使用权。具体地说,在不使用仲裁总线43进行仲裁程序的情况下总线主控器立即得到使用权。这就节约了费时的仲裁时间。当总线主控器30使用完数据总线42时,就释放数据总线并接着撤消REQOUT信号以监视使用数据总线的请求。即,总线主控器进入第(E)项所述的条件。
图21是图19的实施例的工作过程的示意图。
在图21的实施例,主站32连续两次使用数据总线42。当主站32第二次使用数据总线42时如果没有从其他总站发出的使用数据总线的请求,在不进行仲裁程序的情况下主站就立即得到数据总线的使用权。这就节约了费时的仲裁时间。
根据实施例5,在不使用仲裁总线进行仲裁程序的情况下允许任何给定的总线主控器得到数据总线的使用权,如果在总线主控器再次使用数据总线的情况下,在总线主控器已使用完数据总线之后,不进行仲裁。因此,有可能节省任何费时的仲裁时间并提高了***性能。
在一个特定的总线主控器频繁使用总线的情况下该实施例的优点尤其显著。
根据本发明,参考实施例1到5所做的描述,在不了解双-冗余总线状态的情况下就有可能进行通信,还可以检查总线之外区域的数据的完整性,并实现保证高速,高可靠性通信的通信***和通信控制方法。
Claims (1)
1.一种通信***,其中发射机和接收机电路装置连接到形成一总线的传输线路并且在电路之间传送数据,所述发射机电路装置具有有:
用于发射数据的发射机电路,和
多选通发生电路,用于产生N个选通信号,其中N为一整数,每个选通信号具有不同的定时,所述接收机电路装置具有:
与选通信号的数量,即,N个选通信号相同数量的锁存电路,该电路连续保留由所述发射机电路在N个选通信号的每一时间点发送的数据,和
采样电路,该电路使用具有等于数据传输率的频率的接收机时钟采样由锁存电路保留的数据以便使该数据与该时钟同步。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP42347/98 | 1998-02-24 | ||
JP42347/1998 | 1998-02-24 | ||
JP04234798A JP3552149B2 (ja) | 1998-02-24 | 1998-02-24 | 通信制御装置及び通信制御方法 |
JP43132/98 | 1998-02-25 | ||
JP4313298A JPH11242652A (ja) | 1998-02-25 | 1998-02-25 | バス調停装置及びバス調停方法 |
JP43132/1998 | 1998-02-25 | ||
JP47309/1998 | 1998-02-27 | ||
JP47309/98 | 1998-02-27 | ||
JP04730998A JP3463212B2 (ja) | 1998-02-27 | 1998-02-27 | データ伝達装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1239789A CN1239789A (zh) | 1999-12-29 |
CN1144132C true CN1144132C (zh) | 2004-03-31 |
Family
ID=27291171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991030494A Expired - Fee Related CN1144132C (zh) | 1998-02-24 | 1999-02-24 | 通信***和通信控制方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1484870B1 (zh) |
KR (1) | KR100361856B1 (zh) |
CN (1) | CN1144132C (zh) |
DE (1) | DE69943322D1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2887741B1 (fr) * | 2005-06-24 | 2007-07-27 | Schneider Electric Ind Sas | Bus de communication et tableau electrique comportant un tel bus |
CN100375448C (zh) * | 2005-11-04 | 2008-03-12 | 北京和利时***工程股份有限公司 | 一种避免冗余主站对串行总线链路访问冲突的方法 |
CN100461145C (zh) * | 2006-05-08 | 2009-02-11 | 中兴通讯股份有限公司 | 一种异步ahb互连矩阵接口装置 |
CN101943898B (zh) * | 2008-09-11 | 2012-03-28 | 深圳市通业科技发展有限公司 | 车列实时控制*** |
CN102098196B (zh) * | 2010-12-10 | 2016-04-13 | 曙光信息产业(北京)有限公司 | 刀片服务器的数据传输方法 |
CN102654550A (zh) * | 2011-07-18 | 2012-09-05 | 张滕飞 | 利用介质损耗变化测试电缆故障的方法 |
WO2013080337A1 (ja) * | 2011-11-30 | 2013-06-06 | 三菱電機株式会社 | 制御システム、制御装置、接続線および駆動装置 |
CN105045181A (zh) * | 2015-07-24 | 2015-11-11 | 重庆川仪自动化股份有限公司 | Pas100控制***的总体冗余构架 |
CN106776436B (zh) * | 2017-01-12 | 2019-11-26 | 烽火通信科技股份有限公司 | 一种适用于多点互联的高速串行总线的通信方法 |
CN108965119B (zh) * | 2018-09-10 | 2021-05-25 | 杭州和利时自动化有限公司 | 一种智能网关 |
CN111510352B (zh) * | 2020-04-15 | 2021-07-23 | 南京芯欣德科技有限公司 | 一种应用于大规模停车位管理的带轮询查障和心跳状态汇报的总线*** |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4569050A (en) * | 1983-01-14 | 1986-02-04 | Honeywell Inc. | Data communication system with fixed weight error correction and detection code |
JPH0787462B2 (ja) * | 1988-02-01 | 1995-09-20 | 株式会社東芝 | バス型二重化伝送装置 |
US5359630A (en) * | 1992-08-13 | 1994-10-25 | Digital Equipment Corporation | Method and apparatus for realignment of synchronous data |
JPH0846648A (ja) * | 1994-07-29 | 1996-02-16 | Okuma Mach Works Ltd | 通信装置 |
US5606317A (en) * | 1994-12-09 | 1997-02-25 | Lucent Technologies Inc. | Bandwidth efficiency MBNB coding and decoding method and apparatus |
-
1999
- 1999-02-24 EP EP04021830A patent/EP1484870B1/en not_active Expired - Lifetime
- 1999-02-24 CN CNB991030494A patent/CN1144132C/zh not_active Expired - Fee Related
- 1999-02-24 KR KR1019990006142A patent/KR100361856B1/ko not_active IP Right Cessation
- 1999-02-24 DE DE69943322T patent/DE69943322D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69943322D1 (de) | 2011-05-12 |
EP1484870B1 (en) | 2011-03-30 |
EP1484870A2 (en) | 2004-12-08 |
KR100361856B1 (ko) | 2002-11-23 |
KR19990072903A (ko) | 1999-09-27 |
EP1484870A3 (en) | 2008-08-27 |
CN1239789A (zh) | 1999-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1144132C (zh) | 通信***和通信控制方法 | |
CN1193556C (zh) | 信号传输装置 | |
CN1053281C (zh) | ***总线***总线间最佳数据传送用多总线***总线桥 | |
CN1149806C (zh) | 高性能通信控制器 | |
CN1027214C (zh) | 等时权标环用的枢纽和接口 | |
CN1237455C (zh) | 数据传输控制装置、电子设备、及数据传输控制方法 | |
CN1309849A (zh) | 采用动态半双工保持环路的公平 | |
CN1064463C (zh) | 在信息处理***的不同总线结构之间提供准确和完整的通信的方法和设备 | |
CN1009894B (zh) | 细线多端口中继装置 | |
CN1570907A (zh) | 多处理器*** | |
CN1292360C (zh) | 一种实现自动读写内部集成电路设备的装置和方法 | |
CN1679013A (zh) | 同步多信道通用串行总线 | |
CN1667962A (zh) | 数据传输控制装置及电子设备 | |
CN1677916A (zh) | 发送时钟信号相位与接收时钟信号相位锁相的***及方法 | |
CN1838100A (zh) | 数据传输控制装置及电子设备 | |
CN1205560C (zh) | 支持具有点到点半双工互连的计算机***中多时钟传播的方法与装置 | |
CN1205145A (zh) | 信息包收发装置及信息包接收装置 | |
CN1959661A (zh) | 一种总线接口装置和方法 | |
CN1809960A (zh) | 信号传输***中使输出阻抗匹配的装置及方法 | |
CN1165007C (zh) | 数据传送设备、显示器及数据发送机、接收机和传送方法 | |
CN1607513A (zh) | 数据传输控制装置、电子设备以及数据传输控制方法 | |
CN100352168C (zh) | 数据传输控制装置及电子机器 | |
CN1199118C (zh) | 计算机*** | |
CN1036949C (zh) | 分布在网络中的单元的*** | |
CN1589547A (zh) | 采用动态滤波器分配的串行通信设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040331 Termination date: 20110224 |