CN114400213A - 一种半导体封装结构及其形成方法 - Google Patents

一种半导体封装结构及其形成方法 Download PDF

Info

Publication number
CN114400213A
CN114400213A CN202210068308.4A CN202210068308A CN114400213A CN 114400213 A CN114400213 A CN 114400213A CN 202210068308 A CN202210068308 A CN 202210068308A CN 114400213 A CN114400213 A CN 114400213A
Authority
CN
China
Prior art keywords
contact pad
semiconductor chip
contact
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210068308.4A
Other languages
English (en)
Inventor
庄凌艺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210068308.4A priority Critical patent/CN114400213A/zh
Publication of CN114400213A publication Critical patent/CN114400213A/zh
Priority to PCT/CN2022/125367 priority patent/WO2023138120A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例公开了一种半导体封装结构及其形成方法，其中，所述半导体封装结构包括：第一半导体芯片；所述第一半导体芯片的表面形成有多个第一接触垫；介质层，位于所述第一半导体芯片上；所述介质层内形成有多个第二接触垫；第二半导体芯片堆叠结构，位于所述介质层上；所述第二半导体芯片堆叠结构包括依次堆叠的多层第二半导体芯片；第一层第二半导体芯片的表面形成有多个第三接触垫；所述第一半导体芯片和所述第一层第二半导体芯片通过所述第一接触垫、所述第二接触垫和所述第三接触垫一一对应相互键合；其中，每一个所述第二接触垫的宽度与其相对应的第一接触垫，和/或，第三接触垫的宽度不一致。

Description

一种半导体封装结构及其形成方法
技术领域
本公开涉及三维制程技术领域，尤其涉及一种半导体封装结构及其形成方法。
背景技术
随着人们对电子产品的要求向小型化、多功能化发展，封装也向着高密度、高集成化的方向发展，集成电路产品也从二维向三维发展。然而在芯片键合的过程中，接触垫之间可能会出现未对准的问题，影响器件的性能。
发明内容
有鉴于此，本公开实施例提供一种半导体封装结构及其形成方法。
根据本公开实施例的第一方面，提供了一种半导体封装结构，包括：
第一半导体芯片；所述第一半导体芯片的表面形成有多个第一接触垫；
介质层，位于所述第一半导体芯片上；所述介质层内形成有多个第二接触垫；
第二半导体芯片堆叠结构，位于所述介质层上；所述第二半导体芯片堆叠结构包括依次堆叠的多层第二半导体芯片；第一层第二半导体芯片的表面形成有多个第三接触垫；
所述第一半导体芯片和所述第一层第二半导体芯片通过所述第一接触垫、所述第二接触垫和所述第三接触垫一一对应相互键合；其中，
每一个所述第二接触垫的宽度与其相对应的第一接触垫，和/或，第三接触垫的宽度不一致。
在一些实施例中，每一个所述第一接触垫与其相对应的所述第三接触垫的宽度一致。
在一些实施例中，所述第一接触垫形成在所述第一半导体芯片的有源面，所述第三接触垫形成在所述第一层第二半导体芯片的有源面，所述第一半导体芯片的有源面与所述第一层第二半导体芯片的有源面键合；其中，所述有源面为芯片形成器件层的一面。
在一些实施例中，所述多个第一接触垫的宽度不一致；所述多个第二接触垫的宽度不一致；所述多个第三接触垫的宽度不一致。
在一些实施例中，所述第一接触垫包括第一个第一接触垫和第二个第一接触垫；
所述第二接触垫包括第一个第二接触垫和第二个第二接触垫，所述第一个第二接触垫的宽度大于所述第二个第二接触垫的宽度；
所述第三接触垫包括第一个第三接触垫和第二个第三接触垫；其中，
所述第一个第二接触垫的宽度大于与其相对应的第一个第一接触垫，和/或，第一个第三接触垫的宽度；所述第二个第二接触垫的宽度小于与其相对应的第二个第一接触垫，和/或，第二个第三接触垫的宽度。
在一些实施例中，所述介质层的材料包括含硅化合物。
在一些实施例中，还包括：
位于所述第一层第二半导体芯片以上的多层第二半导体芯片内的第四接触垫；
相邻两层第二半导体芯片之间相对应的第四接触垫的宽度不一致。
在一些实施例中，还包括：
绝缘层，位于所述第二接触垫的侧壁与所述介质层之间；所述绝缘层的杨氏模量小于所述介质层的杨氏模量。
根据本公开实施例的第二方面，提供了一种半导体封装结构的形成方法，包括：
形成第一半导体芯片；在所述第一半导体芯片的表面形成多个第一接触垫；
在所述第一半导体芯片上形成介质层；在所述介质层内形成多个第二接触垫；
在所述介质层上形成第二半导体芯片堆叠结构；所述第二半导体芯片堆叠结构包括依次堆叠的多层第二半导体芯片；在第一层第二半导体芯片的表面形成多个第三接触垫；
将所述第一半导体芯片和所述第一层第二半导体芯片通过所述第一接触垫、所述第二接触垫和所述第三接触垫一一对应键合；其中，
每一个所述第二接触垫的宽度与其相对应的第一接触垫，和/或，第三接触垫的宽度不一致。
在一些实施例中，每一个所述第一接触垫与其相对应的所述第三接触垫的宽度一致。
在一些实施例中，在所述第一半导体芯片的有源面形成第一接触垫；
在所述第一层第二半导体芯片的有源面形成第三接触垫；
将所述第一半导体芯片的有源面与所述第一层第二半导体芯片的有源面进行键合；其中，有源面为芯片形成器件层的一面。
在一些实施例中，通过旋涂方式在所述第一半导体芯片上形成介质层，所述介质层的材料包括含硅化合物。
在一些实施例中，还包括：
在所述第一层第二半导体芯片以上的多层第二半导体芯片内形成第四接触垫；
相邻两层第二半导体芯片之间相对应的第四接触垫的宽度不一致。
在一些实施例中，所述在所述介质层内形成多个第二接触垫；包括：
刻蚀所述介质层以形成多个通孔；
在所述通孔内形成第二接触垫；
所述方法还包括：
在形成所述第二接触垫后，刻蚀所述第二接触垫，使得所述第二接触垫的侧壁与所述通孔的侧壁之间形成空隙。
在一些实施例中，还包括：
在所述空隙内填充绝缘材料，以形成绝缘层；所述绝缘层的杨氏模量小于所述介质层的杨氏模量。
本公开实施例中，在第一半导体芯片和第一层第二半导体芯片之间设置介质层，且设置介质层内的第二接触垫的尺寸和与其相对应的第一接触垫，和/或，第三接触垫的尺寸不一致，如此，能保证对准时，尺寸小的接触垫能整个与尺寸大的接触垫接触，提高对准的准确性。并且，设置介质层，能使相邻的接触垫之间的绝缘性增加，降低相邻接触垫之间耦合的可能性和解决金属扩散的问题。
附图说明
为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为本公开实施例提供的半导体封装结构的结构示意图；
图1b为本公开另一实施例提供的半导体封装结构的结构示意图；
图2为本公开实施例提供的半导体封装结构的形成方法的流程示意图；
图3a至3i为本公开实施例提供的半导体封装结构在形成过程中的结构示意图。
附图标记说明：
10-第一半导体芯片；20-介质层；
30-第二半导体芯片堆叠结构；31-第一层第二半导体芯片；
40-第一接触垫；41-第一个第一接触垫；42-第二个第一接触垫；
50-第二接触垫；51-第一个第二接触垫；52-第二个第二接触垫；501-通孔；
60-第三接触垫；61-第一个第三接触垫；62-第二个第三接触垫；
70-第四接触垫；
80-绝缘层；801-空隙；
91-硅通孔；92-第五接触垫；93-焊球；
100-封装化合物结构。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
基于此，本公开实施例提供了一种半导体封装结构，图1a为本公开实施例提供的半导体封装结构的结构示意图。
参见图1a，所述半导体封装结构，包括：第一半导体芯片10；所述第一半导体芯片的表面形成有多个第一接触垫40；介质层20，位于所述第一半导体芯片10上；所述介质层20内形成有多个第二接触垫50；第二半导体芯片堆叠结构30，位于所述介质层20上；所述第二半导体芯片堆叠结构30包括依次堆叠的多层第二半导体芯片；第一层第二半导体芯片31的表面形成有多个第三接触垫60；所述第一半导体芯片10和所述第一层第二半导体芯片31通过所述第一接触垫40、所述第二接触垫50和所述第三接触垫60一一对应相互键合；其中，每一个所述第二接触垫50的宽度与其相对应的第一接触垫40，和/或，第三接触垫60的宽度不一致。
本公开实施例中，在第一半导体芯片和第一层第二半导体芯片之间设置介质层，且设置介质层内的第二接触垫的尺寸和与其相对应的第一接触垫，和/或，第三接触垫的尺寸不一致，如此，能保证对准时，尺寸小的接触垫能整个与尺寸大的接触垫接触，提高对准的准确性。并且，设置介质层，能使相邻的接触垫之间的绝缘性增加，降低相邻接触垫之间耦合的可能性和解决金属扩散的问题。
所述第一半导体芯片10为逻辑芯片，所述第二半导体芯片为动态随机存取存储器(DRAM)芯片。所述逻辑芯片可以是被配置为与多个DRAM芯片通信以便从DRAM芯片访问数据并且将数据存储在多个DRAM芯片中的一个或多个处理器。所述逻辑芯片包括但不限于图形处理单元(GPU)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)或用作处理器的其它已知电子电路。
在一实施例中，所述第一接触垫40包括第一个第一接触垫41和第二个第一接触垫42；所述第二接触垫50包括第一个第二接触垫51和第二个第二接触垫52，所述第一个第二接触垫51的宽度大于所述第二个第二接触垫52的宽度；所述第三接触垫60包括第一个第三接触垫61和第二个第三接触垫62；其中，所述第一个第二接触垫51的宽度大于与其相对应的第一个第一接触垫41，和/或，第一个第三接触垫61的宽度；所述第二个第二接触垫52的宽度小于与其相对应的第二个第一接触垫42，和/或，第二个第三接触垫62的宽度。
在一组相对应的第一接触垫、第二接触垫和第三接触垫中，第二接触垫的尺寸较大的话，则第一接触垫或第三接触垫的尺寸就较小，第二接触垫的尺寸较小的话，则第一接触垫或第三接触垫的尺寸就较大，如此，第二接触垫与相对应的第一接触垫或第三接触垫的大小相反，保证了键合后第一半导体芯片和第一层第二半导体芯片之间的接触垫的接触面积相对恒定，解决因为未对准而出现的接触面积大小不一的问题。
需要解释的是，所述宽度为沿平行于所述第一半导体芯片平面的方向上的宽度。
在一实施例中，每一个所述第一接触垫40与其相对应的所述第三接触垫60的宽度一致。相对应的两个第一接触垫和第三接触垫的尺寸一致，如此，能保证第一接触垫和第三接触垫与相对应的第二接触垫的接触面积相对一致。
例如，参见图1a，第一个第一接触垫41的宽度与第一个第三接触垫61的宽度一致，第二个第一接触垫42的宽度与第二个第三接触垫62的宽度一致。
在其他一些实施例中，所述第一接触垫与其相对应的所述第三接触垫的宽度也可以不一致。
在一实施例中，所述多个第一接触垫40的宽度不一致；所述多个第二接触垫50的宽度不一致；所述多个第三接触垫60的宽度不一致。如此，即使焊盘之间存在尺寸差异，相对应的接触垫之间，尺寸小的接触垫也能整个与尺寸大的接触垫接触，保证接触垫之间接触面积的相对恒定。
在一实施例中，所述第一接触垫40形成在所述第一半导体芯片10的有源面，所述第三接触垫60形成在所述第一层第二半导体芯片31的有源面，所述第一半导体芯片10的有源面与所述第一层第二半导体芯片31的有源面键合；其中，所述有源面为芯片形成器件层的一面。将第一半导体芯片的有源面与第一层第二半导体芯片的有源面键合，相比于将有源面与背面键合，芯片之间的传输路径缩短，提高了传输速度。
在其他一些实施例中，所述第一接触垫40形成在所述第一半导体芯片10的有源面，所述第三接触垫60形成在所述第一层第二半导体芯片31的非有源面；所述第一半导体芯片10的有源面与所述第一层第二半导体芯片31的非有源面键合，其中，非有源面为与所述有源面相对的面。在该封装结构中，第一半导体芯片与第一层第二半导体芯片的有源面均朝向同一侧，相比将芯片的有源面与有源面键合的方式，该实施例中不需要额外翻转第一层第二半导体芯片，简化了封装工艺。
在一实施例中，所述介质层20的材料包括含硅化合物。含硅化合物的杨氏模量较低，能够减少封装应力，降低芯片翘曲的可能性。
所述含硅化合物可以为旋制氧化硅(SOG)、含硅的旋涂电介质(SOD)或其他含硅的旋涂材料。
在一实施例中，如图1b所示，所述封装结构还包括：绝缘层80，位于所述第二接触垫50的侧壁与所述介质层20之间；所述绝缘层80的杨氏模量小于所述介质层20的杨氏模量。
在实际制作过程中，所述绝缘层的材料可以为有机聚合物，例如合成橡胶、合成纤维、聚乙烯、聚氯乙烯等。通过在第二接触垫和介质层之间设置绝缘层，绝缘层的延展性较好，可作为缓冲层，可以减少介质层对接触垫的压力，进而减少键合缺陷，提高键合质量。
在其他一些实施例中，如图1a所示，所述半导体封装结构也可以不包括绝缘层。
所述第二半导体芯片堆叠结构30中的第二半导体芯片的堆叠数目可以为两个、四个、八个、十二个或十六个等。本公开实施例中，如图1a所示，所述第二半导体芯片堆叠结构30中的第二半导体芯片的堆叠数目为四个。
在一实施例中，所述半导体封装结构还包括：位于所述第一层第二半导体芯片31以上的多层第二半导体芯片内的第四接触垫70；相邻两层第二半导体芯片之间相对应的第四接触垫70的宽度不一致。
如图1a所示，所述第四接触垫70还包括位于所述第一层第二半导体芯片31的远离所述介质层20那一面内的接触垫。
通过设置相邻两层第二半导体芯片之间相对应的接触垫的尺寸不一致，能保证相邻两层第二半导体芯片在对准时，尺寸小的接触垫能整个与尺寸大的接触件接触，提高对准的准确性以及保证接触面积的相对恒定。
在一些实施例中，同一层第四接触垫70的宽度可以相等。在其他一些实施例中，如图1a所示，同一层第四接触垫70的宽度也可以不一致。
所述半导体封装结构还包括：硅通孔91(Through Silicon Via，TSV)，所述硅通孔91位于所述第一半导体芯片内和所述第二半导体芯片内，具体地，位于相对的两个接触垫之间，通过接触垫和硅通孔将芯片之间进行互连。
所述半导体封装结构还包括：第五接触垫92，位于所述第一半导体芯片10的远离所述第一接触垫40的一面上。第五接触垫92与第一接触垫40之间通过硅通孔91相连。
所述第五接触垫92上形成有焊球93，所述焊球93用于将所述半导体封装结构与其他元件进行连接。
所述半导体封装结构还包括：封装化合物结构100；所述封装化合物结构100位于所述介质层20和所述第二半导体芯片堆叠结构30上，并且包裹所述第二半导体芯片堆叠结构30。所述封装化合物结构100可以包括含硅化合物。通过形成包裹第二半导体芯片堆叠结构30的封装化合物结构100，且封装化合物结构100的材料为含硅化合物，能够降低第二半导体芯片堆叠结构30的翘曲问题，进而进一步改善封装结构整体的翘曲问题。
所述含硅化合物可以为旋制氧化硅(SOG)、含硅的旋涂电介质(SOD)或其他含硅的旋涂材料。
本公开实施例中，通过在第一半导体芯片和第二半导体芯片之间，以及多个第二半导体芯片之间采用混合键合(hybrid bond)工艺技术，实现混合键合堆叠，提高封装结构集成度。
本公开实施例还提供了一种半导体封装结构的形成方法，具体请参见附图2，如图所示，所述方法包括以下步骤：
步骤201：形成第一半导体芯片；在所述第一半导体芯片的表面形成多个第一接触垫；
步骤202：在所述第一半导体芯片上形成介质层；在所述介质层内形成多个第二接触垫；
步骤203：在所述介质层上形成第二半导体芯片堆叠结构；所述第二半导体芯片堆叠结构包括依次堆叠的多层第二半导体芯片；在第一层第二半导体芯片的表面形成多个第三接触垫；
步骤204：将所述第一半导体芯片和所述第一层第二半导体芯片通过所述第一接触垫、所述第二接触垫和所述第三接触垫一一对应键合；其中，每一个所述第二接触垫的宽度与其相对应的第一接触垫，和/或，第三接触垫的宽度不一致。
下面结合具体实施例对本公开实施例提供的半导体封装结构的形成方法再作进一步详细的说明。
图3a至3i为本公开实施例提供的半导体封装结构在形成过程中的结构示意图。
首先，参见图3a，执行步骤201，形成第一半导体芯片10；在所述第一半导体芯片的表面形成多个第一接触垫40。
具体地，在形成所述第一接触垫40之前，先形成多个贯穿所述第一半导体芯片10的硅通孔91，接着刻蚀所述第一半导体芯片10形成有硅通孔91的位置处的一侧表面，形成多个第一接触垫通孔(图中未示出)；然后在所述第一接触垫通孔内形成第一接触垫40。
继续参见图3a，在形成第一接触垫40后，所述方法还包括：在所述第一半导体芯片10的远离所述第一接触垫40的一面上形成第五接触垫92。所述第五接触垫92与所述第一接触垫40之间通过硅通孔91相连。
继续参见图3a，所述方法还包括：在所述第五接触垫92上形成焊球93，所述焊球用于将所述半导体封装结构与其他元件进行连接。
接着，参见图3b和图3c，执行步骤202，在所述第一半导体芯片10上形成介质层20；在所述介质层20内形成多个第二接触垫50。
具体地，通过旋涂方式在所述第一半导体芯片10上形成介质层20，所述介质层20的材料包括含硅化合物。含硅化合物的杨氏模量较低，能够减少封装应力，降低芯片翘曲的可能性。
所述含硅化合物可以为旋制氧化硅(SOG)、含硅的旋涂电介质(SOD)或其他含硅的旋涂材料。
所述在所述介质层20内形成多个第二接触垫50；包括：刻蚀所述介质层20以形成多个通孔501；在所述通孔501内形成第二接触垫50。
接着，参见图3d，所述方法还包括：在形成所述第二接触垫50后，刻蚀所述第二接触垫50，使得所述第二接触垫50的侧壁与所述通孔501的侧壁之间形成空隙801。
在其他一些实施例中，所述半导体封装结构可以不包括空隙801。
接着，参加图3e，所述方法还包括：在所述空隙801内填充绝缘材料，以形成绝缘层80；所述绝缘层80的杨氏模量小于所述介质层20的杨氏模量。
在实际制作过程中，所述绝缘层的材料可以为有机聚合物，例如合成橡胶、合成纤维、聚乙烯、聚氯乙烯等。通过在第二接触垫和介质层之间设置绝缘层，绝缘层的延展性较好，可作为缓冲层，可以减少介质层对接触垫的压力，进而减少键合缺陷，提高键合质量。
在其他一些实施例中，所述半导体封装结构可以不包括绝缘层80。
接着，参见图3f，执行步骤203，在所述介质层20上形成第二半导体芯片堆叠结构30；所述第二半导体芯片堆叠结构30包括依次堆叠的多层第二半导体芯片；在第一层第二半导体芯片31的表面形成多个第三接触垫60。
需要说明的是，在如图3f至图3h所示的实施例中，通过先形成第一层第二半导体芯片31，然后将第一层第二半导体芯片31与第一半导体芯片10进行键合后，再在第一层第二半导体芯片31上形成其他层第二半导体芯片。在其他的一些实施例中，可以通过先形成第二半导体芯片堆叠结构30，然后将第二半导体芯片堆叠结构30与第一半导体芯片10进行键合。
所述第一半导体芯片10为逻辑芯片，所述第二半导体芯片为动态随机存取存储器(DRAM)芯片。所述逻辑芯片可以是被配置为与多个DRAM芯片通信以便从DRAM芯片访问数据并且将数据存储在多个DRAM芯片中的一个或多个处理器。所述逻辑芯片包括但不限于图形处理单元(GPU)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)或用作处理器的其它已知电子电路。
具体地，参见图3f，先形成第一层第二半导体芯片31，再形成多个贯穿所述第一层第二半导体芯片31的硅通孔91，接着刻蚀所述第一层第二半导体芯片31形成有硅通孔91的位置处的一侧表面，形成多个第三接触垫通孔(图中未示出)，然后在所述第三接触垫通孔内形成第三接触垫60。
接着，参见图3g，执行步骤204，将所述第一半导体芯片10和所述第一层第二半导体芯片31通过所述第一接触垫40、所述第二接触垫50和所述第三接触垫60一一对应键合；其中，每一个所述第二接触垫50的宽度与其相对应的第一接触垫40，和/或，第三接触垫60的宽度不一致。
在第一半导体芯片和第一层第二半导体芯片之间设置介质层，且设置介质层内的第二接触垫的尺寸和与其相对应的第一接触垫，和/或，第三接触垫的尺寸不一致，如此，能保证对准时，尺寸小的接触垫能整个与尺寸大的接触垫接触，提高对准的准确性。并且，设置介质层，能使相邻的接触垫之间的绝缘性增加，降低相邻接触垫之间耦合的可能性和解决金属扩散的问题。
在一实施例中，参见图3g，所述第一接触垫40包括第一个第一接触垫41和第二个第一接触垫42；所述第二接触垫50包括第一个第二接触垫51和第二个第二接触垫52，所述第一个第二接触垫51的宽度大于所述第二个第二接触垫52的宽度；所述第三接触垫60包括第一个第三接触垫61和第二个第三接触垫62；其中，所述第一个第二接触垫51的宽度大于与其相对应的第一个第一接触垫41，和/或，第一个第三接触垫61的宽度；所述第二个第二接触垫52的宽度小于与其相对应的第二个第一接触垫42，和/或，第二个第三接触垫62的宽度。
在一组相对应的第一接触垫、第二接触垫和第三接触垫中，第二接触垫的尺寸较大的话，则第一接触垫或第三接触垫的尺寸就较小，第二接触垫的尺寸较小的话，则第一接触垫或第三接触垫的尺寸就较大，如此，第二接触垫与相对应的第一接触垫或第三接触垫的大小相反，保证了键合后第一半导体芯片和第一层第二半导体芯片之间的接触垫的接触面积相对恒定，解决因为未对准而出现的接触面积大小不一的问题。
在一实施例中，每一个所述第一接触垫40与其相对应的所述第三接触垫60的宽度一致。相对应的两个第一接触垫和第三接触垫的尺寸一致，如此，能保证第一接触垫和第三接触垫与相对应的第二接触垫的接触面积相对一致。
例如，参见图3g，第一个第一接触垫41的宽度与第一个第三接触垫61的宽度一致，第二个第一接触垫42的宽度与第二个第三接触垫62的宽度一致。
在其他一些实施例中，所述第一接触垫与其相对应的所述第三接触垫的宽度也可以不一致。
在一实施例中，所述多个第一接触垫40的宽度不一致；所述多个第二接触垫50的宽度不一致；所述多个第三接触垫60的宽度不一致。如此，即使焊盘之间存在尺寸差异，相对应的接触垫之间，尺寸小的接触垫也能整个与尺寸大的接触垫接触，保证接触垫之间接触面积的相对恒定。
在一实施例中，在所述第一半导体芯片10的有源面形成第一接触垫40；在所述第一层第二半导体芯片31的有源面形成第三接触垫60；将所述第一半导体芯片10的有源面与所述第一层第二半导体芯片31的有源面进行键合；其中，有源面为芯片形成器件层的一面。将第一半导体芯片的有源面与第一层第二半导体芯片的有源面键合，相比于将有源面与背面键合，芯片之间的传输路径缩短，提高了传输速度。
在其他一些实施例中，在所述第一半导体芯片10的有源面形成第一接触垫40，在所述第一层第二半导体芯片31的非有源面形成第三接触垫60；将所述第一半导体芯片10的有源面与所述第一层第二半导体芯片31的非有源面进行键合，其中，非有源面为与所述有源面相对的面。在该封装结构中，第一半导体芯片与第一层第二半导体芯片的有源面均朝向同一侧，相比将芯片的有源面与有源面键合的方式，该实施例中不需要额外翻转第一层第二半导体芯片，简化了封装工艺。
接着，参见图3h，在所述第一层第二半导体芯片31上一层或多层第二半导体芯片，以形成第二半导体芯片堆叠结构30。
所述第二半导体芯片堆叠结构30中的第二半导体芯片的堆叠数目可以为两个、四个、八个、十二个或十六个等。本公开实施例中，如图3h所示，所述第二半导体芯片堆叠结构30中的第二半导体芯片的堆叠数目为四个。
在一实施例中，继续参见图3h，在所述第一层第二半导体芯片31以上的多层第二半导体芯片内形成第四接触垫70；相邻两层第二半导体芯片之间相对应的第四接触垫70的宽度不一致。
如图3h所示，所述第四接触垫70还包括位于所述第一层第二半导体芯片31的远离所述介质层20那一面内的接触垫。
通过设置相邻两层第二半导体芯片之间相对应的接触垫的尺寸不一致，能保证相邻两层第二半导体芯片在对准时，尺寸小的接触垫能整个与尺寸大的接触件接触，提高对准的准确性以及保证接触面积的相对恒定。
具体地，先形成各层第二半导体芯片，然后形成多个贯穿各层第二半导体芯片的硅通孔91，接着刻蚀所述第二半导体芯片形成有硅通孔91的位置处的表面，形成多个第四接触垫通孔(图中未示出)；然后在所述第四接触垫通孔内形成第四接触垫70，然后将各层第二半导体芯片通过第四接触垫70一一对应键合。
所述硅通孔91位于所述第二半导体芯片内，具体地，位于相对的两个接触垫之间，通过接触垫和硅通孔将芯片之间进行互连。
接着，参见图3i，在所述介质层20和所述第二半导体芯片堆叠结构30上形成封装化合物结构100，所述封装化合物结构100包裹所述第二半导体芯片堆叠结构30。所述封装化合物结构100可以包括含硅化合物。通过形成包裹第二半导体芯片堆叠结构30的封装化合物结构100，且封装化合物结构100的材料为含硅化合物，能够降低第二半导体芯片堆叠结构30的翘曲问题，进而进一步改善封装结构整体的翘曲问题。
所述含硅化合物可以为旋制氧化硅(SOG)、含硅的旋涂电介质(SOD)或其他含硅的旋涂材料。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (15)

1.一种半导体封装结构，其特征在于，包括：
第一半导体芯片；所述第一半导体芯片的表面形成有多个第一接触垫；
介质层，位于所述第一半导体芯片上；所述介质层内形成有多个第二接触垫；
第二半导体芯片堆叠结构，位于所述介质层上；所述第二半导体芯片堆叠结构包括依次堆叠的多层第二半导体芯片；第一层第二半导体芯片的表面形成有多个第三接触垫；
所述第一半导体芯片和所述第一层第二半导体芯片通过所述第一接触垫、所述第二接触垫和所述第三接触垫一一对应相互键合；其中，
每一个所述第二接触垫的宽度与其相对应的第一接触垫，和/或，第三接触垫的宽度不一致。
2.根据权利要求1所述的半导体封装结构，其特征在于，
每一个所述第一接触垫与其相对应的所述第三接触垫的宽度一致。
3.根据权利要求1所述的半导体封装结构，其特征在于，
所述第一接触垫形成在所述第一半导体芯片的有源面，所述第三接触垫形成在所述第一层第二半导体芯片的有源面，所述第一半导体芯片的有源面与所述第一层第二半导体芯片的有源面键合；其中，所述有源面为芯片形成器件层的一面。
4.根据权利要求1所述的半导体封装结构，其特征在于，
所述多个第一接触垫的宽度不一致；所述多个第二接触垫的宽度不一致；所述多个第三接触垫的宽度不一致。
5.根据权利要求1所述的半导体封装结构，其特征在于，
所述第一接触垫包括第一个第一接触垫和第二个第一接触垫；
所述第二接触垫包括第一个第二接触垫和第二个第二接触垫，所述第一个第二接触垫的宽度大于所述第二个第二接触垫的宽度；
所述第三接触垫包括第一个第三接触垫和第二个第三接触垫；其中，
所述第一个第二接触垫的宽度大于与其相对应的第一个第一接触垫，和/或，第一个第三接触垫的宽度；所述第二个第二接触垫的宽度小于与其相对应的第二个第一接触垫，和/或，第二个第三接触垫的宽度。
6.根据权利要求1所述的半导体封装结构，其特征在于，
所述介质层的材料包括含硅化合物。
7.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
位于所述第一层第二半导体芯片以上的多层第二半导体芯片内的第四接触垫；
相邻两层第二半导体芯片之间相对应的第四接触垫的宽度不一致。
8.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
绝缘层，位于所述第二接触垫的侧壁与所述介质层之间；所述绝缘层的杨氏模量小于所述介质层的杨氏模量。
9.一种半导体封装结构的形成方法，其特征在于，包括：
形成第一半导体芯片；在所述第一半导体芯片的表面形成多个第一接触垫；
在所述第一半导体芯片上形成介质层；在所述介质层内形成多个第二接触垫；
在所述介质层上形成第二半导体芯片堆叠结构；所述第二半导体芯片堆叠结构包括依次堆叠的多层第二半导体芯片；在第一层第二半导体芯片的表面形成多个第三接触垫；
将所述第一半导体芯片和所述第一层第二半导体芯片通过所述第一接触垫、所述第二接触垫和所述第三接触垫一一对应键合；其中，
每一个所述第二接触垫的宽度与其相对应的第一接触垫，和/或，第三接触垫的宽度不一致。
10.根据权利要求9所述的方法，其特征在于，
每一个所述第一接触垫与其相对应的所述第三接触垫的宽度一致。
11.根据权利要求9所述的方法，其特征在于，
在所述第一半导体芯片的有源面形成第一接触垫；
在所述第一层第二半导体芯片的有源面形成第三接触垫；
将所述第一半导体芯片的有源面与所述第一层第二半导体芯片的有源面进行键合；其中，有源面为芯片形成器件层的一面。
12.根据权利要求9所述的方法，其特征在于，
通过旋涂方式在所述第一半导体芯片上形成介质层，所述介质层的材料包括含硅化合物。
13.根据权利要求9所述的方法，其特征在于，还包括：
在所述第一层第二半导体芯片以上的多层第二半导体芯片内形成第四接触垫；
相邻两层第二半导体芯片之间相对应的第四接触垫的宽度不一致。
14.根据权利要求9所述的方法，其特征在于，
所述在所述介质层内形成多个第二接触垫；包括：
刻蚀所述介质层以形成多个通孔；
在所述通孔内形成第二接触垫；
所述方法还包括：
在形成所述第二接触垫后，刻蚀所述第二接触垫，使得所述第二接触垫的侧壁与所述通孔的侧壁之间形成空隙。
15.根据权利要求14所述的方法，其特征在于，还包括：
在所述空隙内填充绝缘材料，以形成绝缘层；所述绝缘层的杨氏模量小于所述介质层的杨氏模量。
CN202210068308.4A 2022-01-20 2022-01-20 一种半导体封装结构及其形成方法 Pending CN114400213A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210068308.4A CN114400213A (zh) 2022-01-20 2022-01-20 一种半导体封装结构及其形成方法
PCT/CN2022/125367 WO2023138120A1 (zh) 2022-01-20 2022-10-14 一种半导体封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210068308.4A CN114400213A (zh) 2022-01-20 2022-01-20 一种半导体封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114400213A true CN114400213A (zh) 2022-04-26

Family

ID=81232174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210068308.4A Pending CN114400213A (zh) 2022-01-20 2022-01-20 一种半导体封装结构及其形成方法

Country Status (2)

Country Link
CN (1) CN114400213A (zh)
WO (1) WO2023138120A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023138120A1 (zh) * 2022-01-20 2023-07-27 长鑫存储技术有限公司 一种半导体封装结构及其形成方法
WO2024022116A1 (zh) * 2022-07-27 2024-02-01 长鑫存储技术有限公司 半导体结构及其制作方法
WO2024060329A1 (zh) * 2022-09-22 2024-03-28 长鑫存储技术有限公司 半导体封装结构及其制备方法
WO2024077811A1 (zh) * 2022-10-11 2024-04-18 长鑫存储技术有限公司 中间芯片和芯片堆叠封装的加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101501739B1 (ko) * 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
CN202855741U (zh) * 2012-05-18 2013-04-03 上海丽恒光微电子科技有限公司 晶圆与晶圆、晶圆与芯片、芯片与芯片键合的结构
KR102570582B1 (ko) * 2016-06-30 2023-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR102593085B1 (ko) * 2018-11-21 2023-10-24 삼성전자주식회사 반도체 장치, 반도체 패키지 및 이의 제조 방법
KR20210065353A (ko) * 2019-11-27 2021-06-04 삼성전자주식회사 반도체 패키지
CN114400213A (zh) * 2022-01-20 2022-04-26 长鑫存储技术有限公司 一种半导体封装结构及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023138120A1 (zh) * 2022-01-20 2023-07-27 长鑫存储技术有限公司 一种半导体封装结构及其形成方法
WO2024022116A1 (zh) * 2022-07-27 2024-02-01 长鑫存储技术有限公司 半导体结构及其制作方法
WO2024060329A1 (zh) * 2022-09-22 2024-03-28 长鑫存储技术有限公司 半导体封装结构及其制备方法
WO2024077811A1 (zh) * 2022-10-11 2024-04-18 长鑫存储技术有限公司 中间芯片和芯片堆叠封装的加工方法

Also Published As

Publication number Publication date
WO2023138120A1 (zh) 2023-07-27

Similar Documents

Publication Publication Date Title
CN114400213A (zh) 一种半导体封装结构及其形成方法
TWI599012B (zh) 半導體封裝及其製作方法
TWI587467B (zh) 半導體封裝結構及形成該半導體封裝結構的方法
US10790270B2 (en) Stacked semiconductor package
US9508688B2 (en) Semiconductor packages with interposers and methods of manufacturing the same
KR20150043933A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
KR20140018745A (ko) 반도체 패키지, 그 제조 방법, 및 그를 포함하는 반도체 패키지 구조체
US11688719B2 (en) Semiconductor package
US20230038603A1 (en) Semiconductor package and method of manufacturing the same
KR20220133013A (ko) 관통 비아 구조물을 갖는 반도체 장치
US20230282528A1 (en) Semiconductor package
WO2024103626A1 (zh) 封装结构及其制造方法
US11145627B2 (en) Semiconductor package and manufacturing method thereof
US20230290711A1 (en) Semiconductor package and method of manufacturing the same
US20230230902A1 (en) Semiconductor package structure and manufacturing method thereof
US20240006382A1 (en) Semiconductor package
US11670596B2 (en) Semiconductor package structure
US20230275066A1 (en) Semiconductor structure and manufacturing method thereof
US11217545B2 (en) Semiconductor package
US20230361048A1 (en) Semiconductor package and method of fabricating semiconductor package
US20240136334A1 (en) Semiconductor packages
US20240234377A9 (en) Semiconductor packages
CN117012755A (zh) 封装结构及封装方法
CN118335693A (zh) 堆叠结构及其制备方法、封装结构
KR20240079873A (ko) 관통 비아를 갖는 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination