CN114386687A - 多层掩膜版之间套刻结果的预测方法及装置、终端 - Google Patents
多层掩膜版之间套刻结果的预测方法及装置、终端 Download PDFInfo
- Publication number
- CN114386687A CN114386687A CN202111677826.8A CN202111677826A CN114386687A CN 114386687 A CN114386687 A CN 114386687A CN 202111677826 A CN202111677826 A CN 202111677826A CN 114386687 A CN114386687 A CN 114386687A
- Authority
- CN
- China
- Prior art keywords
- mask
- overlay
- layer
- masks
- position parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000009826 distribution Methods 0.000 claims description 40
- 239000013598 vector Substances 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 205
- 235000012431 wafers Nutrition 0.000 description 24
- 230000008569 process Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000009467 reduction Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/04—Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Human Resources & Organizations (AREA)
- Economics (AREA)
- Strategic Management (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Operations Research (AREA)
- Quality & Reliability (AREA)
- Tourism & Hospitality (AREA)
- Game Theory and Decision Science (AREA)
- General Business, Economics & Management (AREA)
- Marketing (AREA)
- Development Economics (AREA)
- Architecture (AREA)
- Entrepreneurship & Innovation (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种多层掩膜版之间套刻结果的预测方法及装置、终端,所述方法包括:选择套刻图形的一个或多个位置参数,针对每个位置参数,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测,并针对每轮预测结果,确定不同的掩膜版之间的套刻图形的位置参数差值;针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格。本发明可以提高效率,降低成本。
Description
技术领域
本发明涉及本发明涉及半导体制造技术领域,尤其涉及一种多层掩膜版之间套刻结果的预测方法及装置、终端。
背景技术
随着集成电路制造技术的飞速发展,传统集成电路的工艺节点逐渐减小,集成电路器件的尺寸不断缩小。在集成电路制造过程中,对不同膜层之间套刻精度的要求也越来越高。具体地,芯片的器件和结构是通过生产工艺一层一层的形成的,芯片设计版图由数十层图案组成,晶圆制造最关键的工艺是将每层图案通过光刻(Photo)工艺(又称为黄光工艺)将掩模版上的图案以一定的缩小比例精准地转移到晶圆上。
对于关键尺寸较大的工艺平台,只需要单张掩模版即可实现图案成形。对于每一片已经完成某一道曝光工艺的晶圆而言,掩膜版之间的套刻(Overlay)结果可以用于衡量本层图案与前层图案的偏离程度,就成为半导体生产过程中最重要的工艺控制参数之一,直接影响到产品良率的高低。
随着器件尺寸缩小、工艺进步,单张掩模版技术已经无法满足需求,如双重曝光(Double Exposure,DE)等先进工艺被研发出来,具体地,双重曝光是指在光刻胶(PhotoResist,PR)覆盖的晶圆上采用不同的掩膜版分别进行两次曝光,实现精细光刻。也即对于同一层工艺,需要多张掩模版实现图案成形。
然而,在现有技术中,对于三层及以上的掩模版,或者单层掩膜版中包含有多张掩模版的情况,只能通过生产大量的晶圆,然后加以量测,确定不同掩模版之间的套刻结果,成本较高,效率较低。
发明内容
本发明解决的技术问题是提供一种多层掩膜版之间套刻结果的预测方法及装置、终端,可以提高效率,降低成本。
为解决上述技术问题,本发明实施例提供一种多层掩膜版之间套刻结果的预测方法,包括:选择套刻图形的一个或多个位置参数,针对每个位置参数,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测,并针对每轮预测结果,确定不同的掩膜版之间的套刻图形的位置参数差值;针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格。
可选的,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测包括:在每轮预测中,采用所述第一层掩膜版的套刻图形的位置参数值为中心点,采用第二层各张掩模版各自对准第一层掩膜版的预设的基准套刻规格形成第二层各张掩模版的位置正态分布曲线,并在所述第二层各张掩模版的位置正态分布曲线中随机选点分别作为第二层掩膜版中各张掩膜版的套刻图形的位置参数值;根据套刻对准关系,依次采用第i层掩膜版中被其他掩模版对准的各张掩膜版的套刻图形的位置参数值的平均值作为中心点,采用第i层掩膜版被其他掩模版对准的预设的基准套刻规格形成对准第i层掩模版的其他掩模版的位置正态分布曲线,并在所述对准第i层掩模版的其他掩模版位置正态分布曲线中随机选点分别作为其他掩膜版中各张掩膜版的套刻图形的位置参数值,直至确定第I层掩膜版中各张掩膜版的套刻图形的位置参数值;其中,i为正整数,I为正整数,且2≤i≤I。
可选的,所述基准套刻规格为基于标准差确定的预设参数;其中,所述第二层各张掩模版的位置正态分布曲线是基于高斯函数、采用第二层各张掩模版各自对准第一层掩膜版的所述预设参数形成的;所述对准第i层掩模版的其他掩模版的位置正态分布曲线是基于高斯函数、采用第i层掩膜版被其他掩模版对准的所述预设参数形成的。
可选的,所述套刻图形的一个或多个位置参数选自以下一项或多项:所述套刻图形的预设定位点在水平方向的坐标向量;所述套刻图形的预设定位点在竖直方向的坐标向量。
可选的,确定不同层掩膜版之间的套刻图形的位置参数差值包括:确定每相邻两层掩膜版之间的套刻图形的位置参数差值和/或同一层掩膜版包含的各张掩膜版之间的套刻图形的位置参数差值;其中,每层掩膜版与前一层掩膜版具有直接对准的套刻关系,每层掩膜版中的各张掩膜版之间具有非直接对准的套刻关系。
可选的,确定每相邻两层掩膜版之间的套刻图形的位置参数差值包括:如果相邻两层掩膜版中较低层掩膜版和/或较高层掩膜版包含多张掩膜版,在相邻两层掩膜版中较低层掩膜版和较高层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与各张较低层掩膜版之间的套刻图形的位置参数差值;或;在较高层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与较低层掩膜版之间的套刻图形的位置参数差值;或;在较低层掩膜版包含多张掩膜版时,逐一对应确定较高层掩膜版与各张较低层掩膜版之间的套刻图形的位置参数差值。
可选的,针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格包括:确定相邻两层掩膜版在每轮预测中的位置参数差值,并计算预设参数,以作为所述相邻两层掩膜版之间的预测套刻规格;其中,所述预设参数是基于标准差确定的。
可选的,针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格包括:确定在每轮预测中同一层掩膜版包含的各张掩膜版之间的位置参数差值,并计算预设参数,以作为每张掩膜版的预测套刻规格;其中,所述预设参数是基于标准差确定的。
可选的,所述的套刻结果的预测方法还包括:针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较。
可选的,针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较包括:针对相邻两层掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则判断为存在晶圆报废风险,和/或,发出警示信息。
可选的,针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较包括:针对同一层掩膜版包含的各张掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则发出警示信息。
为解决上述技术问题,本发明实施例提供一种多层掩膜版之间套刻结果的预测装置,包括:差值确定模块,选择套刻图形的一个或多个位置参数,针对每个位置参数,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测,并针对每轮预测结果,确定不同的掩膜版之间的套刻图形的位置参数差值;预测模块,用于针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格。
为解决上述技术问题,本发明实施例提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器运行时执行上述多层掩膜版之间套刻结果的预测方法的步骤。
为解决上述技术问题,本发明实施例提供一种终端,包括存储器和处理器,所述存储器上存储有能够在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行上述多层掩膜版之间套刻结果的预测方法的步骤。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
在本发明实施例中,针对每个位置参数,先预测各张掩膜版的套刻图形的位置参数值和掩膜版之间的套刻图形的位置参数差值,然后确定预测套刻规格,可以确定不同掩模版之间的套刻表现,从而填补现有技术中的空白,相比于现有技术中通过生产大量的晶圆,然后加以量测,确定不同掩模版之间的套刻结果,采用本发明实施例中的方案,可以提高效率,降低成本。
进一步地,在每轮预测中,通过形成第二层各张掩模版的位置正态分布曲线,然后随机选点作为第二层掩膜版中各张掩膜版的套刻图形的位置参数值,从而实现基于第一层掩膜版的套刻图形的位置参数值,对第二层掩膜版的套刻图形的位置参数值的预测,然后逐层形成掩模版的位置正态分布曲线,进而随机选点作为其他掩模版(例如为后一层掩膜版、同一层掩膜版或后面间隔多层的掩膜版)的位置参数值,直至实现对第I层掩膜版中各张掩膜版的套刻图形的位置参数值的预测,可以假设所有的套刻分布都是符合正态分布,从而为后续预测套刻规格的步骤提供基础。
进一步地,确定每相邻两层掩膜版之间的套刻图形的位置参数差值和/或同一层掩膜版包含的各张掩膜版之间的套刻图形的位置参数差值,根据前述步骤中预测的位置参数值,可以确定位置参数差值,相比于现有技术中需要依赖测量单元进行测量,无法收集非直接对准(如C对准B)的套刻数据,也无法直接确定多层对准(D对准B和D对准C)的套刻数据,在本发明实施例中,由于各个位置参数值均为预测值,因此可以通过计算确定任意两张掩膜版之间的位置参数差值,进而确定该两张掩膜版之间的套刻结果。
进一步地,在针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较的过程中,针对相邻两层掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则判断为存在晶圆报废风险,和/或,发出警示信息,由于相邻两层之间的套刻性能过低容易导致晶圆报废,因此可以在相邻两层掩膜版不符合预设的基准套刻规格时,判断为存在晶圆报废风险,还可以发出警示信息提醒用户进行查看。
进一步地,在针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较的过程中,针对同一层掩膜版包含的各张掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则发出警示信息,由于现有技术中尚不能对同一层掩膜版包含的各张掩膜版之间套刻性能过低时的后果进行确定,因此可以在同一层掩膜版包含的各张掩膜版不符合预设的基准套刻规格时,发出警示信息提醒用户进行针对性的查看。
附图说明
图1是现有技术中一种基于三层掩膜版的套刻关系树的示意图;
图2是本发明实施例中一种多层掩膜版之间套刻结果的预测方法的流程图;
图3是本发明实施例中本层图案与前层图案的偏离类型示意图;
图4是本发明实施例中一种第二层掩膜版的位置参数值分布示意图;
图5是本发明实施例中一种第三层掩膜版的位置参数值分布示意图;
图6是本发明实施例中一种多层掩膜版之间套刻结果的预测装置的结构示意图。
具体实施方式
在现有技术中,对于每一片已经完成某一道曝光工艺的晶圆而言,掩膜版之间的套刻结果可以用于衡量本层图案与前层图案的偏离程度,成为半导体生产过程中最重要的工艺控制参数之一,直接影响到产品良率的高低。在双重曝光等工艺中,对于同一层工艺,需要多张掩模版实现图案成形。在现有技术中,对于三层及以上的掩模版,或者单层掩膜版中包含有多张掩模版的情况,只能通过生产大量的晶圆,然后加以量测,确定不同掩模版之间的套刻结果,成本较高,效率较低。
参照图1,图1是现有技术中一种基于三层掩膜版的套刻关系树的示意图。
需要指出的是,在图1中以三层掩膜版为例进行说明,然而单个芯片产品版图层数可以多达几十层。
如图所示,第1层图案为单张掩模版A,为低层掩膜版,第2层图案包含两张掩模版B、C,第3层图案为单张掩模版D,为高层掩膜版。
其中,各层之间的套刻关系为:B、C分别对准前层掩模版A,D同时对准前层掩模版B、C。
在具体实施中,可以采用套刻规格(Overlay Spec)表征掩膜版之间的套刻结果。
具体地,所述基准套刻规格可以为基于标准差确定的预设参数,例如为标准差的预设倍数。
在一个非限制性的具体实施例中,所述预设倍数可以选自:2至4,所述基准套刻规格可以为预设的3倍标准差。在下述具体实施例中,采用预设参数为3倍标准差进行说明。
具体地,例如多个数值的中心值为X,标准差为S,则套刻规格=3S,控制限(control limit)为X±3S,在晶圆制造过程中,套刻3倍标准差不能大于套刻规格,否则掩模版之间的对准就会出问题,导致缺陷和失效。
需要指出的是,不同层的掩膜版之间可以具有各自的套刻规格,在一个非限制性的实施例中,关键层的套刻规格比较小,非关键层的套刻规格比较大。
如图1示出的数字为掩模版之间套刻规格,B、C分别对准A,对准套刻规格要求均为6,D同时对准B和C,对准套刻规格要求均为5。
本发明的发明人经过研究发现,B对准A和C对准A的套刻是对第一层掩模版A固定基准位置的对准,规格即为基于标准差确定的预设参数,无需预测计算。除此之外,还存在非直接对准(C对准B)以及多层对准(D对准B和D对准C)两种情况,在这两种情况下,需要对套刻结果进行预测,确定其套刻表现是否能符合规格。
本发明的发明人经过进一步研究还发现,C对准B为非直接对准,在C和B各自对准A后,就间接产生了C和B的对准结果,在现有晶圆生产技术中,由于没有测量单元进行量测这个间接对准结果,因此无法收集该数据,亟需一种套刻结果的预测方法,能够填补空白。
D同时对准B和C,已知对准套刻规格要求均为5,然而在现有技术中,只能通过大量的晶圆生产量测来收集D对B和D对C的套刻结果,否则就无法确定不同掩模版之间的套刻表现是否符合套刻规格,不仅会浪费研发时间和宝贵的研发晶圆资源,还可能导致大量的晶圆报废。
在本发明实施例中,针对每个位置参数,先预测各张掩膜版的套刻图形的位置参数值和掩膜版之间的套刻图形的位置参数差值,然后确定预测套刻规格,可以确定不同掩模版之间的套刻表现,从而填补现有技术中的空白,相比于现有技术中通过生产大量的晶圆,然后加以量测,确定不同掩模版之间的套刻结果,采用本发明实施例中的方案,可以提高效率,降低成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参照图2,图2是本发明实施例中一种多层掩膜版之间套刻结果的预测方法的流程图。所述多层掩膜版之间套刻结果的预测方法可以包括步骤S21以及步骤S22:
步骤S21:选择套刻图形的一个或多个位置参数,针对每个位置参数,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测,并针对每轮预测结果,确定不同的掩膜版之间的套刻图形的位置参数差值;
步骤S22:针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格。
在步骤S21的具体实施中,所述套刻图形可以具有一个或多个位置参数。
其中,所述套刻图形可以是预先设计并实现在掩膜版上的图形,例如可以为矩形、多边形或其他适当的图案。
进一步地,所述套刻图形可以为空心十字形,还可以为先进影像量测(advancedimagine metrology,AIM)标识,相比于圆形等图案,在移动能够更好地明确其变化,从而准确地确定套刻图形的位置参数信息。
进一步地,在本发明实施例中,在每张掩膜版上,可以仅选择单个套刻图形,且该套刻图形在各张掩膜版上的位置、尺寸一致,从而可以避免在同一掩膜版中的多个套刻图形的同一个位置参数具有不同的位置参数值的情况下,影响预测准确性。
进一步地,所述套刻图形的一个或多个位置参数选自以下一项或多项:所述套刻图形的预设定位点在水平方向的坐标向量;所述套刻图形的预设定位点在竖直方向的坐标向量。
其中,所述套刻图形的预设定位点可以为中心点,还可以为边缘点。
所述套刻图形的预设定位点的坐标向量可以为该预设定位点的坐标与其他掩膜版中对应的预设定位点的坐标之间的偏差向量。预设定位点在水平方向的坐标向量可以是该偏差向量在X方向的分量,预设定位点在竖直方向的坐标向量可以是该偏差向量在Y方向的分量。
参照图3,图3是本发明实施例中本层图案与前层图案的偏离类型示意图。
如图3所示,对于单个图形而言,本层图案与前层图案的偏离类型主要体现在:水平或者垂直方向的位移、放大或缩小以及转角。
继续参照图2,在步骤S21的具体实施中,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测的步骤可以包括:在每轮预测中,采用所述第一层掩膜版的套刻图形的位置参数值为中心点,采用第二层各张掩模版各自对准第一层掩膜版的预设的基准套刻规格形成第二层各张掩模版的位置正态分布曲线,并在所述第二层各张掩模版的位置正态分布曲线中随机选点分别作为第二层掩膜版中各张掩膜版的套刻图形的位置参数值;根据套刻对准关系,依次采用第i层掩膜版中被其他掩模版对准的各张掩膜版的套刻图形的位置参数值的平均值作为中心点,采用第i层掩膜版被其他掩模版对准的预设的基准套刻规格形成对准第i层掩模版的其他掩模版的位置正态分布曲线,并在所述对准第i层掩模版的其他掩模版位置正态分布曲线中随机选点分别作为其他层掩膜版中各张掩膜版的套刻图形的位置参数值,直至确定第I层掩膜版中各张掩膜版的套刻图形的位置参数值;其中,i为正整数,I为正整数,且2≤i≤I。
其中,第I层掩膜版可以是自低层至高层的顺序排列的最高层掩膜版,还可以是中间层掩膜版。
以下采用图1示出的基于三层掩膜版的套刻关系树为例进行说明。
第一层为生产工艺最低层,只有一张掩模版A,无需确定掩模版A的位置参数值。
根据套刻对准关系,可知第二层包含两张掩模版B、C,分别对准A。
参照图4,图4是本发明实施例中一种第二层掩膜版的位置参数值分布示意图。
具体地,采用所述掩膜版A的套刻图形的位置参数值为中心点,采用掩模版B、C各自对准掩膜版A的预设的基准套刻规格(例如为6)形成第二层各张掩模版的位置正态分布曲线,在所述曲线中,以掩膜版A的位置参数值为中心点,3倍标准差为6。
以位置参数为套刻图形的预设定位点在水平方向的坐标向量,掩膜版A的坐标向量为10nm为例,则可以采用掩膜版A的位置参数值A1=10nm作为中心值,以3倍标准差为6构建第二层各张掩模版的位置正态分布曲线。由于第一层为生产工艺最低层,只有一张掩模版A,可任意取一个常数固定值,如上述的10nm。可以理解的是,对于同一个位置参数,第二层各张掩模版的位置正态分布曲线上的点即为掩膜版B的可能的参数值,然后在其中随机选点,得到掩膜版B的一个位置参数值B1。
同理,由于掩膜版C也是对准掩膜版A,掩膜版C的可能的参数值也是以掩膜版A的套刻图形的位置参数值为中心点,3倍标准差为6的正态分布曲线,在其中随机选点,得到掩膜版C的一个位置参数值C1。
可以理解的是,可以采用Aj、Bj、Cj等表示第j个位置参数的值,在后文中,以A1、B1、C1等表示第一个位置参数的值为例进行说明。
参照图5,图5是本发明实施例中一种第三层掩膜版的位置参数值分布示意图。
图5中虚线示出的即为图4中示出的第二层各张掩模版的位置正态分布曲线,以及随机选点得到的B1和C1,然后以掩膜版B和掩膜版C的套刻图形的位置参数值的平均值(B1+C1)/2作为中心点,采用第二层掩膜版被其他掩模版对准的预设的基准套刻规格(例如为5)形成对准第二层掩模版的其他掩模版的位置正态分布曲线,例如为图5中实线示出的第三层正态分布曲线。
需要指出的是,第二层掩膜版的其他掩膜版可以是后一层掩膜版,例如掩膜版D,还可以是同一层掩膜版(如掩膜版B的其他掩膜版可以是掩膜版C,掩膜版C的其他掩膜版可以是掩膜版B),还可以是后面间隔多层的掩膜版,例如为掩膜版I等。
以位置参数为套刻图形的预设定位点在水平方向的坐标向量,掩膜版B的坐标向量(即位置参数值B1)为8nm,掩膜版C的坐标向量(即位置参数值C1)为16nm为例,则可以采用(8nm+16nm)/2=12nm作为中心值,以3倍标准差为5构建对准第二层掩模版的其他掩模版的位置正态分布曲线。可以理解的是,对于同一个位置参数,第三层的位置正态分布曲线上的点即为掩膜版D的可能的参数值,然后在其中随机选点,得到掩膜版D的一个位置参数值D1。
需要指出的是,如果在相邻两层掩膜版中,为一张掩膜版对多张掩膜版的对准,则以多张掩膜版的随机选点的位置参数值的平均值作为中心点。例如H同时对准E、F和G,E、F和G的位置参数值分别为E1、F1和G1,则可以以(E1+F1+G1)/3为中心点,以预设的基准套刻规格作为3倍标准差,随机产生H的位置参数值H1。
更进一步地,所述基准套刻规格为基于标准差确定的预设参数;其中,所述第二层各张掩模版的位置正态分布曲线是基于高斯函数、采用第二层各张掩模版各自对准第一层掩膜版的所述预设参数形成的;所述对准第i层掩模版的其他掩模版的位置正态分布曲线是基于高斯函数、采用第i层掩膜版被其他掩模版对准的所述预设参数形成的。
在每轮预测中,通过形成第二层各张掩模版的位置正态分布曲线,然后随机选点作为第二层掩膜版中各张掩膜版的套刻图形的位置参数值,从而实现基于第一层掩膜版的套刻图形的位置参数值,对第二层掩膜版的套刻图形的位置参数值的预测,然后逐层形成掩模版的位置正态分布曲线,进而随机选点作为其他掩模版(例如为后一层掩膜版、同一层掩膜版或后面间隔多层的掩膜版)的位置参数值,直至实现对第I层掩膜版中各张掩膜版的套刻图形的位置参数值的预测,可以假设所有的套刻分布都是符合正态分布,从而为后续预测套刻规格的步骤提供基础。
需要指出的是,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行预测的步骤可以执行多轮。
具体地,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行预测的步骤执行轮次越多,经过多轮随机选点后得到的位置参数值的平均值越接近实际情况。
作为一个非限制性的例子,可以重复执行的轮次选自:1000次至100000次。例如为10000次,可以得到各张掩膜版的套刻图形的位置参数值的数量为10000。
继续参照图2,在步骤S21的具体实施中,针对每轮预测结果,可以确定不同的掩膜版之间的套刻图形的位置参数差值。
需要指出的是,可以在多轮预测得到各张掩膜版的套刻图形的位置参数值后,对多轮预测的结果逐轮计算位置参数差值;还可以在每轮预测得到各张掩膜版的套刻图形的位置参数值之后,计算位置参数差值。
进一步地,确定不同层掩膜版之间的套刻图形的位置参数差值的步骤可以包括:确定每相邻两层掩膜版之间的套刻图形的位置参数差值和/或同一层掩膜版包含的各张掩膜版之间的套刻图形的位置参数差值;其中,每层掩膜版与前一层掩膜版具有直接对准的套刻关系,每层掩膜版中的各张掩膜版之间具有非直接对准的套刻关系。
以图1中的基于三层掩膜版的套刻关系树为例进行说明。在图1中存在5个套刻关系,其中,后一层掩膜版与前一层掩膜版之间的直接对准的套刻关系包括B对准A、C对准A、D对准B以及D对准C,每层掩膜版中的各张掩膜版之间的非直接对准的套刻关系包括C非直接对准B。
采用前述方案对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测,可以得到各张掩膜版的套刻图形的位置参数值,进而确定不同的掩膜版之间的套刻图形的位置参数差值:B对准A的位置参数差值为B1-A1,C对准A的位置参数差值为C1-A1,C非直接对准B的位置参数差值为C1-B1,D对准B的位置参数差值为D1-B1,D对准C的位置参数差值为D1-C1。
然后可以重复执行预测步骤以及计算位置参数差值的步骤,以得到多轮预测后得到的套刻图形的位置参数差值。
以重复执行的轮次为10000次为例,针对每张掩膜版的单个位置参数(此处以第一个位置参数为例),可以得到10000个套刻图形的位置参数差值:
B对准A的位置参数差值为B11-A1,B12-A1,B13-A1,……,B110000-A1;
C对准A的位置参数差值为C11-A1,C12-A1,C13-A1,……,C110000-A1;
C非直接对准B的位置参数差值为C11-B11,C12-B12,C13-B13,……,C110000-B110000;
D对准B的位置参数差值为D11-B11,D12-B12,D13-B13,……,D110000-B110000;
D对准C的位置参数差值为D11-C11,D12-C12,D13-C13,……,D110000-C110000。
更进一步地,确定每相邻两层掩膜版之间的套刻图形的位置参数差值的步骤可以包括:如果相邻两层掩膜版中较低层掩膜版和/或较高层掩膜版包含多张掩膜版,在相邻两层掩膜版中较低层掩膜版和较高层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与各张较低层掩膜版之间的套刻图形的位置参数差值;或;在较高层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与较低层掩膜版之间的套刻图形的位置参数差值;或;在较低层掩膜版包含多张掩膜版时,逐一对应确定较高层掩膜版与各张较低层掩膜版之间的套刻图形的位置参数差值。
具体地,以前文及图1中的第二层掩膜版为例,第二层掩膜版包含B、C两张掩膜版,在确定相邻两层掩膜版之间的套刻图形的位置参数差值时,可以逐一确定B对准A、C对准A、D对准B以及D对准C的位置参数差值。
在本发明实施例中,确定每相邻两层掩膜版之间的套刻图形的位置参数差值和/或同一层掩膜版包含的各张掩膜版之间的套刻图形的位置参数差值,根据前述步骤中预测的位置参数值,可以确定位置参数差值,相比于现有技术中需要依赖测量单元进行测量,无法收集非直接对准(如C对准B)的套刻数据,也无法直接确定多层对准(D对准B和D对准C)的套刻数据,在本发明实施例中,由于各个位置参数值均为预测值,因此可以通过计算确定任意两张掩膜版之间的位置参数差值,进而确定该两张掩膜版之间的套刻结果。
在步骤S22的具体实施中,针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格。
进一步地,针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格的步骤可以包括:确定相邻两层掩膜版在每轮预测中的位置参数差值,并计算预设参数,以作为所述相邻两层掩膜版之间的预测套刻规格;其中,所述预设参数是基于标准差确定的。
需要指出的是,所述预设参数应当与基准套刻规格采用的预设参数一致,以预设参数为标准差的预设倍数为例,如果基准套刻规格采用的预设参数为2倍标准差,则本步骤中计算的预设参数也采用2倍标准差;如果基准套刻规格采用的预设参数为3倍标准差,则本步骤中计算的预设参数也采用3倍标准差。
需要指出的是,如果所述相邻两层掩膜版中较低层掩膜版和/或较高层掩膜版包含多张掩膜版,也是逐一对应确定各张较高层掩膜版与各张较低层掩膜版之间的预设参数,作为较低层掩膜版的预测套刻规格;其中,所述预设参数是基于标准差确定的。
具体地,如果所述相邻两层掩膜版中较低层掩膜版和/或较高层掩膜版包含多张掩膜版,在相邻两层掩膜版中较低层掩膜版和较高层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与各张较低层掩膜版之间的所述预设参数;或;在较高层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与各张较低层掩膜版之间的所述预设参数;或;在较低层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与各张较低层掩膜版之间的所述预设参数。
具体地,以上述10000个套刻图形的位置参数差值为例,可以计算3倍标准差如下:
B对准A的位置参数差值的3倍标准差为σΒA;
C对准A的位置参数差值的3倍标准差为σCA;
D对准B的位置参数差值的3倍标准差为σDB;
D对准C的位置参数差值的3倍标准差为σDC。
进一步地,针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格的步骤可以包括:确定在每轮预测中同一层掩膜版包含的各张掩膜版之间的位置参数差值,并计算所述预设参数,以作为每张掩膜版的预测套刻规格。
具体地,以上述10000个套刻图形的位置参数差值为例,可以计算3倍标准差如下:
C非直接对准B的位置参数差值的3倍标准差为σCB。
在本发明实施例中,针对每个位置参数,先预测各张掩膜版的套刻图形的位置参数值和掩膜版之间的套刻图形的位置参数差值,然后确定预测套刻规格,可以确定不同掩模版之间的套刻表现,从而填补现有技术中的空白,相比于现有技术中通过生产大量的晶圆,然后加以量测,确定不同掩模版之间的套刻结果,采用本发明实施例中的方案,可以提高效率,降低成本。
进一步地,套刻结果的预测方法还可以包括:针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较。
具体地,所述预设的基准套刻规格例如可以为图1中示出的基准套刻规格,如B对准A以及C对准A时,用于表征套刻表现的基准套刻规格为6,又可以理解为第一层掩膜版A的基准套刻规格为6。
更进一步地,针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较的步骤可以包括:针对相邻两层掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则判断为存在晶圆报废风险,和/或,发出警示信息。
在上述具体实施例中,B对A的预测套刻规格为σΒA=6,和套刻规格6相等,没有晶圆报废风险;
C对A的预测套刻规格为σCA=6,和套刻规格6相等,没有晶圆报废风险;
D对B的预测套刻规格为σDB=6.5,高于套刻规格5,有晶圆报废风险;
D对C的预测套刻规格为σDC=6.6,高于套刻规格5,有晶圆报废风险。
在本发明实施例中,在针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较的过程中,针对相邻两层掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则判断为存在晶圆报废风险,和/或,发出警示信息,由于相邻两层之间的套刻性能过低容易导致晶圆报废,因此可以在相邻两层掩膜版不符合预设的基准套刻规格时,判断为存在晶圆报废风险,还可以发出警示信息提醒用户进行查看。
更进一步地,针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较的步骤可以包括:针对同一层掩膜版包含的各张掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则发出警示信息。
在上述具体实施例中,C对B的非直接对准的预测套刻规格为σCB=8.4。
在本发明实施例的另一种具体实施方式中,对于非直接对准的套刻关系,还可以不设定预设的基准套刻规格,而是在确定预测套刻规格后,直接通知用户查看参考。
在本发明实施例中,在针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较的过程中,针对同一层掩膜版包含的各张掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则发出警示信息,由于现有技术中尚不能对同一层掩膜版包含的各张掩膜版之间套刻性能过低时的后果进行确定,因此可以在同一层掩膜版包含的各张掩膜版不符合预设的基准套刻规格时,发出警示信息提醒用户进行针对性的查看。
参照图6,图6是本发明实施例中一种多层掩膜版之间套刻结果的预测装置的结构示意图。所述多层掩膜版之间套刻结果的预测装置可以包括:
差值确定模块61,选择套刻图形的一个或多个位置参数,针对每个位置参数,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测,并针对每轮预测结果,确定不同的掩膜版之间的套刻图形的位置参数差值;
预测模块62,用于针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格。
关于该多层掩膜版之间套刻结果的预测装置的原理、具体实现和有益效果请参照前文所述的关于多层掩膜版之间套刻结果的预测方法的相关描述,此处不再赘述。
本发明实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器运行时执行上述方法的步骤。所述计算机可读存储介质例如可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器,还可以包括光盘、机械硬盘、固态硬盘等。
本发明实施例还提供了一种终端,包括存储器和处理器,所述存储器上存储有能够在所述处理器上运行的计算机程序,所述处理器运行所述计算机程序时执行上述方法的步骤。所述终端包括但不限于服务器、手机、计算机、平板电脑等终端设备。
具体地,在本发明实施例中,所述处理器可以为中央处理单元(centralprocessing unit,简称CPU),该处理器还可以是其他通用处理器、数字信号处理器(digital signal processor,简称DSP)、专用集成电路(application specificintegrated circuit,简称ASIC)、现成可编程门阵列(field programmable gate array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
还应理解,本申请实施例中的存储器可以是易失性存储器或非易失性存储器,或可包括易失性和非易失性存储器两者。其中,非易失性存储器可以是只读存储器(read-only memory,简称ROM)、可编程只读存储器(programmable ROM,简称PROM)、可擦除可编程只读存储器(erasable PROM,简称EPROM)、电可擦除可编程只读存储器(electricallyEPROM,简称EEPROM)或闪存。易失性存储器可以是随机存取存储器(random accessmemory,简称RAM),其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的随机存取存储器(random access memory,简称RAM)可用,例如静态随机存取存储器(staticRAM,简称SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(synchronousDRAM,简称SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM,简称DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM,简称ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM,简称SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM,简称DR RAM)。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种多层掩膜版之间套刻结果的预测方法,其特征在于,包括:
选择套刻图形的一个或多个位置参数,针对每个位置参数,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测,并针对每轮预测结果,确定不同的掩膜版之间的套刻图形的位置参数差值;
针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格。
2.根据权利要求1所述的套刻结果的预测方法,其特征在于,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测包括:
在每轮预测中,采用所述第一层掩膜版的套刻图形的位置参数值为中心点,采用第二层各张掩模版各自对准第一层掩膜版的预设的基准套刻规格形成第二层各张掩模版的位置正态分布曲线,并在所述第二层各张掩模版的位置正态分布曲线中随机选点分别作为第二层掩膜版中各张掩膜版的套刻图形的位置参数值;
根据套刻对准关系,依次采用第i层掩膜版中被其他掩模版对准的各张掩膜版的套刻图形的位置参数值的平均值作为中心点,采用第i层掩膜版被其他掩模版对准的预设的基准套刻规格形成对准第i层掩模版的其他掩模版的位置正态分布曲线,并在所述对准第i层掩模版的其他掩模版位置正态分布曲线中随机选点分别作为其他掩膜版中各张掩膜版的套刻图形的位置参数值,直至确定第I层掩膜版中各张掩膜版的套刻图形的位置参数值;
其中,i为正整数,I为正整数,且2≤i≤I。
3.根据权利要求2所述的套刻结果的预测方法,其特征在于,所述基准套刻规格为基于标准差确定的预设参数;
其中,所述第二层各张掩模版的位置正态分布曲线是基于高斯函数、采用第二层各张掩模版各自对准第一层掩膜版的所述预设参数形成的;
所述对准第i层掩模版的其他掩模版的位置正态分布曲线是基于高斯函数、采用第i层掩膜版被其他掩模版对准的所述预设参数形成的。
4.根据权利要求1所述的套刻结果的预测方法,其特征在于,所述套刻图形的一个或多个位置参数选自以下一项或多项:
所述套刻图形的预设定位点在水平方向的坐标向量;
所述套刻图形的预设定位点在竖直方向的坐标向量。
5.根据权利要求1所述的套刻结果的预测方法,其特征在于,确定不同层掩膜版之间的套刻图形的位置参数差值包括:
确定每相邻两层掩膜版之间的套刻图形的位置参数差值和/或同一层掩膜版包含的各张掩膜版之间的套刻图形的位置参数差值;
其中,每层掩膜版与前一层掩膜版具有直接对准的套刻关系,每层掩膜版中的各张掩膜版之间具有非直接对准的套刻关系。
6.根据权利要求5所述的套刻结果的预测方法,其特征在于,确定每相邻两层掩膜版之间的套刻图形的位置参数差值包括:
如果相邻两层掩膜版中较低层掩膜版和/或较高层掩膜版包含多张掩膜版;
在相邻两层掩膜版中较低层掩膜版和较高层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与各张较低层掩膜版之间的套刻图形的位置参数差值;
或;
在较高层掩膜版包含多张掩膜版时,逐一对应确定各张较高层掩膜版与较低层掩膜版之间的套刻图形的位置参数差值;
或;
在较低层掩膜版包含多张掩膜版时,逐一对应确定较高层掩膜版与各张较低层掩膜版之间的套刻图形的位置参数差值。
7.根据权利要求1所述的套刻结果的预测方法,其特征在于,针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格包括:
确定相邻两层掩膜版在每轮预测中的位置参数差值,并计算预设参数,以作为所述相邻两层掩膜版之间的预测套刻规格;
其中,所述预设参数是基于标准差确定的。
8.根据权利要求1所述的套刻结果的预测方法,其特征在于,针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格包括:
确定在每轮预测中同一层掩膜版包含的各张掩膜版之间的位置参数差值,并计算预设参数,以作为每张掩膜版的预测套刻规格;
其中,所述预设参数是基于标准差确定的。
9.根据权利要求1所述的套刻结果的预测方法,其特征在于,还包括:
针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较。
10.根据权利要求9所述的套刻结果的预测方法,其特征在于,针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较包括:
针对相邻两层掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则判断为存在晶圆报废风险,和/或,发出警示信息。
11.根据权利要求9所述的套刻结果的预测方法,其特征在于,针对每个位置参数,对各层掩膜版的所述预测套刻规格与预设的基准套刻规格进行比较包括:
针对同一层掩膜版包含的各张掩膜版的每个位置参数,如果所述预测套刻规格大于预设的基准套刻规格,则发出警示信息。
12.一种多层掩膜版之间套刻结果的预测装置,其特征在于,包括:
差值确定模块,选择套刻图形的一个或多个位置参数,针对每个位置参数,自第一层掩膜版起,对多层掩膜版中各张掩膜版的套刻图形的位置参数值进行多轮预测,并针对每轮预测结果,确定不同的掩膜版之间的套刻图形的位置参数差值;
预测模块,用于针对每张掩膜版,根据多轮预测后得到的套刻图形的位置参数差值,确定预测套刻规格。
13.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器运行时执行权利要求1至11任一项所述多层掩膜版之间套刻结果的预测方法的步骤。
14.一种终端,包括存储器和处理器,所述存储器上存储有能够在所述处理器上运行的计算机程序,其特征在于,所述处理器运行所述计算机程序时执行权利要求1至11任一项所述多层掩膜版之间套刻结果的预测方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111677826.8A CN114386687B (zh) | 2021-12-31 | 2021-12-31 | 多层掩膜版之间套刻结果的预测方法及装置、终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111677826.8A CN114386687B (zh) | 2021-12-31 | 2021-12-31 | 多层掩膜版之间套刻结果的预测方法及装置、终端 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114386687A true CN114386687A (zh) | 2022-04-22 |
CN114386687B CN114386687B (zh) | 2024-04-05 |
Family
ID=81200120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111677826.8A Active CN114386687B (zh) | 2021-12-31 | 2021-12-31 | 多层掩膜版之间套刻结果的预测方法及装置、终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114386687B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040167655A1 (en) * | 2003-02-22 | 2004-08-26 | Scott Middlebrooks | Optimal model predictive control of overlay implemented in a ASIC fab |
CN107329371A (zh) * | 2016-04-28 | 2017-11-07 | 中芯国际集成电路制造(上海)有限公司 | 套刻测量***以及测量套刻精度的方法 |
CN110347017A (zh) * | 2019-06-30 | 2019-10-18 | 华中科技大学 | 一种基于光学衍射的套刻误差提取方法 |
CN110494865A (zh) * | 2017-03-27 | 2019-11-22 | Asml荷兰有限公司 | 优化用于产品单元的多阶段处理的装置 |
CN111158217A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种套刻偏差的确定方法及*** |
CN113093475A (zh) * | 2020-01-08 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度检测方法及套刻偏差补偿方法 |
CN113678064A (zh) * | 2019-04-09 | 2021-11-19 | Asml荷兰有限公司 | 用于在设施位置之间调整预测模型的***和方法 |
-
2021
- 2021-12-31 CN CN202111677826.8A patent/CN114386687B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040167655A1 (en) * | 2003-02-22 | 2004-08-26 | Scott Middlebrooks | Optimal model predictive control of overlay implemented in a ASIC fab |
CN107329371A (zh) * | 2016-04-28 | 2017-11-07 | 中芯国际集成电路制造(上海)有限公司 | 套刻测量***以及测量套刻精度的方法 |
CN110494865A (zh) * | 2017-03-27 | 2019-11-22 | Asml荷兰有限公司 | 优化用于产品单元的多阶段处理的装置 |
CN113678064A (zh) * | 2019-04-09 | 2021-11-19 | Asml荷兰有限公司 | 用于在设施位置之间调整预测模型的***和方法 |
CN110347017A (zh) * | 2019-06-30 | 2019-10-18 | 华中科技大学 | 一种基于光学衍射的套刻误差提取方法 |
CN111158217A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种套刻偏差的确定方法及*** |
CN113093475A (zh) * | 2020-01-08 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度检测方法及套刻偏差补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114386687B (zh) | 2024-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108333865B (zh) | 掩膜版图形的修正方法 | |
US7716628B2 (en) | System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects | |
US7617475B2 (en) | Method of manufacturing photomask and method of repairing optical proximity correction | |
US9009633B2 (en) | Method of correcting assist feature | |
CN114609857A (zh) | 光学临近效应修正方法及***和掩膜版 | |
US9330228B2 (en) | Generating guiding patterns for directed self-assembly | |
US20210264091A1 (en) | Source mask optimization by process defects prediction | |
KR20170128719A (ko) | 반도체 소자의 제조 방법 | |
JP2008176303A (ja) | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 | |
US8782572B1 (en) | Method of optical proximity correction | |
CN113495426A (zh) | 一种光学临近效应修正方法及装置 | |
CN115993754B (zh) | 一种模型校准方法、装置、电子设备和计算机存储介质 | |
US7269807B2 (en) | Area ratio/occupancy ratio verification method and pattern generation method | |
TWI575308B (zh) | 修正輔助圖案的方法 | |
US9494853B2 (en) | Increasing lithographic depth of focus window using wafer topography | |
CN104166304B (zh) | 修正辅助图案的方法 | |
CN113326601A (zh) | 预处理方法及***、掩膜版的制造方法、设备、存储介质 | |
US9606452B2 (en) | Lithography metrology method for determining best focus and best dose and lithography monitoring method using the same | |
JP2012252055A (ja) | マスク検査方法、マスク作製方法および半導体装置の製造方法 | |
KR20050077167A (ko) | 멀티 시뮬레이션 모델을 이용한 광 근접 보정을 통한마스크 레이아웃 보정 방법 | |
CN114386687B (zh) | 多层掩膜版之间套刻结果的预测方法及装置、终端 | |
JP2009020393A (ja) | マスクパターン形成方法 | |
TWI540380B (zh) | 光學鄰近修正方法 | |
JP2012156441A (ja) | フレア値算出方法、フレア補正方法、フレア値算出プログラムおよび半導体装置の製造方法 | |
JP3286225B2 (ja) | パターン設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |