CN114375497A - 显示装置及制造其的方法 - Google Patents

显示装置及制造其的方法 Download PDF

Info

Publication number
CN114375497A
CN114375497A CN202080062346.8A CN202080062346A CN114375497A CN 114375497 A CN114375497 A CN 114375497A CN 202080062346 A CN202080062346 A CN 202080062346A CN 114375497 A CN114375497 A CN 114375497A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080062346.8A
Other languages
English (en)
Inventor
任铉德
姜锺赫
金大贤
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114375497A publication Critical patent/CN114375497A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本发明的一个实施例的像素包括：第一电极和第二电极，彼此间隔开；第一绝缘层，具有第一蚀刻选择性；第一绝缘图案，具有第二蚀刻选择性；发光元件，包括第一端和第二端；第二绝缘图案，设置在发光元件的一个区域上以暴露发光元件的第一端和第二端，并且具有第二蚀刻选择性；以及第三电极和第四电极，将发光元件的第一端和第二端分别电连接到第一电极和第二电极。

Description

显示装置及制造其的方法
技术领域
本公开的实施例涉及一种显示装置及制造其的方法。
背景技术
最近，已经开发了使用具有可靠的无机晶体结构的材料制造超小型的发光元件和使用发光元件制造发光器件的技术。例如，已经开发了制造均具有与从纳米级至微米级的范围对应的小尺寸的多个超小型的发光元件和使用超小型的发光元件形成包括显示装置的像素的各种发光器件的光源的技术。
发明内容
技术问题
本公开的目的是提供一种包括发光元件的显示装置及制造其的方法。
技术方案
根据本公开的实施例的显示装置包括设置在显示区域中的像素。像素包括：第一电极和第二电极，彼此间隔开；第一绝缘层，设置在第一电极和第二电极中的每个的一个区域上且设置在第一电极与第二电极之间的区域中，并且具有第一蚀刻选择性；第一绝缘图案，在第一电极与第二电极之间的区域中设置在第一绝缘层上，并且具有第二蚀刻选择性；发光元件，设置在第一绝缘图案上，并且包括第一端和第二端；第二绝缘图案，具有第二蚀刻选择性，并且设置在发光元件的一个区域上，使得发光元件的第一端和第二端被暴露；以及第三电极和第四电极，被构造为将发光元件的第一端和第二端分别电连接到第一电极和第二电极。
在实施例中，第一绝缘层可以包括第一绝缘材料。第一绝缘图案和第二绝缘图案可以包括与第一绝缘材料不同的第二绝缘材料。
在实施例中，发光元件可以与第一绝缘层间隔开，并且第一绝缘图案置于发光元件与第一绝缘层之间。
在实施例中，第一绝缘图案可以设置在第一绝缘层上且仅在发光元件和第二绝缘图案之下。
在实施例中，发光元件可以与第一绝缘层间隔开等于或大于第一绝缘图案的厚度的距离。
在实施例中，像素还可以包括：第一堤图案，设置在第一电极的一个区域之下；以及第二堤图案，设置在第二电极的一个区域之下。
在实施例中，第一堤图案可以包括面对发光元件的第一端的第一侧壁。第二堤图案可以包括面对发光元件的第二端的第二侧壁。
在实施例中，第三电极可以设置在第一端上且经由第一侧壁的上部延伸到第一电极的上部。第四电极可以设置在发光元件的第二端上且经由第二侧壁的上部延伸到第二电极的上部。
在实施例中，像素可以包括包含发光元件且连接在第一电极与第二电极之间的多个发光元件。多个发光元件可以设置为与靠近第二电极相比更靠近第一电极。
在实施例中，第一电极可以连接到第一电源。第二电极可以连接到第二电源。
在实施例中，像素还可以包括连接在第一电源与第一电极之间的像素电路。显示区域可以包括：电路层，其中设置有像素电路的电路元件；以及显示层，与电路层叠置，并且其中设置有第一电极、第二电极、发光元件。
根据本公开的实施例的制造显示装置的方法包括以下步骤：在基体层上形成第一电极和第二电极；在基体层上形成具有第一蚀刻选择性的第一绝缘层，使得第一绝缘层覆盖第一电极和第二电极；在第一绝缘层上形成具有第二蚀刻选择性的第一绝缘材料层；将发光元件供应到其上形成有第一绝缘材料层的基体层上，并且在第一电极与第二电极之间使发光元件对准；在基体层上形成具有第二蚀刻选择性的第二绝缘材料层，使得第二绝缘材料层覆盖第一绝缘材料层和发光元件；通过蚀刻第一绝缘材料层和第二绝缘材料层来暴露发光元件的第一端和第二端；通过蚀刻第一绝缘层暴露第一电极和第二电极中的每个的一个区域；以及形成被构造为将发光元件的第一端和第二端分别电连接到第一电极和第二电极的第三电极和第四电极。
在实施例中，第一绝缘层可以由第一绝缘材料形成。第一绝缘材料层由与第一绝缘材料不同的第二绝缘材料形成。
在实施例中，第二绝缘材料层可以由第二绝缘材料形成。
在实施例中，可以同时蚀刻第一绝缘材料层和第二绝缘材料层。可以通过蚀刻第一绝缘材料层形成第一绝缘图案，使得第一绝缘图案设置在发光元件的下部之下，包括设置在发光元件的第一端和第二端的下部之下。可以通过蚀刻第二绝缘材料层形成第二绝缘图案，使得第二绝缘图案设置在发光元件的除了发光元件的第一端和第二端之外的一个区域之上。
在实施例中，所述方法还可以包括在形成第一电极和第二电极之前在基体层上形成第一堤图案和第二堤图案。
在实施例中，可以在第一堤图案上形成第一电极，使得第一电极的一个区域通过第一堤图案突出。可以在第二堤图案上形成第二电极，使得第二电极的一个区域通过第二堤图案突出。
在实施例中，供应且对准发光元件的步骤可以包括：将包括发光元件的多个发光元件供应到其中形成有第一电极和第二电极的每个像素区域；以及通过在第一电极与第二电极之间形成电场来在第一电极与第二电极之间使发光元件对准。
在实施例中，发光元件可以对准以定位为与靠近第二电极相比更靠近第一电极。
在实施例中，所述方法还可以包括在形成第一电极和第二电极之前在基体层上形成包括像素电路的电路层。
有益效果
在根据本公开的实施例的显示装置和制造显示装置的方法中，发光元件可以可靠地连接在像素的第一电极与第二电极之间。因此，可以增强供应到每个像素区域的发光元件的利用率，并且可以稳定像素的发射特性。
附图说明
图1a和图1b分别是示出了根据本公开的实施例的发光元件的透视图和剖视图。
图2a和图2b分别是示出了根据本公开的实施例的发光元件的透视图和剖视图。
图3a和图3b分别是示出了根据本公开的实施例的发光元件的透视图和剖视图。
图4a和图4b分别是示出了根据本公开的实施例的发光元件的透视图和剖视图。
图5是示出了根据本公开的实施例的显示装置的平面图。
图6a至图6g是均示出了根据本公开的实施例的像素的电路图。
图7a和图7b是均示出了根据本公开的实施例的像素的平面图。
图8a至图8d是均示出了根据本公开的实施例的像素的剖视图。
图9是示出了根据本公开的实施例的像素的剖视图。
图10是示出了根据本公开的实施例的像素的平面图。
图11a至图11d是均示出了根据本公开的实施例的像素的剖视图。
图12是示出了不包括第一绝缘图案的像素的实施例的剖视图。
图13a至图13j是顺序地示出了根据本公开的实施例的制造显示装置的方法的剖视图。
图14a至图14c是均示出了根据本公开的实施例的像素的平面图。
具体实施方式
由于本公开的实施例可以以许多不同的形式进行各种修改，因此现在将详细参照本公开的各种实施例，其具体示例示出在附图中且在下面描述。然而，本公开不限于以下实施例，并且可以修改成各种形式。下面要描述的每个实施例可以单独实现，或者与至少另一实施例组合以进行实施例的各种组合。
可以在附图中省略与本公开的特征不直接相关的一些元件以清楚地解释本公开。此外，可以稍稍地夸大附图中的一些元件的尺寸、比例等。应注意的是，在整个附图中，相同的附图标记用于指示相同或相似的元件，并且将省略重复解释。
将理解的是，虽然在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语限制。还将理解的是，术语“包括”、“包含”、“具有”等用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。此外，当第一组件或部分设置在第二组件或部分上时，第一组件或部分不仅可以直接在第二组件或部分上，而且第三组件或部分也可以介于它们之间。此外，在以下描述中使用的术语“位置”、“方向”等以相对术语定义，并且应注意的是，它们可以根据视角或方向改变为相反的位置或方向。此外，单数形式可以包括复数形式，只要在句子中没有具体提及即可。
图1a、图1b、图2a、图2b、图3a和图3b是均示出了根据本公开的实施例的发光元件LD的透视图和剖视图。虽然图1a至图3b示出了圆柱形棒型的发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参照图1a和图1b，根据本公开的实施例的发光元件LD可以包括第一半导体层11、第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以包括在纵向方向(L)上连续地堆叠的第一半导体层11、活性层12和第二半导体层13。
在实施例中，发光元件LD可以是棒型发光元件(也被称为“棒型发光二极管”)。例如，发光元件LD可以通过蚀刻方案等以在一个方向上延伸的棒的形式制造。在本公开的实施例的描述中，术语“棒形”包括棒状形状和条状形状(诸如在纵向方向上延伸(即，具有大于1的长宽比)的圆柱形形状和棱柱形形状)，并且其剖面形状不限于具体形状。例如，发光元件LD的长度L可以大于发光元件LD的直径D(或发光元件LD的剖面的宽度)。
如果发光元件LD延伸所沿的方向被定义为纵向方向(L)，则发光元件LD可以具有相对于纵向方向(L)的第一端EP1和第二端EP2。第一端EP1和第二端EP2可以是包括相对于纵向方向(L)设置在发光元件LD的相对端的表面(例如，圆柱体的两个底表面)的区域，并且可以是不仅包括相对端的表面而且包括形成在该表面周围的区域的区域。
在实施例中，发光元件LD可以具有从纳米级至微米级的范围的小尺寸。例如，每个发光元件LD可以具有从纳米级至微米级的范围的直径D(或宽度)和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种装置(例如，采用使用发光元件LD的发光器件作为光源的显示装置)的设计条件以各种方式改变。
第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件LD的第一端EP1。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端EP2。
第一半导体层11可以由第一导电半导体层形成。例如，第一半导体层11可以包括至少一个N型半导体层。例如，第一半导体层11可以包括N型半导体层，N型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，第一半导体层11的构成材料不限于此，并且各种其它材料可以用于形成第一半导体层11。
活性层12可以设置在第一半导体层11上且具有单量子阱或多量子阱(MQW)结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12之上和/或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施例中，诸如AlGaN或AlInGaN的材料可以用于形成活性层12，各种其它材料也可以用于形成活性层12。
第二半导体层13可以设置在活性层12上，并且由具有与第一半导体层11的类型不同的类型的第二导电半导体层形成。例如，第二半导体层13可以包括至少一个P型半导体层。例如，第二半导体层13可以包括P型半导体层，P型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其它材料形成。
如果具有阈值电压或更大电压的电压被施加在发光元件LD的相对端(例如，第一端EP1与第二端EP2)之间，则发光元件LD通过活性层12中的电子-空穴对的结合来发射光。由于可以基于前述原理来控制发光元件LD的光发射，因此发光元件LD除了可以用作显示装置的像素的光源，还可以用作各种发光器件的光源。
在实施例中，发光元件LD还可以包括设置在发光元件LD的表面的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面以包围至少活性层12的外周表面，并且还可以包围第一半导体层11和第二半导体层13中的每个的一个区域。这里，绝缘膜INF可以使发光元件LD的具有不同极性的相对端暴露到外部。例如，绝缘膜INF可以暴露相对于纵向方向(L)设置在发光元件LD的相应的相对端的第一端EP1和第二端EP2(例如，可以如图1a和图1b中所示的暴露发光元件LD的与圆柱体的两个基侧对应的顶表面和底表面)，而不是覆盖第一端EP1和第二端EP2。
在实施例中，绝缘膜INF可以包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和二氧化钛(TiO2)中的至少一种绝缘材料，但不限于此。换句话说，形成绝缘膜INF的材料不限于具体材料，并且绝缘膜INF可以由公知的各种绝缘材料形成。
在实施例中，发光元件LD除了可以包括第一半导体层11、活性层12、第二半导体层13和/或绝缘膜INF，还可以包括附加的其它组件。例如，发光元件LD还可以包括设置在第一半导体层11、活性层12和/或第二半导体层13的一端的至少一个荧光层、至少一个活性层、至少一个半导体层和/或至少一个电极层。
例如，如图2a和图2b中所示，发光元件LD还可以包括设置在第二半导体层13的一端的至少一个电极层14。例如，发光元件LD还可以包括设置在第一端EP1的电极层14。
在实施例中，如图3a和图3b中所示，发光元件LD还可以包括设置在第一半导体层11的一端的至少一个电极层15。例如，发光元件LD可以包括分别设置在第一端EP1和第二端EP2的电极层14和15。
电极层14和15可以是被构造为将每个发光元件LD连接到其它电路元件、线和/或电极等的接触电极，但是本公开不限于此。在实施例中，电极层14和15中的每个可以包括金属或金属氧化物。例如，电极层14和15中的每个可以由铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、它们的氧化物或合金、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或者氧化铟锡锌(ITZO)的透明电极材料单独或组合形成。在实施例中，电极层14和15可以是基本上透明或半透明的。由此，从发光元件LD产生的光可以在穿过电极层14和15之后发射到外部。
绝缘膜INF可以至少部分地包围电极层14和15的外周表面，或者可以不包围外周表面。换句话说，绝缘膜INF可以形成为选择性地覆盖电极层14和15的表面。此外，绝缘膜INF可以形成为暴露发光元件LD的具有不同的导电类型(例如，分别是P型和N型)的相对端。例如，绝缘膜INF可以暴露在发光元件LD的第一端EP1和第二端EP2的电极层14和15中的每个的至少一个区域。可选地，在实施例中，绝缘膜INF可以不设置在发光元件LD中。
如果绝缘膜INF设置为覆盖发光元件LD的表面(具体地，活性层12的外周表面)，则可以防止活性层12与未示出的至少一个电极(例如，像素的第一电极或第二电极)短路。因此，可以确保发光元件LD的电稳定性。在本公开的实施例的描述中，术语“连接(或结合)”可以包括地指物理和/或电连接(或结合)。此外，术语“连接(或结合)”可以包括地指直接或间接连接(或结合)以及一体或非一体连接(或结合)。
此外，由于形成在发光元件LD的表面的绝缘膜INF，因此可以使发光元件LD的表面上的缺陷的发生最小化，由此可以改善发光元件LD的寿命和效率。另外，如果绝缘膜INF形成在每个发光元件LD，则即使当多个发光元件LD彼此相邻地设置时，也可以防止发光元件LD不期望地短路。
在本公开的实施例中，可以执行表面处理工艺以制造发光元件LD。例如，可以对每个发光元件LD进行表面处理，使得当多个发光元件LD与流体溶液(或溶剂)混合并且然后被供应到每个发射区域(例如，每个像素的发射区域)时，发光元件LD可以均匀地分散而不是非均匀地聚集在溶液中。
在与此相关的非限制性实施例中，绝缘膜INF本身可以使用疏水材料由疏水膜形成，或者由疏水材料形成的附加的疏水膜可以形成在绝缘膜INF上。在实施例中，疏水材料可以是含氟材料以表现出疏水性。在实施例中，疏水材料可以以自组装单层(SAM)的形式应用于发光元件LD。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是诸如TeflonTM或CytopTM的市售的含氟材料或者对应的材料。
上述发光元件LD可以用作包括显示装置的像素的不同类型的发光器件中的光源。例如，至少一个超小型的发光元件LD(例如，均具有从纳米级至微米级的范围的尺寸的多个超小型的发光元件LD)可以设置在显示面板的用于形成显示装置的屏幕的每个像素区域中，并且使用超小型的发光元件LD形成对应的像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用的领域不限于显示装置。例如，发光元件LD还可以用在需要光源的其它类型的装置(诸如照明装置)中。
图4a和图4b分别是示出了根据本公开的实施例的发光元件LD的透视图和剖视图。根据实施例，图4a和图4b示出了具有与图1a至图3b中所示的发光元件LD的结构不同的结构的发光元件LD，例如，具有核-壳结构的发光元件LD。换句话说，根据本公开的实施例的发光元件LD的类型、结构和/或形状可以以各种方式改变。在图4a和图4b的实施例的描述中，同样的附图标记用于指示与图1a至图3b的实施例的组件相似或相同(或对应)的组件，并且将省略其详细描述。
参照图4a和图4b，根据本公开的实施例的发光元件LD可以包括第一半导体层11、第二半导体层13以及置于第一半导体层11与第二半导体层13之间的活性层12。在实施例中，第一半导体层11可以设置在发光元件LD的中心区域中，并且活性层12可以设置在第一半导体层11的表面上以包围第一半导体层11的至少一个区域。第二半导体层13可以设置在活性层12的表面上以包围活性层12的至少一个区域。
发光元件LD还可以选择性地包括被构造为包围第二半导体层13的至少一个区域的电极层14和/或设置在发光元件LD的最外表面的绝缘膜INF。例如，发光元件LD还可以包括设置在第二半导体层13的表面上以包围第二半导体层13的至少一个区域的电极层14和设置在电极层14的表面上以包围电极层14的至少一个区域的绝缘膜INF。
在实施例中，绝缘膜INF可以设置在发光元件LD的表面，以覆盖第一半导体层11的外周表面的一部分和电极层14的外周表面。绝缘膜INF可以形成为透明或半透明的，以满足透射率的预定范围。
在实施例中，在形成绝缘膜INF以覆盖包括在发光元件LD中的电极层14的整个外周表面之后，可以部分地去除绝缘膜INF以暴露电极层14的用于与未示出的电极(例如，像素的第一电极)电连接的一个区域。
根据前述实施例的发光元件LD可以是通过生长方案等制造的核-壳发光元件(也被称为“核-壳发光二极管”)。例如，发光元件LD可以具有包括在从中心到***的方向上连续地设置的第一半导体层11、活性层12、第二半导体层13、电极层14和绝缘膜INF的核-壳结构。这里，可以选择性地设置电极层14和绝缘膜INF。例如，在实施例中，发光元件LD可以不包括电极层14和绝缘膜INF中的至少一个。
在实施例中，发光元件LD可以具有在一个方向上延伸的多棱锥形状。例如，发光元件LD的至少一个区域可以具有六棱锥形状。
如果发光元件LD延伸所沿的方向被定义为纵向方向(L)，则发光元件LD可以具有相对于纵向方向(L)的第一端EP1和第二端EP2。在实施例中，第一半导体层11和第二半导体层13中的任何一个(或者被构造为包围第一半导体层11和第二半导体层13中的任何一个的电极层)设置在发光元件LD的第一端EP1。第一半导体层11和第二半导体层13中的另一个(或者被构造为包围第一半导体层11和第二半导体层13中的另一个的电极层)可以设置在发光元件LD的第二端EP2。
在本公开的实施例中，发光元件LD可以是发光二极管，发光二极管具有核-壳结构且第一端EP1以多棱锥形状(例如，六棱锥形状)突出并且具有超小型尺寸。例如，发光元件LD可以具有与六棱锥和六棱柱的组合对应的形状、从纳米级至微米级的范围的小尺寸(例如，与纳米级或微米级对应的宽度W和/或长度L)。这里，发光元件LD的尺寸和形状可以根据采用发光元件LD作为光源的各种装置(例如，显示装置)的设计条件而改变。
在实施例中，第一半导体层11的相对端可以具有在发光元件LD的纵向方向(L)上突出的形状。在实施例中，第一半导体层11的相对端的突出形状可以彼此不同。例如，第一半导体层11的相对端中的设置在上部位置处的一端可以具有棱锥形状(例如，六棱锥形状)，棱锥形状的宽度向上减小以会聚到一个顶点。此外，第一半导体层11的相对端中的设置在下部位置处的另一端可以具有棱柱形状(例如，六棱柱形状)，棱柱形状具有恒定宽度，但是本公开不限于此。例如，在另一实施例中，第一半导体层11可以具有其宽度向下逐渐减小的柱形剖面或阶梯剖面。换句话说，第一半导体层11的相对端的形状可以根据实施例以各种方式改变。
第一半导体层11可以设置在发光元件LD的核(即，发光元件LD的中心(或中间)区域)中。此外，发光元件LD可以具有与第一半导体层11的形状对应的形状。例如，如果第一半导体层11在其上部一端具有六棱锥形状，则发光元件LD可以在其上部一端(例如，第一端EP1)具有六棱锥形状。
活性层12可以设置和/或形成为包围第一半导体层11的外周表面的形状。例如，活性层12可以设置和/或形成为包围第一半导体层11的除了第一半导体层11的相对于发光元件LD的纵向方向(L)的一端(例如，下部位置处的第二端EP2)的区域的形状。
第二半导体层13可以设置和/或形成为包围活性层12的外周表面的形状，并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，在其中第一半导体层11包括N型半导体层的情况下，第二半导体层13可以包括P型半导体层。
在实施例中，发光元件LD还可以包括包围第二半导体层13的外周表面的电极层14。电极层14可以是电连接到第二半导体层13的接触电极，但是本公开不限于此。
如上所述，发光元件LD可以具有相对端向外突出的核-壳结构，并且可以包括设置在其中心部分中的第一半导体层11、包围第一半导体层11的活性层12和包围活性层12的第二半导体层13。此外，发光元件LD还可以选择性地包括包围第二半导体层13的电极层14。电极层14的一端可以设置在发光元件LD的第一端EP1，并且第一半导体层11的一端可以设置在发光元件LD的第二端EP2。
上述发光元件LD可以用作包括像素的不同类型的发光器件中的光源。例如，至少一个超小型的发光元件LD(例如，均具有从纳米级至微米级的范围的尺寸的多个超小型的发光元件LD)可以设置在显示面板的每个像素区域中以使用超小型的发光元件LD形成对应的像素的光源(或光源单元)。
在实施例中，每个像素可以包括至少一个棒型的发光元件LD或至少一个核-壳的发光元件LD，或者包括棒型的发光元件LD和核-壳的发光元件LD的组合。在实施例中，每个像素可以包括具有与棒型的发光元件LD或核-壳的发光元件LD的类型和/或形状不同的类型和/或形状的其它发光元件。
图5是示出了根据本公开的实施例的显示装置的平面图。在实施例中，图5示出了显示装置(具体地，设置在显示装置中的显示面板PNL)作为可以使用在图1a至图4b的实施例中所描述的发光元件LD作为光源的电子装置的示例。例如，显示面板PNL的像素PXL中的每个可以具有至少一个发光元件LD。
为了解释起见，图5简单地示出了根据实施例的显示面板PNL的结构，聚焦在显示区域DA上。在一些实施例中，虽然未示出，但是至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线还可以设置在显示面板PNL中。
参照图5，根据本公开的实施例的显示面板PNL可以包括基体层BSL和设置在基体层BSL上的多个像素PXL。在实施例中，每个像素PXL可以是被构造为发射具有第一颜色(例如，红色)的光的第一颜色像素、被构造为发射具有第二颜色(例如，绿色)的光的第二颜色像素和被构造为发射具有第三颜色(例如，蓝色)的光的第三颜色像素。像素PXL的类型和/或布置结构可以根据实施例以各种方式改变。
显示面板PNL和用于形成显示面板PNL的基体层BSL可以包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。像素PXL可以在基体层BSL上设置在显示区域DA中。
在实施例中，显示区域DA可以设置在显示面板PNL的中心区域中，并且非显示区域NDA可以以包围显示区域DA这样的方式设置在显示面板PNL的***区域中。显示区域DA和非显示区域NDA的位置不限于此，并且显示区域DA和非显示区域NDA的位置可以改变。显示区域DA可以形成其上显示图像的屏幕。
基体层BSL可以形成显示面板PNL的基体。在实施例中，基体层BSL可以是刚性或柔性的基底或膜，并且基体层BSL的材料或性质没有特别限制。例如，基体层BSL可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属形成的柔性基底(或薄膜)或者至少一个绝缘层，并且基体层BSL的材料和/或性质没有特别限制。
此外，基体层BSL可以是透明的，但是本公开不限于此。例如，基体层BSL可以是透明的、半透明的、不透明的或反射的基体。
基体层BSL的一个区域可以被定义为其中设置有像素PXL的显示区域DA，并且基体层BSL的另一区域可以被定义为非显示区域NDA。例如，基体层BSL可以包括显示区域DA和位于显示区域DA周围的非显示区域NDA，显示区域DA包括其中形成有相应的像素PXL的多个像素区域。连接到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
多个像素PXL可以分散且设置在显示区域DA中。例如，多个像素PXL可以以条纹或PenTile(或称为“五瓦片”)布置方式等规则地布置在显示区域DA中。像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方案布置在显示区域DA中。
每个像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源和第二电源)驱动的至少一个光源。在实施例中，每个像素PXL可以包括根据图1a至图3b的实施例中的任何一个的至少一个发光元件LD，例如，通过蚀刻方案制造为具有从纳米级至微米级的范围的小尺寸的至少一个超小型的棒型的发光元件LD。在实施例中，每个像素PXL可以包括根据图4a和图4b的实施例的至少一个发光元件LD，例如，通过生长方案制造为具有从纳米级至微米级的范围的小尺寸的至少一个超小型的核-壳的发光元件LD。另外，不同类型的发光元件LD可以用作像素PXL的光源。
在实施例中，每个像素PXL可以由有源像素形成。例如，像素PXL还可以包括发光元件LD和被构造为控制发光元件LD的发射的像素电路。然而，能够应用于根据本公开的显示装置的像素PXL的类型、结构和/或驱动方案没有特别限制。例如，每个像素PXL可以具有与用于具有各种已知结构和/或可以以各种已知的驱动方案操作的无源或有源发光显示装置的像素的结构相同的结构。
图6a至图6g是均示出了根据本公开的实施例的像素PXL的电路图。例如，图6a至图6g示出了可以应用于有源显示装置的像素PXL的不同实施例。然而，本公开的实施例可以应用到其的像素PXL和显示装置的类型不限于此。在实施例中，图6a至图6g中所示的每个像素PXL可以是设置在图5的显示面板PNL中的像素PXL中的任何一个。像素PXL可以具有基本上相同或相似的结构。
参照图6a，根据本公开的实施例的像素PXL可以包括被构造为产生具有与数据信号对应的亮度的光的光源单元LSU。像素PXL还可以选择性地包括被构造为驱动光源单元LSU的像素电路PXC。
在实施例中，光源单元LSU可以包括连接在第一电源(或第一电力供应)VDD与第二电源(或第二电力供应)VSS之间的至少一个发光元件LD，例如，多个发光元件LD。例如，光源单元LSU可以包括经由像素电路PXC和第一电力线PL1连接到第一电源VDD的第一电极ELT1(也被称为“第一像素电极”或“第一对准电极”)、通过第二电力线PL2连接到第二电源VSS的第二电极ELT2(也被称为“第二像素电极”或“第二对准电极”)以及在第一电极ELT1与第二电极ELT2之间以相同的方向彼此并联连接的多个发光元件LD。在实施例中，第一电极ELT1可以是阳极电极，并且第二电极ELT2可以是阴极电极。
在实施例中，发光元件LD中的每个可以包括通过第一电极ELT1和/或像素电路PXC连接到第一电源VDD的第一端(例如，P型端)以及通过第二电极ELT2连接到第二电源VSS的第二端(例如，N型端)。在实施例中，发光元件LD可以以正向方向并联连接在第一电极ELT1与第二电极ELT2之间。以正向方向连接在第一电源VDD与第二电源VSS之间的发光元件LD中的每个可以形成有效光源。有效光源可以形成像素PXL的光源单元LSU。
在实施例中，第一电源VDD和第二电源VDD可以具有不同的电位以使发光元件LD发射光。例如，第一电源VDD可以被设定为高电位电源，并且第二电源VSS可以被设定为低电位电源。这里，至少在像素PXL的发射时段期间，第一电源VDD与第二电源VSS之间的电位差可以被设定为发光元件LD的阈值电压或更大电压。
在实施例中，形成每个光源单元LSU的发光元件LD的一端(例如，P型端)可以通过光源单元LSU的一个电极(例如，每个像素PXL的第一电极ELT1)共同连接到像素电路PXC，并且通过像素电路PXC和第一电力线PL1连接到第一电源VDD。发光元件LD的剩余端(例如，N型端)可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极ELT2)和第二电力线PL2共同连接到第二电源VSS。
发光元件LD可以发射具有与通过对应的像素电路PXC供应到其的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以将与在对应帧中要表现的灰度值对应的驱动电流供应到光源单元LSU。供应到光源单元LSU的驱动电流可以被分为流向以正向方向连接的发光元件LD的部分。因此，发光元件LD中的每个可以发射具有与施加到其的电流对应的亮度的光，使得光源单元LSU可以发射具有与驱动电流对应的亮度的光。
在实施例中，光源单元LSU除了包括形成每个有效光源的发光元件LD，还可以包括至少一个无效光源。例如，至少一个反向发光元件LDrv还可以连接在第一电极ELT1与第二电极ELT2之间。
每个反向发光元件LDrv与形成有效光源的发光元件LD一起可以在第一电极ELT1与第二电极ELT2之间彼此并联连接，并且可以以与发光元件LD的方向相反的方向连接在第一电极ELT1与第二电极ELT2之间。例如，反向发光元件LDrv的N型端可以经由第一电极ELT1和像素电路PXC连接到第一电源VDD。反向发光元件LDrv的P型端可以经由第二电极ELT2连接到第二电源VSS。即使当预定驱动电压(例如，正向方向驱动电压)施加在第一电极ELT1与第二电极ELT2之间时，反向发光元件LDrv也保持停用。因此，电流基本上不流过反向发光元件LDrv。
此外，在实施例中，至少一个像素PXL还可以包括未完全地连接在第一电极ELT1与第二电极ELT2之间的至少一个无效光源(未示出)。例如，至少一个像素PXL还可以包括设置在光源单元LSU中且其第一端EP1和第二端EP2未完全地连接到第一电极ELT1和第二电极ELT2的至少一个无效发光元件。
像素电路PXC连接在第一电源VDD与光源单元LSU的第一电极ELT1之间。像素电路PXC可以连接到对应的像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i(i是自然数)水平线(行)第j(j是自然数)竖直线(列)上，则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在实施例中，像素电路PXC可以包括多个晶体管和至少一个电容器。例如，像素电路PXC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以连接到光源单元LSU的第一电极ELT1。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制要供应到光源单元LSU的驱动电流。换句话说，第一晶体管T1可以是被构造为控制像素PXL的驱动电流的驱动晶体管。
第二晶体管T2可以连接在数据线Dj与第一节点N1之间。例如，第二晶体管T2的第一电极(例如，源电极)可以连接到数据线Dj，并且第二晶体管T2的第二电极(例如，漏电极)可以连接到第一节点N1。第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号SSi时，第二晶体管T2可以导通以将第一节点N1电连接到数据线Dj。
在每个帧周期期间，对应帧的数据信号DSj供应到数据线Dj，并且数据信号DSj通过在其中供应有具有栅极导通电压的扫描信号SSi的时段期间导通的第二晶体管T2被传输到第一节点N1。换句话说，第二晶体管T2可以是被构造为将每个数据信号DSj传输到像素PXL的内部的开关晶体管。
存储电容器Cst的一个电极连接到第一电源VDD，并且存储电容器Cst的另一电极连接到第一节点N1。在每个帧周期期间，存储电容器Cst可以充入有与要供应到第一节点N1的数据信号DSj对应的电压。
虽然在图6a中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但是本公开不限于此。换句话说，第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
例如，如图6b中所示，第一晶体管T1和第二晶体管T2中的每个可以由N型晶体管形成。在这种情况下，用于将在每个帧周期中供应到数据线Dj的数据信号DSj写入到像素PXL的扫描信号SSi的栅极导通电压可以是高电平电压(也被称为“栅极高电压”)。同样地，用于导通第一晶体管T1的数据信号DSj的电压可以是具有与图6a的实施例的电平相反的电平的电压。例如，在图6b的实施例中，当要表现的灰度值增大时，可以供应具有更高电压的数据信号DSj。在实施例中，第一晶体管T1和第二晶体管T2可以是不同的导电晶体管。例如，第一晶体管T1和第二晶体管T2中的一个可以是P型晶体管，另一个可以是N型晶体管。
在实施例中，可以改变像素电路PXC与光源单元LSU之间的互连位置。例如，如图6b中所示，当形成像素电路PXC的第一晶体管T1和第二晶体管T2两者是N型晶体管时，像素电路PXC可以连接在光源单元LSU与第二电源VSS之间，并且存储电容器Cst可以连接在第一节点N1与第二电源VSS之间。然而，本公开不限于此。例如，在实施例中，即使当像素电路PXC由N型晶体管形成时，像素电路PXC也可以连接在第一电源VDD与光源单元LSU之间。
除了一些电路元件的连接位置和控制信号(例如，扫描信号SSi和数据信号DSj)的电压电平根据第一晶体管T1和第二晶体管T2的类型的改变而改变之外，图6b中所示的像素PXL在构造和操作上与图6a的像素PXL基本上相似。因此，将省略图6b的像素PXL的详细描述。
像素电路PXC的结构不限于图6a和图6b中所示的实施例。例如，像素电路PXC的构造可以与图6c或图6d中所示的实施例的构造相似。换句话说，像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案操作的公知的像素电路形成。
参照图6c，像素电路PXC还可以连接到感测控制线SCLi和感测线SLj。例如，设置在显示区域DA的第i水平线第j竖直线上的像素PXL的像素电路PXC可以连接到显示区域DA的第i感测控制线SCLi和第j感测线SLj。像素电路PXC还可以包括第三晶体管T3。在实施例中，可以省略感测线SLj，并且可以通过经由数据线Dj检测感测信号SENj来检测像素PXL的特性。
第三晶体管T3连接在第一晶体管T1与感测线SLj之间。例如，第三晶体管T3的第一电极可以连接到第一晶体管T1的连接到第一电极ELT1的第一电极(例如，源电极)，并且第三晶体管T3的第二电极可以连接到感测线SLj。在省略感测线SLj的情况下，第三晶体管T3的第二电极可以连接到数据线Dj。
在实施例中，第三晶体管T3的栅电极连接到感测控制线SCLi。在省略感测控制线SCLi的情况下，第三晶体管T3的栅电极可以连接到扫描线Si。在预定感测时段期间，第三晶体管T3可以通过具有供应到感测控制线SCLi的栅极导通电压(例如，高电平电压)的感测控制信号SCSi导通，并且因此将感测线SLj与第一晶体管T1电连接。
在实施例中，感测时段可以是其中提取设置在显示区域DA中的像素PXL中的每个的特性(例如，第一晶体管T1的阈值电压等)的时段。在感测时段期间，第一晶体管T1可以通过经由数据线Dj和第二晶体管T2将能够导通第一晶体管T1的预定参考电压供应到第一节点N1或者将每个像素PXL连接到电流源等来导通。此外，第三晶体管T3可以通过将具有栅极导通电压的感测控制信号SCSi供应到第三晶体管T3来导通，使得第一晶体管T1可以连接到感测线SLj。此后，可以通过感测线SLj获得感测信号SENj，并且可以使用感测信号SENj检测每个像素PXL的包括第一晶体管T1的阈值电压等的特性。关于每个像素PXL的特性的信息可以用于转换图像数据，使得可以补偿设置在显示区域DA中的像素PXL之间的特性偏差。
虽然图6c示出了其中第一晶体管T1、第二晶体管T2和第三晶体管T3中的全部是N型晶体管的实施例，但是本发明不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3中的至少一个可以改变为P型晶体管。此外，虽然图6c示出了其中光源单元LSU连接在像素电路PXC与第二电源VSS之间的实施例，但是本公开不限于此。例如，在实施例中，光源单元LSU可以连接在第一电源VDD与像素电路PXC之间。
参照图6d，像素电路PXC不仅可以连接到对应的水平线的扫描线Si，而且可以连接到至少一条其它扫描线或控制线。例如，设置在显示区域DA的第i水平线上的像素PXL的像素电路PXC还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施例中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且可以连接到其它电源。例如，像素电路PXC还可以连接到初始化电源Vint。在实施例中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7和存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以通过第五晶体管T5和第一电力线PL1连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以经由第六晶体管T6连接到光源单元LSU的一个电极(例如，第一电极ELT1)。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制要供应到光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj与第一晶体管T1的第一电极(例如，源电极)之间。第二晶体管T2的栅电极连接到对应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号SSi时，第二晶体管T2可以导通以将数据线Dj电连接到第一晶体管T1的第一电极。因此，如果第二晶体管T2导通，则从数据线Dj供应的数据信号DSj可以被传输到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的第二电极(例如，漏电极)与第一节点N1之间。第三晶体管T3的栅电极连接到对应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号SSi时，第三晶体管T3可以导通，以将第一晶体管T1以二极管的形式连接。因此，在其中供应有具有栅极导通电压的扫描信号SSi的时段期间，第一晶体管T1可以以二极管的形式导通，使得数据信号DSj可以从数据线Dj连续地经由第二晶体管T2、第一晶体管T1和第三晶体管T3供应到第一节点N1。因此，与数据信号DSj和第一晶体管T1的阈值电压对应的电压被充入到存储电容器Cst。
第四晶体管T4连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。当具有栅极导通电压的扫描信号SSi-1被供应到第i-1扫描线Si-1时，第四晶体管T4可以导通，使得初始化电源Vint的电压可以被传输到第一节点N1。
在实施例中，初始化电源Vint的电压可以是数据信号DSj的最小电压或更小电压。在对应帧的数据信号DSj被供应到每个像素PXL之前，可以通过具有栅极导通电压且被供应到第i-1扫描线Si-1的扫描信号SSi-1将第一节点N1初始化为初始化电源Vint的电压。因此，不管前一帧的数据信号DSj的电压如何，在其中具有栅极导通电压的扫描信号SSi被供应到第i扫描线Si的时段期间，第一晶体管T1以正向方向被二极管连接，使得对应帧的数据信号DSj可以可靠地传输到第一节点N1。
第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到对应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压(例如，高电平电压)的发射控制信号ESi被供应到发射控制线Ei时截止，并且可以在其它情况下导通。
第六晶体管T6连接在第一晶体管T1与光源单元LSU之间。第六晶体管T6的栅电极连接到对应的发射控制线，例如，第i发射控制线Ei。第六晶体管T6在具有栅极截止电压的发射控制信号ESi被供应到发射控制线Ei时截止，并且在其它情况下导通。
第五晶体管T5和第六晶体管T6可以控制像素PXL的发射时段。例如，如果第五晶体管T5和第六晶体管T6导通，则可以形成电流路径，使得驱动电流可以从第一电源VDD连续地经由第五晶体管T5、第一晶体管T1、第六晶体管T6和光源单元LSU流到第二电源VSS。如果第五晶体管T5和第六晶体管T6截止，则可以阻断电流路径，使得可以防止像素PXL的发射。
第七晶体管T7连接在光源单元LSU的第一电极(例如，第一电极ELT1)与初始化电源Vint之间。第七晶体管T7的栅电极连接到用于选择后一水平线的像素PXL的扫描线，例如，第i+1扫描线Si+1。当具有栅极导通电压的扫描信号SSi+1被供应到第i+1扫描线Si+1时，第七晶体管T7导通，使得初始化电源Vint的电压可以被供应到光源单元LSU的第一电极(例如，第一像素电极ELT1)。在这种情况下，在其中初始化电源Vint的电压被传输到光源单元LSU的每个初始化时段期间，可以使光源单元LSU的第一电极的电压初始化。
用于控制第七晶体管T7的操作的控制信号可以以各种方式改变。例如，在实施例中，第七晶体管T7的栅电极可以连接到对应的水平线的扫描线(即，第i扫描线Si)或前一水平线的扫描线(例如，第i-1扫描线Si-1)。在这种情况下，当具有栅极导通电压的扫描信号SSi(或SSi-1)被供应到第i扫描线Si或第i-1扫描线Si-1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以被供应到光源单元LSU的第一电极。因此，在每个帧周期期间，像素PXL可以响应于数据信号DSj发射具有更均匀的亮度的光。
存储电容器Cst连接在第一电源VDD与第一节点N1之间。存储电容器Cst可以在每个帧周期期间存储既与施加到第一节点N1的数据信号DSj对应又与第一晶体管T1的阈值电压对应的电压。
虽然在图6d中，包括在像素电路PXC中的晶体管中的全部(例如，第一晶体管T1至第七晶体管T7)已经被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
虽然图6a至图6d示出了其中构成每个光源单元LSU的所有有效光源(即，发光元件LD)彼此并联连接的实施例，但是本公开不限于此。例如，在本公开的实施例中，如图6e至图6g中所示，每个像素PXL的光源单元LSU可以被构造为包括至少两级串联结构。在图6e至图6g的实施例的以下描述中，将省略与图6a至图6d的实施例的组件(例如，像素电路PXC)相似或相同的组件的详细解释。
参照图6e，光源单元LSU可以包括彼此串联连接的至少两个发光元件。例如，光源单元LSU可以包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3以正向方向串联连接在第一电源VDD与第二电源VSS之间且因此形成每个有效光源。在下文中，当指示第一发光元件LD1、第二发光元件LD2和第三发光元件LD3之中的具体发光元件时，对应的发光元件将被称为“第一发光元件LD1”、“第二发光元件LD2”或“第三发光元件LD3”。术语“发光元件LD”或“多个发光元件LD”将用于任意地指示第一发光元件LD1、第二发光元件LD2和第三发光元件LD3中的至少一个发光元件，或者共同地指示第一发光元件LD1、第二发光元件LD2和第三发光元件LD3。
第一发光元件LD1的第一端(例如，P型端)经由光源单元LSU的第一电极(即，第一像素电极)ELT1等连接到第一电源VDD。第一发光元件LD1的第二端(例如，N型端)通过第一中间电极IET1(也被称为“第三像素电极”)连接到第二发光元件LD2的第一端(例如，P型端)。
第二发光元件LD2的第一端(例如，P型端)连接到第一发光元件LD1的第二端。第二发光元件LD2的第二端(例如，N型端)通过第二中间电极IET2(也被称为“第四像素电极”)连接到第三发光元件LD3的第一端(例如，P型端)。
第三发光元件LD3的第一端(例如，P型端)连接到第二发光元件LD2的第二端。第三发光元件LD3的第二端(例如，N型端)经由光源单元LSU的第二电极(即，第二像素电极)ELT2等连接到第二电源VSS。以这种方式，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3可以连续地串联连接在光源单元LSU的第一电极ELT1与第二电极ELT2之间。
虽然在图6e中示出了其中发光元件LD被连接为具有三级串联结构的实施例，但是本公开不限于此。例如，在本公开的实施例中，两个发光元件LD可以被连接为具有两级串联结构，或者四个或更多个发光元件LD可以被连接为具有四级或更多级串联结构。
当假设使用具有相同条件(例如，相同的尺寸和/或数量)的发光元件LD表现相同的亮度时，与具有其中发光元件LD并联连接的结构的光源单元LSU相比，在具有其中发光元件LD串联连接的结构的光源单元LSU中，可以增大要施加在第一电极ELT1与第二电极ELT2之间的电压，并且可以减小流到光源单元LSU的驱动电流的量。因此，在使用串联结构形成每个像素PXL的光源单元LSU的情况下，可以减小流过显示面板PNL的面板电流。
在实施例中，至少一个串联级可以包括彼此并联连接的多个发光元件LD。在这种情况下，光源单元LSU可以由串联/并联组合结构形成。例如，光源单元LSU可以如图6f或图6g的实施例中所示地构造。
参照图6f，形成光源单元LSU的至少一个串联级可以包括以正向方向彼此并联连接的多个发光元件LD。例如，光源单元LSU可以包括设置在第一串联级(也被称为“第一级”或“第一行”)中的至少一个第一发光元件LD1、设置在第一串联级之后的第二串联级(也被称为“第二级”或“第二行”)中的至少一个第二发光元件LD2以及设置在第二串联级之后的第三串联级(也被称为“第三级”或“第三行”)中的至少一个第三发光元件LD3。此外，第一串联级、第二串联级和第三串联级中的至少一个可以包括以正向方向连接的多个发光元件LD。
虽然在图6f中已经示出了由设置在三个串联级中的发光元件LD形成的光源单元LSU，但是本公开不限于此。例如，如图6g中所示，光源单元LSU可以包括设置在仅两个串联级(即，第一串联级和第二串联级)中的多个发光元件LD。例如，光源单元LSU可以包括至少一个第一发光元件LD1和至少一个第二发光元件LD2，至少一个第一发光元件LD1设置在第一串联级中且包括分别连接到第一电极ELT1和中间电极IET的第一端(例如，P型端)和第二端(例如，N型端)，至少一个第二发光元件LD2设置在第二串联级中且包括分别连接到中间电极IET和第二电极ELT2的第一端(例如，P型端)和第二端(例如，N型端)。此外，第一串联级和第二串联级中的至少一个可以包括以正向方向连接的多个发光元件LD。
另外，形成光源单元LSU的串联级的数量可以以各种方式改变。例如，光源单元LSU可以包括分布在四个或更多个串联级中的多个发光元件LD。此外，以正向方向连接在每个串联级中的发光元件LD的数量可以以各种方式改变。
在实施例中，设置在显示区域(图5的DA)中的包括在像素PXL中的发光元件LD的数量可以彼此相等或相似。例如，在将发光元件LD供应到每个像素PXL的操作中，发光元件LD可以以使得包括发光元件LD的发光元件墨(或者也被称为“发光元件溶液”)被控制为均匀地施加到每个像素PXL的发射区域且均匀的电场被控制为施加到每个像素PXL这样的方式对准。因此，发光元件LD可以相对均匀地供应到像素PXL且在像素PXL中对准。
在实施例中，如图6f和图6g中所示，每个像素PXL还可以包括设置在至少一个串联级中的至少一个反向发光元件LDrv。例如，多个串联级中的至少一个还可以包括以与发光元件LD的方向相反的方向连接的至少一个反向发光元件LDrv。
即使当反向发光元件LDrv连接到至少一个串联级时，如果设置了以正向方向连接到串联级的至少一个有效光源(例如，第一发光元件LD1、第二发光元件LD2和/或第三发光元件LD3)，则像素PXL的驱动电流也可以连续地经由串联级流动。因此，光源单元LSU可以以与驱动电流对应的亮度发射光。
如在前述实施例中所描述的，每个光源单元LSU可以包括多个发光元件LD，多个发光元件LD以正向方向连接在第一电源VDD与第二电源VSS之间且形成相应的有效光源。此外，发光元件LD之间的连接结构可以根据实施例以各种方式改变。例如，发光元件LD可以仅彼此串联或并联连接，或者以串联/并联组合结构连接。
如上所述，像素PXL可以包括可以具有各种结构的像素电路PXC和/或光源单元LSU。可以应用于本公开的像素PXL的结构不限于图6a至图6g中所示的实施例，并且每个像素PXL可以具有各种公知的结构。例如，每个像素电路PXC可以由可以具有各种结构和/或以各种驱动方式操作的公知的像素电路形成。在本公开的实施例中，每个像素PXL可以被构造在无源发光显示装置等中。在这种情况下，可以省略像素电路PXC，并且光源单元LSU的第一电极ELT1和第二电极ELT2中的每个可以直接连接到扫描线Si、数据线Dj、第一电力线PL1、第二电力线PL2或者其它信号线或电力线等。
图7a和图7b是示出了根据本公开的相应的实施例的像素PXL的平面图。例如，图7a和图7b示出了可以设置在图5的显示区域DA中的像素PXL的不同实施例。例如，图7a示出了包括设置在第一电极ELT1和第二电极ELT2之下的第一堤图案BNK1和第二堤图案BNK2的像素PXL的实施例。图7b示出了不包括第一堤图案BNK1和第二堤图案BNK2的像素PXL的实施例。
根据每个实施例，在图7a和图7b中，将以像素PXL的光源单元LSU为中心示出每个像素PXL的结构。在实施例中，每个像素PXL还可以选择性地包括连接到光源单元LSU的电路元件(例如，形成每个像素电路PXC的多个电路元件)。
此外，图7a和图7b示出了其中每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接到预定电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，形成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)的实施例。然而，本公开不限于此。例如，在实施例中，每个像素PXL的第一电极ELT1和第二电极ELT2中的至少一个可以直接连接到预定电力线和/或信号线，而不使用接触孔和/或中间线。
参照图5至图7b，根据本公开的实施例的像素PXL可以包括设置在每个发射区域EMA中的第一电极ELT1和第二电极ELT2以及布置在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD(例如，并联连接在第一电极ELT1与第二电极ELT2之间的多个发光元件LD)。此外，像素PXL还可以包括设置为将第一电极ELT1连接到像素电路PXC和/或第一电力线PL1的第一电极线ELI1(也被称为“第一连接电极”或“第一对准线”)和第一接触孔CH1、设置为将第二电极ELT2连接到第二电力线PL2的第二电极线ELI2(也被称为“第二连接电极”或“第二对准线”)和第二接触孔CH2以及设置为将发光元件LD电连接在第一电极ELT1与第二电极ELT2之间的第一接触电极CNE1(也被称为“第三电极”)和第二接触电极CNE2(也被称为“第四电极”)。
另外，像素PXL还可以选择性地包括分别与第一电极ELT1和第二电极ELT2叠置的第一堤图案BNK1(也被称为“第一分隔壁”)和第二堤图案BNK2(也被称为“第二分隔壁”)。例如，如图7a的实施例中所示，像素PXL可以包括设置在每个第一电极ELT1之下且与第一电极ELT1的一个区域叠置的第一堤图案BNK1以及设置在第二电极ELT2之下且与第二电极ELT2的一个区域叠置的第二堤图案BNK2。可选地，如图7b的实施例中所示，像素PXL可以不包括第一堤图案BNK1和第二堤图案BNK2。
第一堤图案BNK1和第二堤图案BNK2、第一电极ELT1和第二电极ELT2、发光元件LD以及/或者第一接触电极CNE1和第二接触电极CNE2等可以形成像素PXL的光源单元LSU。
第一电极ELT1和第二电极ELT2可以设置在其中设置和/或形成有像素PXL的每个像素区域中。例如，第一电极ELT1和第二电极ELT2可以设置在每个像素PXL的发射区域EMA中。
在实施例中，每个像素区域可以包括地意指其中设置有用于形成对应的像素PXL的电路元件的像素电路区域以及其中设置有像素PXL的光源单元LSU的发射区域EMA。发射区域EMA可以是其中设置有形成每个像素PXL的光源单元LSU的发光元件LD(具体地，完全地连接在第一电极ELT1与第二电极ELT2之间的有效光源)的区域。此外，连接到发光元件LD的预定电极(例如，第一电极ELT1和第二电极ELT2以及/或者第一接触电极CNE1和第二接触电极CNE2)或电极的部分区域可以设置在发射区域EMA中。
发射区域EMA可以被光遮挡和/或反射堤结构(例如，像素限定层和/或黑矩阵)包围，光遮挡和/或反射堤结构形成在像素PXL之间以限定每个像素区域和形成在像素区域中的发射区域EMA。例如，包围发射区域EMA的堤结构可以设置在发射区域EMA周围。
在实施例中，第一电极ELT1和第二电极ELT2可以彼此间隔开。例如，第一电极ELT1和第二电极ELT2可以在每个发射区域EMA中在沿第一方向DR1彼此间隔开预定距离的位置处平行设置。
在实施例中，第一电极ELT1和第二电极ELT2中的每个可以具有在任何一个方向上延伸的条形状。例如，第一电极ELT1和第二电极ELT2中的每个可以具有在与第一方向DR1交叉(例如，与第一方向DR1垂直)的第二方向DR2上延伸的条形状。然而，本公开不限于此。例如，第一电极ELT1和第二电极ELT2的形状、方位和/或相对设置关系可以以各种方式改变。
此外，一个或更多个第一电极ELT1和第二电极ELT2可以设置在每个发射区域EMA中，并且设置在发射区域EMA中的第一电极ELT1和第二电极ELT2的数量没有特别限制。例如，在第二方向DR2上延伸且彼此平行的多个第一电极ELT1可以设置在发射区域EMA中。面对每个第一电极ELT1的至少一个第二电极ELT2可以设置在发射区域EMA中。例如，设置在两个第一电极ELT1之间的一个第二电极ELT2或分别与多个第一电极ELT1对应的多个第二电极ELT2可以设置在发射区域EMA中。
在实施例中，第一电极ELT1可以通过第一电极线ELI1和/或第一接触孔CH1电连接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。在实施例中，第一电极ELT1可以通过第一电极线ELI1和第一接触孔CH1电连接到设置在其下方的预定电路元件，并且通过电路元件电连接到第一线。第一线可以是用于供应第一电源VDD的第一电力线PL1，但是本公开不限于此。例如，在实施例中，第一线可以是可以通过其供应预定第一驱动信号(例如，扫描信号、数据信号或预定控制信号)的信号线。
在实施例中，第一电极ELT1可以直接连接到预定电力线或信号线，而不穿过第一电极线ELI1、第一接触孔CH1和/或电路元件。在这种情况下，第一电极ELT1可以一体地或非一体地连接到预定电力线或信号线。
在实施例中，第一电极ELT1和第一电极线ELI1可以在每个像素区域中在不同的方向上延伸。例如，当第一电极线ELI1在第一方向DR1上延伸时，第一电极ELT1可以在与第一方向DR1交叉的第二方向DR2上延伸。
在实施例中，第一电极ELT1和第一电极线ELI1可以彼此一体地连接。例如，第一电极ELT1可以以至少一路从第一电极线ELI1分叉。在第一电极ELT1和第一电极线ELI1彼此一体地连接的情况下，第一电极线ELI1可以被认为是第一电极ELT1的一个区域。然而，本公开不限于此。例如，在实施例中，第一电极ELT1和第一电极线ELI1可以彼此分开形成，并且通过至少一个接触孔、过孔等彼此连接。
在实施例中，第二电极ELT2可以通过第二电极线ELI2和/或第二接触孔CH2电连接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。例如，第二电极ELT2可以通过第二电极线ELI2和第二接触孔CH2电连接到设置在其之下的第二线。第二线可以是用于供应第二电源VSS的第二电力线PL2，但是本公开不限于此。例如，在实施例中，第二线可以是可以通过其供应预定第二驱动信号(例如，扫描信号、数据信号或预定控制信号)的信号线。
在实施例中，第二电极ELT2可以直接连接到预定电力线或信号线，而不穿过第二电极线ELI2和/或第二接触孔CH2。在这种情况下，第二电极ELT2可以一体地或非一体地连接到预定电力线或信号线。
在实施例中，第二电极ELT2和第二电极线ELI2可以在不同的方向上延伸。例如，当第二电极线ELI2在第一方向DR1上延伸时，第二电极ELT2可以在与第一方向DR1交叉的第二方向DR2上延伸。
在实施例中，第二电极ELT2和第二电极线ELI2可以彼此一体地连接。例如，第二电极ELT2可以以至少一路从第二电极线ELI2分叉。在第二电极ELT2和第二电极线ELI2彼此一体地连接的情况下，第二电极线ELI2可以被认为是第二电极ELT2的一个区域。然而，本公开不限于此。例如，在实施例中，第二电极ELT2和第二电极线ELI2可以彼此分开形成，并且通过至少一个接触孔、过孔等彼此连接。
这里，在形成像素PXL的工艺期间(具体地，在完成发光元件LD的对准之前)，设置在显示区域DA中的像素PXL的第一电极ELT1可以彼此连接，并且像素PXL的第二电极ELT2可以彼此连接。在对准发光元件LD的操作中，第一电极ELT1和第二电极ELT2可以分别被供应有第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，第一电极ELT1和第二电极ELT2中的任何一个可以被供应有AC对准信号，并且第一电极ELT1和第二电极ELT2中的另一个可以被供应有具有恒定电压电平的对准电压(例如，接地电压)。
换句话说，在对准发光元件LD的操作中，预定对准信号可以被施加到第一电极ELT1和第二电极ELT2，使得电场可以形成在第一电极ELT1与第二电极ELT2之间。供应到每个像素区域(具体地，每个像素PXL的发射区域EMA)的发光元件LD可以通过电场在第一电极ELT1与第二电极ELT2之间自对准。在已经完成发光元件LD的对准之后，可以在像素PXL之间断开第一电极ELT1之间的连接和/或第二电极ELT2的连接，使得可以单独地驱动像素PXL。
第一电极ELT1和第二电极ELT2中的每个可以具有单层或多层结构。例如，每个第一电极ELT1可以包括至少一个反射电极层，并且选择性地还包括至少一个透明电极层和/或导电盖层。同样地，每个第二电极ELT2可以包括至少一个反射电极层，并且选择性地还包括至少一个透明电极层和/或导电盖层。
第一堤图案BNK1和第二堤图案BNK2可以选择性地设置在第一电极ELT1和第二电极ELT2之下。例如，第一堤图案BNK1可以设置在第一电极ELT1的一个区域之下，并且第二堤图案BNK2可以设置在第二电极ELT2的一个区域之下。
第一堤图案BNK1可以设置在每个第一电极ELT1之下以与第一电极ELT1叠置。例如，第一堤图案BNK1可以具有小于每个第一电极ELT1的宽度的宽度，并且可以设置在第一电极ELT1之下。因此，第一电极ELT1可以在其中设置有第一堤图案BNK1的区域中向上突出。第一堤图案BNK1可以与第一电极ELT1一起形成反射堤(也被称为“反射分隔壁”)。例如，每个第一电极ELT1和/或每个第一堤图案BNK1可以由具有反射性的材料形成，或者具有反射性的至少一个材料层可以形成在第一电极ELT1和/或第一堤图案BNK1的侧壁上。因此，从发光元件LD的面对第一电极ELT1的第一端EP1发射的光可以被控制为在显示装置的正面方向上更有效地行进。
第二堤图案BNK2可以设置在第二电极ELT2之下以与第二电极ELT2的一个区域叠置。例如，第二堤图案BNK2可以具有小于第二电极ELT2的宽度的宽度，并且可以设置在第二电极ELT2之下。因此，第二电极ELT2可以在其中设置有第二堤图案BNK2的区域中向上突出。第二堤图案BNK2与第二电极ELT2一起可以形成反射堤图案。例如，每个第二电极ELT2和/或每个第二堤图案BNK2可以由具有反射性的材料形成，或者具有反射性的至少一个材料层可以形成在第二电极ELT2和/或第二堤图案BNK2的侧壁上。因此，从发光元件LD的面对第二电极ELT2的第二端EP2发射的光可以被控制为在显示装置的正面方向上更有效地行进。
在实施例中，在每个像素PXL包括多个第一电极ELT1和/或第二电极ELT2的情况下，像素PXL可以包括与相应的第一电极ELT1和/或相应的第二电极ELT2叠置的多个第一堤图案BNK1和/或第二堤图案BNK2。例如，相应的第一堤图案BNK1和/或相应的第二堤图案BNK2可以以彼此分开的单独图案的形式设置。
可选地，在实施例中，包括至少一个第一堤图案BNK1和/或至少一个第二堤图案BNK2的多个堤图案可以彼此一体地连接以形成一体的堤图案。一体的堤图案可以具有凹凸表面，凹凸表面在与每个第一电极ELT1和/或每个第二电极ELT2对应的一个区域中在高度方向上突出。因此，由于第一电极ELT1和/或第二电极ELT2的一个区域向上突出，因此从发光元件LD发射的光可以被控制为在显示装置的正面方向上更可靠地行进。
如图7b的实施例中所示，像素PXL可以不包括第一堤图案BNK1和第二堤图案BNK2。在这种情况下，第一电极ELT1和第二电极ELT2可以具有基本上平面的形状，或者可以形成为具有凹凸表面。例如，凹凸表面可以通过按区域改变第一电极ELT1和第二电极ELT2中的每个的厚度来形成，由此第一电极ELT1和第二电极ELT2中的每个的一个区域可以向上突出。因此，从发光元件LD发射的光可以被控制为在显示装置的正面方向上更可靠地行进。
发光元件LD可以并联连接在第一电极ELT1与第二电极ELT2之间。例如，每个发光元件LD可以在第一方向DR1上(例如，在水平方向上)设置在第一电极ELT1与第二电极ELT2之间，并且可以电连接在第一电极ELT1与第二电极ELT2之间。
虽然图7a和图7b示出了发光元件LD在任何一个方向上(例如，在第一方向DR1上)均匀地取向，但是本公开不限于此。例如，发光元件LD中的至少一个可以在第一电极ELT1与第二电极ELT2之间沿斜线方向取向。虽然在图7a和图7b中未示出，但是未完全地连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件(即，无效光源)还可以设置在每个发射区域EMA和/或其***区域中。
在实施例中，发光元件LD中的每个可以是由具有无机晶体结构的材料制成且具有超小型的尺寸(例如，从纳米级至微米级的范围)的发光元件。例如，如图1a至图4b中所示，每个发光元件LD可以是具有从纳米级至微米级的范围的尺寸的超小型的发光元件。然而，发光元件LD的类型和/或尺寸可以根据使用发光元件LD作为光源的每个发光器件(例如，像素PXL)的设计条件等以各种方式改变。
在实施例中，每个发光元件LD可以包括设置为面对相邻的第一电极ELT1的第一端EP1和设置为面对相邻的第二电极ELT2的第二端EP2。在实施例中，发光元件LD中的每个可以与相邻的第一电极ELT1和/或第二电极ELT2叠置，或者可以不与相邻的第一电极ELT1和/或第二电极ELT2叠置。例如，发光元件LD的第一端EP1可以与相邻的第一电极ELT1叠置或不叠置。同样地，发光元件LD的第二端EP2可以与相邻的第二电极ELT2叠置或不叠置。
在实施例中，发光元件LD的相应的第一端EP1可以连接到第一电极ELT1。发光元件LD的相应的第二端EP2可以连接到第二电极ELT2。例如，发光元件LD的相应的第一端EP1可以通过第一接触电极CNE1电连接到第一电极ELT1。发光元件LD的相应的第二端EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。在实施例中，发光元件LD中的每个的第一端EP1和第二端EP2中的至少一个可以直接接触第一电极ELT1和/或第二电极ELT2，并且可以电连接到第一电极ELT1和/或第二电极ELT2。在这种情况下，可以选择性地形成第一接触电极CNE1和/或第二接触电极CNE2。
在实施例中，发光元件LD可以在预定溶液中以扩散形式制备，然后通过诸如喷墨方案或狭缝涂覆方案的各种方案被供应到每个像素区域(具体地，每个像素PXL的发射区域EMA)。例如，发光元件LD可以与挥发性溶剂混合且被供应到每个像素PXL的发射区域EMA。这里，如果预定对准电压(或对准信号)被施加到像素PXL的第一电极ELT1和第二电极ELT2，则电场形成在第一电极ELT1与第二电极ELT2之间，由此发光元件LD可以在第一电极ELT1与第二电极ELT2之间对准。在已经对准发光元件LD之后，可以通过挥发方案或其它方案去除溶剂。以这种方式，发光元件LD可以可靠地设置在第一电极ELT1与第二电极ELT2之间。
在实施例中，第一接触电极CNE1和第二接触电极CNE2可以分别形成在发光元件LD的相对端(即，第一端EP1和第二端EP2)上。因此，发光元件LD可以更可靠地连接在第一电极ELT1与第二电极ELT2之间。
第一接触电极CNE1可以设置在每个第一电极ELT1和至少一个发光元件LD的与每个第一电极ELT1相邻的第一端EP1上，使得第一接触电极CNE1与第一电极ELT1和发光元件LD的第一端EP1叠置。例如，第一接触电极CNE1可以设置在每个第一电极ELT1和多个发光元件LD的与每个第一电极ELT1相邻的第一端EP1上，使得第一接触电极CNE1与第一电极ELT1和发光元件LD的第一端EP1叠置。
第一接触电极CNE1可以将第一电极ELT1与发光元件LD的第一端EP1电连接。此外，第一接触电极CNE1可以将发光元件LD的第一端EP1稳定地固定就位。在实施例中，在未形成第一接触电极CNE1的情况下，发光元件LD的第一端EP1可以设置为与相邻的第一电极ELT1叠置且直接连接到第一电极ELT1。
第二接触电极CNE2可以设置在每个第二电极ELT2和至少一个发光元件LD的与每个第二电极ELT2相邻的第二端EP2上，使得第二接触电极CNE2与第二电极ELT2和发光元件LD的第二端EP2叠置。例如，第二接触电极CNE2可以设置在每个第二电极ELT2和多个发光元件LD的与每个第二电极ELT2相邻的第二端EP2上，使得第二接触电极CNE2与第二电极ELT2和发光元件LD的第二端EP2叠置。
第二接触电极CNE2可以将第二电极ELT2与发光元件LD的第二端EP2电连接。此外，第二接触电极CNE2可以将发光元件LD的第二端EP2稳定地固定就位。在实施例中，在未形成第二接触电极CNE2的情况下，发光元件LD的第二端EP2可以设置为与相邻的第二电极ELT2叠置且直接连接到第二电极ELT2。
以正向方向连接在第一电极ELT1与第二电极ELT2之间的每个发光元件LD可以形成对应的像素PXL的有效光源。这样的有效光源可以被分组以形成对应的像素PXL的光源单元LSU。
例如，当第一电源VDD的电压(或者诸如扫描信号或数据信号的预定第一控制信号)经由第一电力线PL1、第一电极ELT1和/或第一接触电极CNE1被施加到发光元件LD的第一端EP1，并且第二电源VSS的电压(或者诸如扫描信号或数据信号的预定第二控制信号)经由第二电力线PL2、第二电极ELT2和/或第二接触电极CNE2被施加到发光元件LD的第二端EP2时，以正向方向连接在第一电极ELT1与第二电极ELT2之间的发光元件LD可以发射光。因此，从像素PXL发射光。
图8a至图8d和图9是均示出了根据本公开的实施例的像素PXL的剖视图。例如，图8a至图8d示出了沿着图7a的线I-I’截取的像素PXL的剖面的不同实施例。图9示出了沿着图7a的线II-II’截取的像素PXL的剖面的实施例。在实施例中，设置在显示区域(图5的DA)中的像素PXL可以具有基本上相同或相似的剖面结构。
为了示出形成像素电路PXC的各种电路元件，图8a至图8d示出了电路元件中的任何一个晶体管T，并且图9示出了电路元件之中的存储电容器Cst和连接到第一电极ELT1的晶体管(例如，图6a和图6b的第一晶体管T1)。在下文中，当不需要单独地指示第一晶体管T1时，术语“晶体管T”可以包括地用来指示第一晶体管T1。
在实施例中，形成每个像素电路PXC的晶体管T可以具有基本上相同或相似的结构，但是本公开不限于此。此外，晶体管T和存储电容器Cst的结构和/或位置可以根据实施例以各种方式改变，而不限于图8a至图8d和图9的实施例的结构和/或位置。
参照图5至图9，根据本公开的实施例的像素PXL和包括像素PXL的显示装置可以包括设置为在基体层BSL的一个表面上彼此叠置的电路层PCL和显示层DPL。例如，显示区域DA可以包括设置在基体层BSL的一个表面上的电路层PCL和设置在电路层PCL上的显示层DPL。
在实施例中，形成每个像素PXL的像素电路PXC的电路元件和连接到其的各种线可以设置在电路层PCL中。此外，形成每个像素PXL的光源单元LSU的电极(例如，第一电极ELT1和第二电极ELT2)以及连接到其的发光元件LD可以设置在显示层DPL中。
电路层PCL可以包括电连接到每个像素PXL的发光元件LD的至少一个电路元件。例如，电路层PCL可以包括设置在每个像素区域中且形成对应的像素PXL的像素电路PXC的多个晶体管T和存储电容器Cst。此外，电路层PCL还可以包括连接到每个像素电路PXC和/或光源单元LSU的至少一条电力线和/或信号线等。例如，电路层PCL可以包括第一电力线PL1、第二电力线PL2以及每个像素PXL的扫描线Si和数据线Dj。这里，在省略像素电路PXC且每个像素PXL的光源单元LSU直接连接到第一电力线PL1和第二电力线PL2(或预定信号线)的情况下，可以省略电路层PCL。
电路层PCL可以包括多个绝缘层。例如，电路层PCL可以包括连续地堆叠在基体层BSL的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和/或钝化层PSV。电路层PCL还可以选择性地包括设置在至少一些晶体管T之下的至少一个光遮挡图案(未示出)。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以由单层形成，或者可以由具有至少两层的多层形成。在缓冲层BFL由多层形成的情况下，相应的层可以由相同的材料或不同的材料形成。诸如晶体管T和存储电容器Cst的各种电路元件以及连接到电路元件的各种线可以设置在缓冲层BFL上。在实施例中，可以省略缓冲层BFL。在这种情况下，至少一个电路元件和/或线可以直接设置在基体层BSL的一个表面上。
每个晶体管T可以包括半导体层SCL(也被称为“半导体图案”或“有源层”)、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。虽然图8a至图9示出了其中每个晶体管T包括与半导体层SCL分开形成的第一晶体管电极TE1和第二晶体管电极TE2的实施例，但是本公开不限于此。例如，在本公开的实施例中，设置在至少一个晶体管T中的第一晶体管电极TE1和/或第二晶体管电极TE2可以与对应的半导体层SCL成一体。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在栅极绝缘层GI与其上形成有缓冲层BFL的基体层BSL之间。半导体层SCL可以包括接触每个第一晶体管电极TE1的第一区、接触每个第二晶体管电极TE2的第二区以及设置在第一区与第二区之间的沟道区。在实施例中，第一区和第二区中的一个可以是源区，并且另一个可以是漏区。
在实施例中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区可以是作为未掺杂的半导体图案的本征半导体。半导体层SCL的第一区和第二区中的每个可以是掺杂有预定杂质的半导体图案。
在实施例中，形成每个像素电路PXC的晶体管T的半导体层SCL可以由基本上相同或相似的材料形成。例如，晶体管T的半导体层SCL可以由多晶硅、非晶硅和氧化物半导体之中的任何一种相同的材料形成。在实施例中，晶体管T中的一些和晶体管T中的另一些可以包括由不同材料形成的半导体层SCL。例如，晶体管T中的一些的半导体层SCL可以由多晶硅或非晶硅形成，晶体管T中的另一些的半导体层SCL可以由氧化物半导体形成。
栅极绝缘层GI可以设置在半导体层SCL上。例如，栅极绝缘层GI可以设置在半导体层SCL与栅电极GE之间。栅极绝缘层GI可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，栅极绝缘层GI可以包括包含氮化硅(SiNx)、氧化硅(SiOx)等的各种已知的有机/无机绝缘材料。栅极绝缘层GI的构成材料没有特别限制。
栅电极GE可以设置在栅极绝缘层GI上。例如，栅电极GE可以设置为与半导体层SCL叠置，并且栅极绝缘层GI置于栅电极GE与半导体层SCL之间。虽然图8a至图9均示出了具有顶栅结构的晶体管T，但是在其它实施例中，晶体管T可以具有底栅结构。在这种情况下，栅电极GE可以设置在半导体层SCL之下以与半导体层SCL叠置。
层间绝缘层ILD可以设置在栅电极GE上。例如，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。层间绝缘层ILD可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，层间绝缘层ILD可以包括各种已知的有机/无机绝缘材料。层间绝缘层ILD的构成材料没有特别限制。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体层SCL上，并且至少一个层间绝缘层ILD置于第一晶体管电极TE1和第二晶体管电极TE2与每个半导体层SCL之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体层SCL的相应的不同端上，并且栅极绝缘层GI和层间绝缘层ILD置于第一晶体管电极TE1和第二晶体管电极TE2与半导体层SCL的相应的不同端之间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体层SCL。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的对应的接触孔连接到半导体层SCL的第一区和第二区。在实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，并且另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可以连接到至少一个像素电极。例如，图6a至图6c中所示的第一晶体管T1或者图6d中所示的第六晶体管T6和第七晶体管T7可以通过穿过钝化层PSV的接触孔(例如，第一接触孔CH1)电连接到对应的像素PXL的第一电极ELT1和/或第一电极线ELI1。
存储电容器Cst可以包括彼此叠置的第一电容器电极CE1和第二电容器电极CE2。在实施例中，第一电容器电极CE1和第二电容器电极CE2中的每个可以由单层或多层形成。此外，第一电容器电极CE1和第二电容器电极CE2中的至少一个可以设置在与第一晶体管T1的至少一个电极或半导体层SCL的层相同的层。
例如，第一电容器电极CE1可以由多层电极形成，多层电极包括设置在与第一晶体管T1的半导体层SCL的层相同的层的下电极LE以及设置在与第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层且电连接到下电极LE的上电极UE。第二电容器电极CE2可以由单层电极形成，单层电极设置在与第一晶体管T1的栅电极的层相同的层且设置在第一电容器电极CE1的下电极LE与上电极UE之间。
这里，本公开不限于此。第一电容器电极CE1和第二电容器电极CE2中的每个的结构和/或位置可以以各种方式改变。例如，在实施例中，第一电容器电极CE1和第二电容器电极CE2中的任何一个可以包括设置在与形成第一晶体管T1的电极(例如，栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2)和半导体层SCL的层不同的层的至少一个导电图案层。
在实施例中，连接到每个像素PXL的至少一条信号线和/或电力线可以设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层。例如，每个像素PXL的扫描线Si可以设置在与栅电极GE的层相同的层。每个像素PXL的数据线Dj可以设置在与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层。此外，第一电力线PL1和/或第二电力线PL2可以设置在与晶体管T的栅电极GE或者第一晶体管电极TE1和第二晶体管电极TE2的层相同的层。例如，用于供应第二电源VSS的电压的第二电力线PL2可以设置在与晶体管T的栅电极GE的层相同的层，并且既通过设置在与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层的桥接图案BRP又通过穿过钝化层PSV的第二接触孔CH2电连接到设置在钝化层PSV之上的光源单元LSU的第二电极线ELI2和/或第二电极ELT2。然而，第二电力线PL2等的结构和/或位置可以以各种方式改变。
在实施例中，电路层PCL还可以包括未示出的至少一个导电层(例如，其中设置有存储电容器Cst的一个电极且设置在与栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2不同的层的任何一个导电层)。在这种情况下，连接到每个像素PXL的至少一条线可以设置在该导电层中。
钝化层PSV可以设置在线以及/或者包括晶体管T和存储电容器Cst的电路元件之上。钝化层PSV可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV可以包括至少一个有机绝缘层且使电路层PCL的表面基本上平坦化。显示层DPL可以设置在钝化层PSV之上。
显示层DPL可以包括每个像素PXL的光源单元LSU，并且选择性地包括连接到光源单元LSU的第一电极ELT1和/或第二电极ELT2的第一电极线ELI1和/或第二电极线ELI2。例如，显示层DP可以包括设置在每个像素PXL的发射区域EMA中且形成每个光源单元LSU的至少一对第一电极ELT1和第二电极ELT2、连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD以及分别连接到第一电极ELT1和第二电极ELT2的第一电极线ELI1和第二电极线ELI2。
在实施例中，如图6a至图7b的实施例中所示，每个像素PXL可以包括以正向方向连接在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。然而，设置在每个像素PXL中的发光元件LD的数量不限于此，并且这可以以各种方式改变。为了解释起见，在图8a至图9的实施例和下面要描述的其它实施例的描述中，将在假设每个像素PXL包括多个发光元件LD的情况下解释每个实施例。这里，应注意的是，设置在根据每个实施例的像素PXL中的发光元件LD可以改变为单个发光元件LD。
此外，显示层DPL还可以选择性地包括被构造为使第一电极ELT1和第二电极ELT2的相应的部分区域向上突出的第一堤图案BNK1和第二堤图案BNK2以及/或者被构造为在第一电极ELT1与第二电极ELT2之间更可靠地连接发光元件LD的第一接触电极CNE1和第二接触电极CNE2。另外，显示层DPL还可以包括例如至少一个导电层和/或绝缘层。
例如，显示层DPL可以包括连续地设置和/或形成在电路层PCL之上的第一堤图案BNK1和第二堤图案BNK2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、第一绝缘图案INP1、发光元件LD、第二绝缘图案INP2、第一接触电极CNE1和第二接触电极CNE2以及第二绝缘层INS2。此外，显示层DPL还可以包括设置在第二绝缘层INS2之上的外覆层OC。
第一堤图案BNK1和第二堤图案BNK2可以在基体层BSL的其上选择性地形成有电路层PCL的一个表面上设置在彼此间隔开的位置处。例如，第一堤图案BNK1和第二堤图案BNK2可以在基体层BSL上的每个像素区域(具体地，每个发射区域EMA)中设置在彼此间隔开的位置处。第一堤图案BNK1和第二堤图案BNK2可以在基体层BSL的高度方向上从基体层BSL的其上形成有电路层PCL的一个表面突出。在实施例中，第一堤图案BNK1和第二堤图案BNK2可以具有基本上相同的高度，但是本公开不限于此。
在实施例中，第一堤图案BNK1可以设置在基体层BSL和/或电路层PCL与每个第一电极ELT1之间。第一堤图案BNK1可以设置为与发光元件LD的第一端EP1相邻。例如，第一堤图案BNK1可以包括定位为与发光元件LD的第一端EP1相邻且面对第一端EP1的第一侧壁SDW1。
在实施例中，第二堤图案BNK2可以设置在基体层BSL和/或电路层PCL与第二电极ELT2之间。第二堤图案BNK2可以设置为与发光元件LD的第二端EP2相邻。例如，第二堤图案BNK2可以包括定位为与发光元件LD的第二端EP2相邻且面对第二端EP2的第二侧壁SDW2。
在实施例中，第一堤图案BNK1和第二堤图案BNK2中的每个可以具有各种形状。在实施例中，如图8a和图8c中所示，第一堤图案BNK1和第二堤图案BNK2可以具有其宽度向上逐渐减小的梯形剖面。在这种情况下，第一堤图案BNK1的第一侧壁SDW1和第二堤图案BNK2的第二侧壁SDW2均可以由相对于基体层BSL以预定范围内的角度倾斜的倾斜表面形成。在实施例中，如图8b和图8d中所示，第一堤图案BNK1和第二堤图案BNK2可以具有其宽度向上逐渐减小的半圆形或半椭圆形剖面。在这种情况下，第一堤图案BNK1的第一侧壁SDW1和第二堤图案BNK2的第二侧壁SDW2均可以由弯曲表面形成。
设置在第一堤图案BNK1和第二堤图案BNK2之上的第一电极ELT1和第二电极ELT2以及/或者第一绝缘层INS1等可以具有与第一堤图案BNK1和第二堤图案BNK2对应的形状。例如，第一电极ELT1可以包括设置在第一堤图案BNK1的第一侧壁SDW1上且具有与第一侧壁SDW1的形状对应的形状的第一倾斜表面ICS1或第一弯曲表面CUS1。第二电极ELT2可以包括设置在第二堤图案BNK2的第二侧壁SDW2上且具有与第二侧壁SDW2的形状对应的形状的第二倾斜表面ICS2或第二弯曲表面CUS2。同样地，第一绝缘层INS1可以包括覆盖第一堤图案BNK1的第一侧壁SDW1和第二堤图案BNK2的第二侧壁SDW2且具有与第一侧壁SDW1和第二侧壁SDW2的形状对应的形状的第三倾斜表面ICS3和第四倾斜表面ICS4或者第三弯曲表面CUS3和第四弯曲表面CUS4。
在本公开中，第一堤图案BNK1和第二堤图案BNK2以及形成在第一堤图案BNK1和第二堤图案BNK2之上的预定电极(例如，第一电极ELT1和第二电极ELT2)和/或绝缘层(例如，第一绝缘层INS1)的形状没有特别限制，并且可以根据实施例以各种方式改变。例如，在实施例中，第一堤图案BNK1和第二堤图案BNK2中的每个可以具有阶梯形状。在实施例中，可以省略或者在位置上改变第一堤图案BNK1和第二堤图案BNK2中的至少一个。
第一堤图案BNK1和第二堤图案BNK2中的每个可以包括具有至少一种无机材料和/或有机材料的绝缘材料。例如，第一堤图案BNK1和第二堤图案BNK2可以包括包含诸如氮化硅(SiNx)或氧化硅(SiOx)的各种已知的无机绝缘材料的至少一个无机层。可选地，第一堤图案BNK1和第二堤图案BNK2可以包括包含各种已知的有机绝缘材料的至少一个有机层和/或光致抗蚀剂层，或者可以形成包含有机/无机材料组合的单层或多层绝缘体。在本公开的实施例中，第一堤图案BNK1和第二堤图案BNK2的构成材料可以以各种方式改变。
在实施例中，第一堤图案BNK1和第二堤图案BNK2均可以用作反射器。例如，第一堤图案BNK1和第二堤图案BNK2与设置在其上的第一电极ELT1和第二电极ELT2一起可以用作在期望方向(例如，显示面板PNL的正面方向)上引导从每个发光元件LD发射的光的反射器，从而增强像素PXL的光效率。
形成每个像素PXL的像素电极的第一电极ELT1和第二电极ELT2可以设置在第一堤图案BNK1和第二堤图案BNK2之上。在实施例中，第一电极ELT1和第二电极ELT2可以分别具有与第一堤图案BNK1和第二堤图案BNK2对应的形状。例如，第一电极ELT1和第二电极ELT2可以分别具有与第一堤图案BNK1和第二堤图案BNK2对应的第一倾斜表面ICS1和第二倾斜表面ICS2或者第一弯曲表面CUS1和第二弯曲表面CUS2，并且可以在基体层BSL的高度方向上突出。在其中未形成第一堤图案BNK1和第二堤图案BNK2的实施例的情况下，第一电极ELT1和第二电极ELT2中的每个可以形成在钝化层PSV上以具有基本上平坦的表面，或者具有按面积不同的厚度，使得其一个区域可以在基体层BSL的高度方向上突出。
第一电极ELT1和第二电极ELT2中的每个可以包括至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每个可以包括各种金属材料中的至少一种金属(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或它们的合金)、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化锡(SnO2))和导电聚合物(诸如PEDOT)之中的至少一种导电材料，但是本公开不限于此。例如，第一电极ELT1和第二电极ELT2中的每个可以包括诸如碳纳米管和石墨烯的其它导电材料。换句话说，第一电极ELT1和第二电极ELT2中的每个可以包括各种导电材料中的至少一种以具有导电性，并且其构成材料没有特别限制。此外，第一电极ELT1和第二电极ELT2可以具有相同的导电材料。可选地，第一电极ELT1和第二电极ELT2可以具有不同的导电材料。
第一电极ELT1和第二电极ELT2中的每个可以由单层或多层形成。例如，第一电极ELT1和第二电极ELT2中的每个可以包括包含反射导电材料的反射电极层。第一电极ELT1和第二电极ELT2中的每个还可以选择性地包括设置在反射电极层之上和/或之下的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。
在实施例中，反射电极层可以由具有均匀反射率的导电材料形成。例如，反射电极层可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或它们的合金的各种金属材料中的至少一种，但是本公开不限于此。换句话说，包括在第一电极ELT1和第二电极ELT2中的每个中的反射电极层可以由各种反射导电材料形成。
包括反射电极层的第一电极ELT1和第二电极ELT2中的每个可以使从发光元件LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够在显示图像所沿的方向上(例如，在显示面板PNL的正面方向上)更可靠地行进。具体地，如果第一电极ELT1和第二电极ELT2分别具有与第一堤图案BNK1和第二堤图案BNK2对应的倾斜表面或弯曲表面(例如，第一倾斜表面ICS1和第二倾斜表面ICS2或者第一弯曲表面CUS1和第二弯曲表面CUS2)，并且分别设置为面对发光元件LD的第一端EP1和第二端EP2，则从发光元件LD中的每个的第一端EP1和第二端EP2发射的光可以被第一电极ELT1和第二电极ELT2反射，并且因此在显示面板PNL的正面方向上(例如，在基体层BSL的向上方向上)更可靠地行进。由此，可以增强从发光元件LD发射的光的效率。
此外，透明电极层可以由各种透明导电材料形成。例如，透明电极层可以包括ITO、IZO或ITZO，但是本公开不限于此。在实施例中，第一电极ELT1和第二电极ELT2中的每个可以由具有ITO/Ag/ITO的堆叠结构的三层形成。如此，如果第一电极ELT1和第二电极ELT2中的每个由至少两层的多层结构形成，则可以使由于信号延迟(RC延迟)引起的电压降最小化。因此，期望的电压可以被有效地传输到发光元件LD。
另外，第一电极ELT1和第二电极ELT2中的每个可以包括覆盖反射电极层和/或透明电极层的导电盖层。在这种情况下，可以防止第一电极ELT1和第二电极ELT2的反射电极层等被例如在制造像素PXL的工艺中可能发生的缺陷损坏。然而，导电盖层可以选择性地包括在第一电极ELT1和第二电极ELT2中的每个中，并且可以根据实施例省略。此外，导电盖层可以被认为是第一电极ELT1和第二电极ELT2中的每个的组件，或者被认为是设置在第一电极ELT1和第二电极ELT2上的单独组件。
第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2中的每个的一个区域上。例如，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2中的每个的一个区域，并且可以包括开口以暴露第一电极ELT1和第二电极ELT2中的每个的另一区域。
例如，第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2中的每个的包括第一倾斜表面ICS1和第二倾斜表面ICS2或者第一弯曲表面CUS1和第二弯曲表面CUS2的一个区域上且设置在第一电极ELT1与第二电极ELT2之间的区域中，并且在第一堤图案BNK1和第二堤图案BNK2中的每个的一个区域上暴露第一电极ELT1和第二电极ELT2中的每个的另一区域。在实施例中，可以省略第一绝缘层INS1。在这种情况下，发光元件LD可以直接设置在钝化层PSV和/或第一电极ELT1和第二电极ELT2中的每个的一端上。
在实施例中，第一绝缘层INS1可以首先形成为覆盖第一电极ELT1和第二电极ELT2的整个表面。在发光元件LD被供应到第一绝缘层INS1且在第一绝缘层INS1上对准之后，可以使第一绝缘层INS1部分地开口，以在第一堤图案BNK1和第二堤图案BNK2中的每个的上部的一个区域中暴露第一电极ELT1和第二电极ELT2中的每个的一个区域。例如，第一绝缘层INS1可以具有在第一堤图案BNK1和第二堤图案BNK2的相应的上表面上暴露第一电极ELT1和第二电极ELT2中的每个的一个区域的开口，并且至少部分地覆盖第一电极ELT1和第二电极ELT2的第一倾斜表面ICS1和第二倾斜表面ICS2或者第一弯曲表面CUS1和第二弯曲表面CUS2。可选地，在实施例中，在已经完成发光元件LD的供应和对准之后，第一绝缘层INS1可以以仅部分地设置在发光元件LD之下的单独图案的形式被图案化。
在已经形成第一电极ELT1和第二电极ELT2之后，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2。因此，可以防止第一电极ELT1和第二电极ELT2在后续工艺期间被损坏。
在实施例中，第一绝缘层INS1可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)等的各种有机/无机绝缘材料。第一绝缘层INS1的构成材料没有特别限制。
在实施例中，在其中第一绝缘层INS1由无机绝缘材料形成的情况下，第一绝缘层INS1可以具有与第一电极ELT1和第二电极ELT2的形状对应的形状。例如，第一绝缘层INS1可以包括设置在第一电极ELT1和第二电极ELT2的第一倾斜表面ICS1和第二倾斜表面ICS2或者第一弯曲表面CUS1和第二弯曲表面CUS2上的第三倾斜表面ICS3和第四倾斜表面ICS4或者第三弯曲表面CUS3和第四弯曲表面CUS4。
第一绝缘图案INP1可以在第一电极ELT1与第二电极ELT2之间的区域中设置在第一绝缘层INS1上。例如，第一绝缘图案INP1可以在第一电极ELT1与第二电极ELT2之间的区域中部分地设置在第一绝缘层INS1上，使得第一绝缘图案INP1置于第一绝缘层INS1与发光元件LD之间。
在实施例中，第一绝缘图案INP1可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘图案INP1可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、光致抗蚀剂(PR)材料等的各种有机/无机绝缘材料。第一绝缘图案INP1的构成材料没有特别限制。
在本公开的实施例中，第一绝缘图案INP1可以形成为具有与第一绝缘层INS1的蚀刻选择性不同的蚀刻选择性。例如，第一绝缘层INS1可以具有第一蚀刻选择性。第一绝缘图案INP1可以具有与第一蚀刻选择性不同的第二蚀刻选择性。
例如，第一绝缘图案INP1可以包括与第一绝缘层INS1的材料不同的材料(例如，由不同元素形成和/或具有不同组成比的材料)，并且因此相对于预定蚀刻气体具有与第一绝缘层INS1的蚀刻选择性不同的蚀刻选择性。例如，在第一绝缘层INS1包括第一绝缘材料的情况下，第一绝缘图案INP1可以具有与第一绝缘材料不同的第二绝缘材料。在实施例中，第一绝缘层INS1可以由氮化硅(SiNx)形成，并且第一绝缘图案INP1可以由氧化硅(SiOx)形成。然而，本公开不限于此，并且第一绝缘层INS1和第一绝缘图案INP1的构成材料可以根据实施例以各种方式改变。
在实施例中，第一绝缘图案INP1可以以首先覆盖第一绝缘层INS1的整个表面的第一绝缘材料层的形式形成。在发光元件LD供应且对准在第一绝缘材料层上之后，可以使第一绝缘材料层图案化，从而形成第一绝缘图案INP1。
在实施例中，用于形成第一绝缘图案INP1的第一绝缘材料层和用于形成第二绝缘图案INP2的第二绝缘材料层可以由相同的材料制成，使得如果在蚀刻第二绝缘材料层的操作中第一绝缘材料层与其一起被蚀刻，则可以使第一绝缘图案INP1和第二绝缘图案INP2同时图案化。在这种情况下，用于通过蚀刻第二绝缘材料层形成第二绝缘图案INP2的掩模和发光元件LD可以用作用于形成第一绝缘图案INP1的掩模。因此，第一绝缘图案INP1可以仅在发光元件LD和第二绝缘图案INP2之下部分地设置在第一绝缘层INS1上。例如，第一绝缘图案INP1可以设置在发光元件LD的中心区域之下且与第二绝缘图案INP2叠置，并且还可以设置在发光元件LD的从第二绝缘图案INP2暴露的第一端EP1和第二端EP2之下。
换句话说，第一绝缘图案INP1可以部分地设置在第一绝缘层INS1上，并且具体地设置在发光元件LD之下。因此，每个发光元件LD可以与第一绝缘层INS1间隔开，并且第一绝缘图案INP1置于每个发光元件LD与第一绝缘层INS1之间。
在实施例中，在已经完成发光元件LD的对准之后，第一绝缘材料层可以被图案化以形成第一绝缘图案INP1。换句话说，在第一绝缘层INS1已经被第一绝缘材料层覆盖之后，发光元件LD可以供应且对准在第一绝缘材料层上。在这种情况下，每个发光元件LD可以与第一绝缘层INS1间隔开等于或大于第一绝缘图案INP1(或第一绝缘材料层)的厚度的距离。因此，可以防止发光元件LD中的每个的第一端EP1和第二端EP2与第一绝缘层INS1紧密接触。
如此，如果在第一绝缘层INS1与发光元件LD中的每个的第一端EP1和第二端EP2之间确保等于或大于第一绝缘图案INP1的厚度的间隔距离，则可以有效地防止在第一端EP1和第二端EP2发生第一接触电极CNE1和第二接触电极CNE2的断开(或开路缺陷)。因此，可以防止发生由于第一接触电极CNE1和/或第二接触电极CNE2的断开引起的发光元件LD的连接故障(例如，接触故障)。
每个发光元件LD可以设置在第一绝缘图案INP1上。例如，每个像素PXL可以包括设置在第一绝缘图案INP1上的多个发光元件LD。
在实施例中，发光元件LD可以被供应到其中形成有第一绝缘层INS1和第一绝缘材料层的每个像素区域(具体地，每个像素PXL的发射区域EMA)，并且在第一电极ELT1与第二电极ELT2之间对准。例如，多个发光元件LD可以通过喷墨方案、狭缝涂覆方案或其它各种方案被供应到每个像素PXL的发射区域EMA，并且发光元件LD可以通过分别施加到第一电极ELT1和第二电极ELT2的预定对准信号(或对准电压)在第一电极ELT1与第二电极ELT2之间有方向性地对准。
在实施例中，发光元件LD中的至少一些可以在水平方向或斜线方向上设置在与其相邻的一对第一电极ELT1与第二电极ELT2之间，使得每个发光元件LD相对于其纵向方向的相对端(即，第一端EP1和第二端EP2)与该对第一电极ELT1和第二电极ELT2叠置。在实施例中，发光元件LD中的至少一些可以设置在与其相邻的一对第一电极ELT1与第二电极ELT2之间，使得至少一些发光元件LD不与第一电极ELT1和/或第二电极ELT2叠置，并且可以分别通过第一接触电极CNE1和第二接触电极CNE2电连接到该对第一电极ELT1和第二电极ELT2。换句话说，在实施例中，发光元件LD可以与第一电极ELT1和第二电极ELT2叠置或可以不与第一电极ELT1和第二电极ELT2叠置，并且通过第一接触电极CNE1和第二接触电极CNE2电连接在第一电极ELT1与第二电极ELT2之间。
第二绝缘图案INP2可以设置在发光元件LD中的每个的一个区域上。例如，第二绝缘图案INP2可以设置在发光元件LD中的每个的一个区域上，使得发光元件LD中的每个的第一端EP1和第二端EP2被暴露。例如，第二绝缘图案INP2可以部分地设置在包括发光元件LD中的每个的中心区域的仅一个区域之上。
虽然第二绝缘图案INP2在每个像素PXL的发射区域EMA中以独立图案形成，但是本公开不限于此。根据实施例，可以省略第二绝缘图案INP2。在这种情况下，第一接触电极CNE1和第二接触电极CNE2中的每个的一端可以直接设置在发光元件LD的上表面上。
在实施例中，第二绝缘图案INP2可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘图案INP2可以包括包含氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、光致抗蚀剂(PR)材料等的各种有机/无机绝缘材料。第二绝缘图案INP2的构成材料没有特别限制。
在已经完成发光元件LD的对准之后，第二绝缘图案INP2形成在发光元件LD上，使得可以防止发光元件LD从对准位置移开。在实施例中，在第一绝缘图案INP1(或用于形成第一绝缘图案INP1的第一绝缘材料层)与发光元件LD之间存在空间的情况下，该空间可以填充有在形成第二绝缘图案INP2的工艺期间引入的绝缘材料。因此，可以更稳定地支撑发光元件LD。在一些实施例中，该空间可以不被完全地填充。例如，第二绝缘图案INP2可以仅形成在发光元件LD之上，或者可以既形成在发光元件LD之上又形成在发光元件LD之下。
在本公开的实施例中，第二绝缘图案INP2可以形成为具有与第一绝缘图案INP1的蚀刻选择性相同的蚀刻选择性。例如，第二绝缘图案INP2可以以与第一绝缘图案INP1的方式相同的方式具有第二蚀刻选择性。
例如，第二绝缘图案INP2可以以与第一绝缘图案INP1的方式相同的方式包括第二绝缘材料，并且因此相对于预定蚀刻气体等具有与第一绝缘图案INP1的蚀刻选择性相同的蚀刻选择性。例如，在第一绝缘层INS1和第一绝缘图案INP1分别由氮化硅(SiNx)和氧化硅(SiOx)形成的情况下，第二绝缘图案INP2可以由氧化硅(SiOx)形成。在实施例中，第二绝缘图案INP2可以使用与第一绝缘图案INP1的材料和/或制造方法不同的材料和/或制造方法形成，并且形成为相对于相同的蚀刻气体具有与第一绝缘图案INP1的蚀刻选择性相同的蚀刻选择性。
在第一绝缘图案INP1和第二绝缘图案INP2具有相同的蚀刻选择性的情况下，第一绝缘图案INP1和第二绝缘图案INP2可以通过同时蚀刻第一绝缘材料层和第二绝缘材料层来形成。因此，可以有利于制造像素PXL的工艺。
发光元件LD的未被第二绝缘图案INP2覆盖的相对端(即，第一端EP1和第二端EP2)可以分别被第一接触电极CNE1和第二接触电极CNE2覆盖。第一接触电极CNE2和第二接触电极CNE2可以彼此间隔开。例如，彼此相邻的第一接触电极CNE1和第二接触电极CNE2可以在彼此间隔开的位置处设置在至少一个相邻的发光元件LD的第一端EP1和第二端EP2上，并且第二绝缘图案INP2置于它们之间。
在实施例中，如图8a和图8b中所示，第一接触电极CNE1和第二接触电极CNE2可以在基体层BSL的一个表面上同时形成在同一层。因此，可以简化制造像素PXL和包括像素PXL的显示装置的工艺。
这里，第一接触电极CNE1和第二接触电极CNE2的位置和相对设置关系可以以各种方式改变。例如，在实施例中，如图8c和图8d中所示，第一接触电极CNE1和第二接触电极CNE2可以在基体层BSL的一个表面上连续地形成在不同的层。此外，第三绝缘层INS3还可以设置在第一接触电极CNE1与第二接触电极CNE2之间。在实施例中，第三绝缘层INS3可以设置在第一接触电极CNE1上以完全地覆盖第一接触电极CNE1，或者可以部分地设置在第一接触电极CNE1的一个区域上，使得第三绝缘层INS3仅置于第一接触电极CNE1与第二接触电极CNE2之间。
此外，第一接触电极CNE1和第二接触电极CNE2可以设置在第一电极ELT1和第二电极ELT2之上，以覆盖第一电极ELT1和第二电极ELT2的相应的暴露区域。例如，第一接触电极CNE1和第二接触电极CNE2可以分别设置在第一电极ELT1和第二电极ELT2的至少一些区域上，以分别接触第一电极ELT1和第二电极ELT2。
例如，第一接触电极CNE1可以设置在发光元件LD的第一端EP1上，并且经由第一堤图案BNK1的第一侧壁SDW1的上部(例如，第一绝缘层INS1的第三倾斜表面ICS3或第三弯曲表面CUS3的表面)延伸到与其相邻的第一电极ELT1的上部。同样地，第二接触电极CNE2可以设置在发光元件LD的第二端EP2上，并且经由第二堤图案BNK2的第二侧壁SDW2的上部(例如，第一绝缘层INS1的第四倾斜表面ICS4或第四弯曲表面CUS4的表面)延伸到与其相邻的第二电极ELT2的上部。
因此，第一接触电极CNE1和第二接触电极CNE2可以分别电连接到第一电极ELT1和第二电极ELT2。第一电极ELT1和第二电极ELT2中的每个可以通过第一接触电极CNE1和第二接触电极CNE2中的对应一个电连接到至少一个发光元件LD的与其相邻的第一端EP1或第二端EP2。
在实施例中，第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料形成。例如，第一接触电极CNE1和第二接触电极CNE2可以包括包含ITO、IZO和ITZO的各种透明导电材料中的至少一种，并且可以是基本上透明或半透明的以满足预定透射率。因此，通过发光元件LD的第一端EP1和第二端EP2从发光元件LD发射的光可以通过第一接触电极CNE1和第二接触电极CNE2从显示面板PNL发射出。
第二绝缘层INS2可以设置在第一接触电极CNE1和第二接触电极CNE2上。例如，第二绝缘层INS2可以形成和/或设置在显示区域DA的整个表面上，以覆盖形成在每个发射区域EMA中的第一堤图案BNK1和第二堤图案BNK2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、第一绝缘图案INP1、发光元件LD、第二绝缘图案INP2以及第一接触电极CNE1和第二接触电极CNE2。第二绝缘层INS2可以包括至少一个无机层和/或有机层。
在实施例中，第二绝缘层INS2可以包括具有多层结构的薄膜封装层。例如，第二绝缘层INS2可以由具有多层结构的薄膜封装层形成，多层结构包括至少两个无机绝缘层和置于至少两个无机绝缘层之间的至少一个有机绝缘层。这里，第二绝缘层INS2的构成材料和/或结构可以各种方式改变。在一些实施例中，至少一个外覆层OC和/或封装基底等还可以设置在第二绝缘层INS2之上。
在实施例中，第二绝缘层INS2和外覆层OC均可以由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2和外覆层OC均可以包括各种公知的有机/无机绝缘材料。
根据上述实施例，可以通过形成第一绝缘图案INP1(或用于形成第一绝缘图案INP1的第一绝缘材料层)来确保第一绝缘层INS1与发光元件LD中的每个的第一端EP1和第二端EP2之间的间隔距离。因此，可以防止发生第一接触电极CNE1和第二接触电极CNE2的断开，使得每个发光元件LD可以可靠地连接在每个像素PXL的第一电极ELT1与第二电极ELT2之间。
因此，根据上述实施例，可以增大供应到每个像素区域的发光元件LD的利用率(例如，作为每个有效光源的使用率)，并且可以稳定像素PXL的发射特性。例如，可以增大供应到每个像素区域的发光元件LD电连接在第一电极ELT1与第二电极ELT2之间的比例。因此，可以增大用于形成像素PXL的材料的效率(例如，发光元件LD的利用率)，使得可以降低制造显示装置的成本，并且可以可靠地形成每个像素PXL的光源单元LSU。
图10是示出了根据本公开的实施例的像素PXL的平面图，并且例如示出了根据图7a的实施例的像素PXL的修改实施例。图11a至图11d均是示出了根据本公开的实施例的像素PXL的剖视图，并且例如示出了沿着图10的线III-III’截取的像素PXL的剖面的不同实施例。图12是示出了不包括第一绝缘图案INP1的像素的实施例的剖视图，并且例如示出了相对于根据不包括第一绝缘图案INP1的对比示例的像素PXL的与图10的线III-III’对应的剖视图。例如，相对于根据图11a的实施例的像素PXL，图12示出了根据不包括第一绝缘图案INP1的对比示例的像素PXL。在图10至图12的实施例的描述中，同样的附图标记将用于指示与先前实施例的组件相似或相同的组件(例如，对应的组件)，并且将省略其详细解释。
参照图10至图11d，发光元件LD可以对准和偏置以定位为与靠近第一电极ELT1和第二电极ELT2中的任何一个电极相比更靠近另一电极。例如，连接在每个像素PXL的第一电极ELT1与第二电极ELT2之间的发光元件中的大多数(例如，以正向方向和/或反向方向连接在第一电极ELT1与第二电极ELT2之间的发光元件LD和LDrv的近似70％或更多(例如，80％或更多))可以对准为定位为与靠近第二电极ELT2相比更靠近第一电极ELT1，并且以正向方向连接在第一电极ELT1与第二电极ELT2之间。
在实施例中，在将发光元件LD对准在第一电极ELT1与第二电极ELT2之间以形成每个光源单元LSU的操作中，可以通过调整要施加到第一电极ELT1和第二电极ELT2的对准信号(或对准电压)或者形成磁场来控制供应到每个像素区域(例如，每个像素PXL的发射区域EMA)的发光元件LD以任何一个方向(例如，正向方向)对准和偏置。例如，发光元件LD可以对准以偏置，使得通过控制要施加到第一电极ELT1和第二电极ELT2的对准信号(或对准电压)或者形成磁场来增大以正向方向连接在每个像素PXL的第一电极ELT1与第二电极ELT2之间的发光元件LD的数量。在这种情况下，发光元件LD可以朝向第一电极ELT1和第二电极ELT2中的任何一个电极(例如，第一电极ELT1)对准和偏置。
如此，在发光元件LD偏置和/或偏心地对准使得以正向方向连接在第一电极ELT1与第二电极ELT2之间的发光元件LD的数量增大的情况下，可以增大供应到每个像素区域的发光元件LD的利用率(例如，作为每个有效光源的使用率)。因此，可以降低制造显示装置的成本，并且可以可靠地形成每个光源单元LSU。
此外，在本公开的实施例中，由于第一绝缘图案INP1形成在发光元件LD之下，因此即使在发光元件LD在第一电极ELT1与第二电极ELT2之间偏心地对准的情况下，也可以有效地防止发生第一接触电极CNE1和第二接触电极CNE2的断开。例如，在本公开的实施例中，在已经形成第一绝缘材料层以覆盖第一绝缘层INS1之后对准发光元件LD之后，可以在发光元件LD上形成第二绝缘材料层，然后可以通过同时蚀刻第一绝缘材料层和第二绝缘材料层来形成第一绝缘图案INP1和第二绝缘图案INP2。因此，在第一绝缘层INS1与发光元件LD中的每个的第一端EP1和第二端EP2之间确保等于或大于第一绝缘图案INP1(或第一绝缘材料层)的厚度的间隔距离d，使得可以确保足以在第一绝缘层INS1与第一端EP1和第二端EP2之间形成第一接触电极CNE1和第二接触电极CNE2的空间。因此，可以有效地防止发生第一接触电极CNE1和第二接触电极CNE2的断开。
另一方面，根据图12的实施例的像素PXL不包括第一绝缘图案INP1，使得当发光元件LD对准(具体地，根据偏置对准偏心地对准)时，发光元件LD中的每个的一端会与第一绝缘层INS1紧密接触地对准。例如，发光元件LD的第一端EP1会与第一绝缘层INS1紧密接触地对准，使得在第一端EP1与第一绝缘层INS1之间不会形成足以形成第一接触电极CNE1的空间(例如，用于沉积导电材料以形成第一接触电极CNE1的空间)。在这种情况下，如果通过溅射方案等形成第一接触电极CNE1，则用于形成第一接触电极CNE1的导电材料不会沉积为可靠地覆盖第一端EP1，使得第一接触电极CNE1会断开。例如，用于形成第一接触电极CNE1的导电材料不会到达第一端EP1之下的区域，使得第一接触电极CNE1会在第一端EP1周围断开。因此，发光元件LD不会完全地连接在第一电极ELT1与第二电极ELT2之间，由此会降低发光元件LD的利用效率。此外，在足够数量的发光元件LD未以正向方向连接在第一电极ELT1与第二电极ELT2之间的情况下，对应的像素PXL会由于在光源单元LSU中引起的连接故障而被显露为暗点。
图13a至图13j是顺序地示出了根据本公开的实施例的制造显示装置的方法的剖视图，并且例如示出了制造包括图10和图11a的像素PXL的显示装置的方法的实施例。
参照图5至图13a，在基体层BSL上在每个像素区域中形成包括像素电路PXC的电路层PCL。在电路层PCL上形成第一堤图案BNK1和第二堤图案BNK2。这里，在省略电路层PCL的情况下，可以在基体层BSL(或其上形成有缓冲层BFL的基体层BSL)的一个表面上直接形成第一堤图案BNK1和第二堤图案BNK2。
在实施例中，第一堤图案BNK1和第二堤图案BNK2可以通过形成包括无机材料和/或有机材料的绝缘层的工艺以及/或者图案化工艺(例如，光工艺)形成，也可以通过各种类型的已知工艺形成。在实施例中，可以在基体层BSL上的同一层(或同一平面)使用相同的材料同时形成第一堤图案BNK1和第二堤图案BNK2，但是本公开不限于此。
参照图13b，在其上形成有第一堤图案BNK1和第二堤图案BNK2的基体层BSL上形成第一电极ELT1和第二电极ELT2。例如，可以在第一堤图案BNK1和第二堤图案BNK2上分别形成第一电极ELT1和第二电极ELT2。这里，在省略第一堤图案BNK1和/或第二堤图案BNK2的情况下，可以在基体层BSL(或其上形成有电路层PCL的基体层BSL)的一个表面上直接形成第一电极ELT1和第二电极ELT2。
在实施例中，可以在第一堤图案BNK1上形成第一电极ELT1，使得其一个区域通过第一堤图案BNK1突出。同样地，可以在第二堤图案BNK2上形成第二电极ELT2，使得其一个区域通过第二堤图案BNK2突出。
在实施例中，第一电极ELT1和第二电极ELT2可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺形成，也可以通过各种类型的已知工艺形成。第一电极ELT1和第二电极ELT2中的每个可以由单层或多层形成。例如，第一电极ELT1和第二电极ELT2中的每个可以由具有单层结构的导电图案或者具有包括对应的反射电极和对应的导电盖层的多层结构的导电图案形成。在实施例中，可以在基体层BSL上的同一层(或同一平面)使用相同的材料同时形成第一电极ELT1和第二电极ELT2，但是本公开不限于此。
参照图13c，在基体层BSL以及第一电极ELT1和第二电极ELT2上形成第一绝缘层INS1和第一绝缘材料层INP1’。在实施例中，第一绝缘层INS1和第一绝缘材料层INP1’顺序地形成且具有不同的蚀刻选择性。例如，在基体层BSL上形成具有第一蚀刻选择性的第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2之后，可以在第一绝缘层INS1上形成具有第二蚀刻选择性的第一绝缘材料层INP1’以覆盖第一绝缘层INS1。
在实施例中，第一绝缘层INS1和第一绝缘材料层INP1’均可以通过包括无机绝缘材料和/或有机绝缘材料的绝缘层的沉积工艺形成，也可以通过各种类型的已知工艺形成。此外，第一绝缘层INS1和第一绝缘材料层INP1’可以具有相同的厚度或不同的厚度。
在实施例中，第一绝缘层INS1和第一绝缘材料层INP1’可以由不同的材料形成。例如，第一绝缘层INS1可以由第一绝缘材料形成，并且第一绝缘材料层INP1’可以由与第一绝缘材料不同的第二绝缘材料形成。例如，可以通过在基体层BSL以及第一电极ELT1和第二电极ELT2上沉积氮化硅(SiNx)来形成第一绝缘层INS1。可以通过在第一绝缘层INS1上沉积氧化硅(SiOx)来形成第一绝缘材料层INP1’。
参照图13d，可以在每个像素PXL的第一电极ELT1与第二电极ELT2之间供应且对准至少一个发光元件LD，例如，多个发光元件LD。例如，可以在其上形成有第一电极ELT1和第二电极ELT2、第一绝缘层INS1、第一绝缘材料层INP1’等的基体层BSL上将多个发光元件LD供应到每个像素区域(例如，每个像素PXL的发射区域EMA)。另外，通过将预定对准电压施加到第一电极ELT1和第二电极ELT2，可以在第一电极ELT1与第二电极ELT2之间形成电场，由此可以在第一电极ELT1与第二电极ELT2之间使发光元件LD对准。可以与发光元件的供应同时执行将预定对准电压施加到第一电极ELT1和第二电极ELT2的操作，或者在发光元件LD的供应之后执行将预定对准电压施加到第一电极ELT1和第二电极ELT2的操作。
在实施例中，可以以通过喷墨印刷方案或狭缝涂覆方案等将其中分散有多个发光元件LD的溶液(也被称为“发光元件墨(LED墨)”)施加到基体层BSL的每个发射区域EMA这样的方式将发光元件LD供应到每个像素区域。然而，供应发光元件LD的方案不限于前述方案，并且可以以各种其它方式将发光元件LD供应到每个像素区域。
在实施例中，通过将AC对准电压或具有参考电位的恒定电压供应到第一电极ELT1和第二电极ELT2中的每个，可以在第一电极ELT1与第二电极ELT2之间形成用于发光元件LD的自对准的电场。例如，通过将AC对准电压施加到像素PXL中的每个的第二电极ELT2且将具有参考电位(例如，接地电位)的恒定电压供应到像素PXL中的每个的第一电极ELT1，可以在每个像素PXL的第一电极ELT1与第二电极ELT2之间使发光元件LD对准。
在实施例中，可以在对应的像素PXL的第一电极ELT1与第二电极ELT2之间在水平方向上使每个发光元件LD对准。例如，发光元件LD中的每个的第一端EP1可以设置为面对第一电极ELT1。发光元件LD中的每个的第二端EP2可以设置为面对第二电极ELT2。
在实施例中，可以通过调整要施加到第一电极ELT1和第二电极ELT2的对准信号(或对准电压)或者形成磁场来控制供应到每个像素区域的发光元件LD以任何一个方向(例如，正向方向)对准和偏置。在这种情况下，发光元件LD可以偏心地对准以定位为更靠近第一电极ELT1和第二电极ELT2中的任何一个电极(例如，第一电极ELT1)。例如，至少一些发光元件LD可以对准为更靠近第一电极ELT1，使得一些发光元件LD与第一绝缘材料层INP1’的设置在第一堤图案BNK1的第一侧壁SDW1上的一个区域紧密接触。
参照图13e，在其上设置有第一绝缘材料层INP1’和发光元件LD的基体层BSL上形成第二绝缘材料层INP2’，以覆盖第一绝缘材料层INP1’和发光元件LD。第二绝缘材料层INP2’可以通过包括无机绝缘材料和/或有机绝缘材料的绝缘层的沉积工艺以及图案化工艺形成，也可以通过各种类型的已知工艺形成。
在实施例中，第二绝缘材料层INP2’可以形成为具有与第一绝缘材料层INP1’的蚀刻选择性相同的蚀刻选择性(即，第二蚀刻选择性)。例如，在第一绝缘层INS1和第一绝缘材料层INP1’分别由第一绝缘材料和第二绝缘材料形成的情况下，第二绝缘材料层INP2’可以由第二绝缘材料形成，由此第一绝缘材料层INP1’和第二绝缘材料层INP2’可以具有相同的蚀刻选择性。可选地，在实施例中，可以使用与第一绝缘材料层INP1’的材料和/或制造方法不同的材料和/或制造方法形成第二绝缘材料层INP2’，并且第一绝缘材料层INP1’和第二绝缘材料层INP2’可以形成为相对于相同的蚀刻气体具有相同的选择性。
参照图13f，可以通过蚀刻第一绝缘材料层INP1’和第二绝缘材料层INP2’来暴露发光元件LD的第一端EP1和第二端EP2。例如，可以通过使用预定蚀刻气体同时蚀刻第一绝缘材料层INP1’和第二绝缘材料层INP2’来形成第一绝缘图案INP1和第二绝缘图案INP2。
在实施例中，当蚀刻第一绝缘材料层INP1’时，第一绝缘图案INP1可以形成为设置在发光元件LD的下部之下，包括设置在发光元件LD的第一端EP1和第二端EP2的下部之下。此外，当蚀刻第二绝缘材料层INP2’时，第二绝缘图案INP2可以形成为设置在发光元件LD的除了发光元件LD的第一端EP1和第二端EP2之外的一些区域之上。因此，可以暴露发光元件LD的第一端EP1和第二端EP2。
参照图13g，通过蚀刻第一绝缘层INS1来暴露第一电极ELT1和第二电极ELT2中的每个的一个区域。例如，可以在第一堤图案BNK1和第二堤图案BNK2中的每个的一个区域之上蚀刻第一绝缘层INS1，使得暴露第一电极ELT1和第二电极ELT2中的每个的一个区域。
参照图13h，在发光元件LD的第一端EP1和第一电极ELT1上形成第一接触电极CNE1，并且在发光元件LD的第二端EP2和第二电极ELT2上形成第二接触电极CNE2。在实施例中，第一接触电极CNE1可以形成为将发光元件LD的第一端EP1电连接到第一电极ELT1。第二接触电极CNE2可以形成为将发光元件LD的第二端EP2电连接到第二电极ELT2。
在实施例中，可以同时形成第一接触电极CNE1和第二接触电极CNE2。然而，本公开不限于此。例如，在实施例中，可以顺序地形成第一接触电极CNE1和第二接触电极CNE2。
在实施例中，第一接触电极CNE1和第二接触电极CNE2可以通过形成包括至少一种相同或不同的导电材料的导电层的工艺以及/或者图案化工艺形成，也可以通过各种类型的已知工艺形成。在实施例中，可以使用至少一种透明电极材料使第一接触电极CNE1和第二接触电极CNE2中的每个形成为基本上透明的。因此，通过第一端EP1和第二端EP2从发光元件LD发射的光可以穿过第一接触电极CNE1和第二接触电极CNE2。
参照图13i，在基体层BSL的其上形成有第一接触电极CNE1和第二接触电极CNE2的一个表面上形成第二绝缘层INS2。在实施例中，第二绝缘层INS2可以通过包括无机绝缘材料和/或有机绝缘材料的至少一个绝缘层的沉积工艺形成，也可以通过各种类型的已知工艺形成。
参照图13j，在基体层BSL的其上形成有第二绝缘层INS2的一个表面上形成外覆层OC。在实施例中，外覆层OC可以通过包括无机绝缘材料和/或有机绝缘材料的至少一个绝缘层的沉积工艺形成，也可以通过各种类型的已知工艺形成。
在实施例中，外覆层OC可以由包括多个无机绝缘层和置于无机绝缘层之间的至少一个有机绝缘层的薄膜封装层形成。在实施例中，外覆层OC可以由单层形成，或者可以省略外覆层OC。在实施例中，可以在包括像素PXL的基体层BSL上设置代替外覆层OC的封装基底等。
可以通过前述工艺制造根据本公开的实施例的包括像素PXL(例如，根据图11a的实施例的像素PXL)的显示面板PNL。
图14a至图14c是均示出了根据本公开的实施例的像素PXL的平面图。在图14a至图14c的实施例的描述中，同样的附图标记将用于指示与先前实施例的组件相似或相同的组件，并且将省略其详细解释。
参照图14a，每个第一电极ELT1和每个第二电极ELT2可以具有圆形或环形的形状。例如，第二电极ELT2可以具有圆形形状，并且第一电极ELT1可以具有包围每个对应的第二电极ELT2的环形的形状。
第一堤图案BNK1和/或第一接触电极CNE1可以具有与每个第一电极ELT1的形状对应的形状。例如，第一堤图案BNK1和第一接触电极CNE1可以具有形成为与第一电极ELT1叠置的环形的形状。
第二堤图案BNK2和/或第二接触电极CNE2可以具有与每个第二电极ELT2的形状对应的形状。例如，第二堤图案BNK2和第二接触电极CNE2可以具有形成为与第二电极ELT2叠置的圆形的形状。
在实施例中，多个第一电极ELT1和/或多个第二电极ELT2可以设置在每个像素区域中。例如，至少两对第一电极ELT1和第二电极ELT2可以设置在每个像素区域中。例如，多个第二电极ELT2可以设置在沿第二方向DR2彼此间隔开的位置处。此外，多个第一电极ELT1可以在第二方向DR2上设置以包围每个第二电极ELT2。
在实施例中，多个第一电极ELT1可以一体地或非一体地彼此连接。例如，多个第一电极ELT1可以通过至少一个第一连接件CNP1彼此一体地连接。
在实施例中，多个第二电极ELT2可以一体地或非一体地彼此连接。例如，多个第二电极ELT2可以彼此单独地间隔开，并且通过第二接触孔CH2和副电极线ELI2_2连接到主电极线ELI2_1。
在实施例中，主电极线ELI2_1和副电极线ELI2_2可以形成第二电极线ELI2，并且均可以设置在与第二电极ELT2相同或不同的层。例如，主电极线ELI2_1可以设置在与第一电极ELT1和第二电极ELT2的层相同的层。副电极线ELI2_2可以设置在与第一电极ELT1和第二电极ELT2的层分开的层，并且至少一个绝缘层置于其间。例如，副电极线ELI2_2可以设置在与图11a等中所示的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层，并且通过第二接触孔CH2电连接到第二电极ELT2和主电极线ELI2_1。
参照图14b，第二堤图案BNK2和第二接触电极CNE2中的至少一个可以形成为环形形状。例如，第二堤图案BNK2可以具有包括形成在与每个第二接触孔CH2对应的区域中的开口的环形形状，使得第二堤图案BNK2不与第二接触孔CH2叠置。
参照图14c，第二接触孔CH2可以设置在其中形成有每个第二堤图案BNK2的区域的周边中。在这种情况下，即使第二堤图案BNK2不包括开口，第二堤图案BNK2也可以不与第二接触孔CH2叠置。
如前述实施例中所示，包括形成像素PXL的第一电极ELT1和/或第二电极ELT2等的相应的电极、堤图案和/或绝缘图案等除了具有条形形状，还可以被修改为具有包括圆形形状等的各种形状。例如，第一电极ELT1和第二电极ELT2、第一接触电极CNE1和第二接触电极CNE2、第一堤图案BNK1和第二堤图案BNK2以及第一绝缘图案INP1和第二绝缘图案INP2均可以具有圆形形状、椭圆形形状或各种多边形形状或者与其对应的环形形状。换句话说，形成像素PXL的相应的电极、堤图案和/或绝缘图案的形状、尺寸、数量和/或位置等可以没有特别限制，并且可以根据实施例以各种方式改变。
虽然通过详细的实施例描述了本公开的构思，但是应注意的是，上述实施例仅是描述性的，而不应被认为是限制性的。本领域技术人员应理解的是，在不脱离如由权利要求限定的公开的范围的情况下，可以在此进行各种改变、替换和更改。
本公开的范围不受本说明书的详细描述限制，并且应由所附权利要求限定。此外，从权利要求及其等同物的含义和范围衍生出的本公开的所有改变或修改应被解释为包括在本公开的范围内。

Claims (20)

1.一种显示装置，所述显示装置包括设置在显示区域中的像素，
其中，所述像素包括：
第一电极和第二电极，彼此间隔开；
第一绝缘层，设置在所述第一电极和所述第二电极中的每个的一个区域上且设置在所述第一电极与所述第二电极之间的区域中，并且具有第一蚀刻选择性；
第一绝缘图案，在所述第一电极与所述第二电极之间的所述区域中设置在所述第一绝缘层上，并且具有第二蚀刻选择性；
发光元件，设置在所述第一绝缘图案上，并且包括第一端和第二端；
第二绝缘图案，具有所述第二蚀刻选择性，并且设置在所述发光元件的一个区域上，使得所述发光元件的所述第一端和所述第二端被暴露；以及
第三电极和第四电极，被构造为将所述发光元件的所述第一端和所述第二端分别电连接到所述第一电极和所述第二电极。
2.根据权利要求1所述的显示装置，
其中，所述第一绝缘层包括第一绝缘材料，并且
其中，所述第一绝缘图案和所述第二绝缘图案包括与所述第一绝缘材料不同的第二绝缘材料。
3.根据权利要求1所述的显示装置，其中，所述发光元件与所述第一绝缘层间隔开，并且所述第一绝缘图案置于所述发光元件与所述第一绝缘层之间。
4.根据权利要求1所述的显示装置，其中，所述第一绝缘图案设置在所述第一绝缘层上且仅在所述发光元件和所述第二绝缘图案之下。
5.根据权利要求1所述的显示装置，其中，所述发光元件与所述第一绝缘层间隔开等于或大于所述第一绝缘图案的厚度的距离。
6.根据权利要求1所述的显示装置，其中，所述像素还包括：
第一堤图案，设置在所述第一电极的一个区域之下；以及
第二堤图案，设置在所述第二电极的一个区域之下。
7.根据权利要求6所述的显示装置，
其中，所述第一堤图案包括面对所述发光元件的所述第一端的第一侧壁，并且
其中，所述第二堤图案包括面对所述发光元件的所述第二端的第二侧壁。
8.根据权利要求7所述的显示装置，
其中，所述第三电极设置在所述第一端上且经由所述第一侧壁的上部延伸到所述第一电极的上部，并且
其中，所述第四电极设置在所述发光元件的所述第二端上且经由所述第二侧壁的上部延伸到所述第二电极的上部。
9.根据权利要求1所述的显示装置，
其中，所述像素包括包含所述发光元件且连接在所述第一电极与所述第二电极之间的多个发光元件，并且
其中，所述多个发光元件设置为与靠近所述第二电极相比更靠近所述第一电极。
10.根据权利要求1所述的显示装置，
其中，所述第一电极连接到第一电源，并且
其中，所述第二电极连接到第二电源。
11.根据权利要求10所述的显示装置，
其中，所述像素还包括连接在所述第一电源与所述第一电极之间的像素电路，
其中，所述显示区域包括：
电路层，其中设置有所述像素电路的电路元件；以及
显示层，与所述电路层叠置，并且其中设置有所述第一电极、所述第二电极、所述发光元件。
12.一种制造显示装置的方法，所述方法包括以下步骤：
在基体层上形成第一电极和第二电极；
在所述基体层上形成具有第一蚀刻选择性的第一绝缘层，使得所述第一绝缘层覆盖所述第一电极和所述第二电极；
在所述第一绝缘层上形成具有第二蚀刻选择性的第一绝缘材料层；
将发光元件供应到其上形成有所述第一绝缘材料层的所述基体层上，并且在所述第一电极与所述第二电极之间使所述发光元件对准；
在所述基体层上形成具有所述第二蚀刻选择性的第二绝缘材料层，使得所述第二绝缘材料层覆盖所述第一绝缘材料层和所述发光元件；
通过蚀刻所述第一绝缘材料层和所述第二绝缘材料层来暴露所述发光元件的第一端和第二端；
通过蚀刻所述第一绝缘层暴露所述第一电极和所述第二电极中的每个的一个区域；以及
形成被构造为将所述发光元件的所述第一端和所述第二端分别电连接到所述第一电极和所述第二电极的第三电极和第四电极。
13.根据权利要求12所述的方法，
其中，所述第一绝缘层由第一绝缘材料形成，并且
其中，所述第一绝缘材料层由与所述第一绝缘材料不同的第二绝缘材料形成。
14.根据权利要求13所述的方法，其中，所述第二绝缘材料层由所述第二绝缘材料形成。
15.根据权利要求12所述的方法，
其中，同时蚀刻所述第一绝缘材料层和所述第二绝缘材料层，
其中，通过蚀刻所述第一绝缘材料层形成第一绝缘图案，使得所述第一绝缘图案设置在所述发光元件的下部之下，包括设置在所述发光元件的所述第一端和所述第二端的下部之下，并且
其中，通过蚀刻所述第二绝缘材料层形成第二绝缘图案，使得所述第二绝缘图案设置在所述发光元件的除了所述发光元件的所述第一端和所述第二端之外的一个区域之上。
16.根据权利要求12所述的方法，所述方法还包括在形成所述第一电极和所述第二电极之前在所述基体层上形成第一堤图案和第二堤图案。
17.根据权利要求16所述的方法，
其中，在所述第一堤图案上形成所述第一电极，使得所述第一电极的一个区域通过所述第一堤图案突出，并且
其中，在所述第二堤图案上形成所述第二电极，使得所述第二电极的一个区域通过所述第二堤图案突出。
18.根据权利要求12所述的方法，其中，供应且对准所述发光元件的步骤包括：
将包括所述发光元件的多个发光元件供应到其中形成有所述第一电极和所述第二电极的每个像素区域；以及
通过在所述第一电极与所述第二电极之间形成电场来在所述第一电极与所述第二电极之间使所述发光元件对准。
19.根据权利要求18所述的方法，其中，所述发光元件对准以定位为与靠近所述第二电极相比更靠近所述第一电极。
20.根据权利要求12所述的方法，所述方法还包括在形成所述第一电极和所述第二电极之前在所述基体层上形成包括像素电路的电路层。
CN202080062346.8A 2019-09-05 2020-08-24 显示装置及制造其的方法 Pending CN114375497A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190110147A KR102670809B1 (ko) 2019-09-05 2019-09-05 표시 장치 및 그의 제조 방법
KR10-2019-0110147 2019-09-05
PCT/KR2020/095120 WO2021045605A1 (ko) 2019-09-05 2020-08-24 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN114375497A true CN114375497A (zh) 2022-04-19

Family

ID=74852598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080062346.8A Pending CN114375497A (zh) 2019-09-05 2020-08-24 显示装置及制造其的方法

Country Status (5)

Country Link
US (1) US20220375990A1 (zh)
EP (1) EP4027391A4 (zh)
KR (1) KR102670809B1 (zh)
CN (1) CN114375497A (zh)
WO (1) WO2021045605A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
CN114093241B (zh) * 2020-08-25 2023-08-15 合肥鑫晟光电科技有限公司 驱动背板及其制作方法、显示装置
KR20230000037A (ko) * 2021-06-23 2023-01-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20230010157A (ko) * 2021-07-09 2023-01-18 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20230013669A (ko) * 2021-07-15 2023-01-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230028608A (ko) * 2021-08-19 2023-03-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20230131327A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 트랜지스터 및 표시 장치
KR20240099548A (ko) * 2022-12-21 2024-07-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755110B1 (en) * 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102415812B1 (ko) * 2017-09-22 2022-07-01 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
KR102503168B1 (ko) * 2018-02-08 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102545982B1 (ko) * 2018-07-24 2023-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP4027391A1 (en) 2022-07-13
KR102670809B1 (ko) 2024-06-03
KR20210029337A (ko) 2021-03-16
EP4027391A4 (en) 2023-10-18
US20220375990A1 (en) 2022-11-24
WO2021045605A1 (ko) 2021-03-11

Similar Documents

Publication Publication Date Title
EP4027391A1 (en) Display device, and method for producing same
EP3913678A1 (en) Light-emitting device and display device comprising same
EP3913677A1 (en) Display device
CN112740406A (zh) 显示设备及制造其的方法
EP3910676A1 (en) Display device and manufacturing method therefor
CN112740407A (zh) 显示装置及其制造方法
CN113196487A (zh) 显示装置及其制造方法
CN112913025A (zh) 发光装置和包括发光装置的显示装置
CN113498552A (zh) 显示装置
EP3866203A1 (en) Light-emitting device, manufacturing method therefor, and display device comprising same
EP3937248A1 (en) Pixel, display device including same, and manufacturing method therefor
CN113169206A (zh) 发光器件和具有该发光器件的显示装置
EP3989287A1 (en) Display device, and method for manufacturing same
EP3961710A1 (en) Display device and manufacturing method thereof
EP4163972A1 (en) Display device
CN113707689A (zh) 像素和具有该像素的显示装置
CN116325160A (zh) 显示装置及其制造方法
CN116034477A (zh) 显示装置
KR20220027376A (ko) 화소 및 이를 포함한 표시 장치
EP4246575A2 (en) Display device
CN115606012A (zh) 显示装置
KR20240117681A (ko) 표시 장치
CN115803899A (zh) 显示装置及其制造方法
CN117253952A (zh) 显示设备
CN114695422A (zh) 显示设备及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination