CN114362722A - 一种对离散信号进行高倍内插的升采样方法及装置 - Google Patents

Abstract

本发明涉及数字信号处理技术领域，公开了一种对离散信号进行高倍内插的升采样方法及装置。通过本发明创造，提供了一种分级实现高倍内插值升采样设计的方案，即先根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，然后对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果，如此通过内插分级设计来对高倍内插进行任务拆分，可使拆分后的各级内插倍数分别小于或等于FIR滤波器所支持的最大内插值，进而可以通过多级级联FIR滤波器的方式，解决单级FIR滤波器所存在的最大内插值受限问题，实现在高倍内插值的同时又满足通带容限和阻带容限的目的。此外在FPGA中实现时，所需消耗的可编程逻辑资源可最小。

Description

一种对离散信号进行高倍内插的升采样方法及装置

技术领域

本发明属于数字信号处理技术领域，具体地涉及一种对离散信号进行高倍内插的升采样方法及装置。

背景技术

在数字信号处理工程应用中，特别是在嵌入式***中需要对数据进行采集和处理。在采集数据时，往往会采用高采样率的模拟数字转换器ADC(Analog to DigitalConverter)，这时就需要采用降采样(Downsampling)来降低采样率以减少信号处理的MIPS(Million Instructions Per Second，单字长定点指令平均执行速度的英文缩写，每秒处理的百万级的机器语言指令数)，或者在需要对多个信号源进行处理时，需要采用降采样(Downsampling)或者升采样(Upsampling)来将多个信号同步到相同的采样率。

在升采样设计中，通常需要对原始的离散信号进行内插(即在已知抽样序列的相邻抽样点之间等间隔地***I-1个零值点，其中，I表示内插倍数)操作，然后进行低通滤波处理，即直接的内插操作会在频谱上使周期变长，导致将原本不在一个周期频谱里的信号引入进来，称为“镜像”，为防止“镜像”，就需对插值后的信号进行低通滤波，去除原采样率信号外的信号。传统的实现方法是使用单级FIR(Finite Impulse Response，即有限长单位冲激响应滤波器，是数字信号处理***中最基本的原件，它可以保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的***)滤波器来设计低通滤波器，例如在Vivado(即Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境)设计平台中，具体使用FIR IP核来实现。

但是由于FIR IP核不支持高倍内插(即内插倍数大于4000)，使得在高倍内插情况下将无法使用。针对这种高倍内插情况，可以使用CIC滤波器(在数字信号处理中，CIC滤波器是FIR滤波器中最优的一种，其由一对或多对积分-梳状滤波器组成)，即使用CIC IP核来实现高倍内插，并在滤波器内部再实现低通滤波；如果要实现这样的滤波器，只有当有用信号的频带相对于采样信号的速率很小时才能设计符合要求的滤波器，这样的话在通带衰减较大的情况下也对有用信号影响较小，而有用信号的频带相对于采样信号的速率很小也就是意味着信号的采样率很高，所以，CIC滤波器适合应用在多级信号处理的前端，作为抗混叠滤波器使用，或者是作为后端的抗混叠插值滤波器。但是在实现高倍内插值升采样设计要求下，要同时满足通带容限和阻带容限的误差，CIC滤波器实现起来就比较困难，因为要想阻带衰减大，就要增大滤波器的级数，但是会导致通带容限增大。

由此在具体的高倍内插值升采样设计中，如何提供一种巧妙的设计方法来解决单级FIR滤波器所存在的最大内插值受限问题，进而实现在高倍内插值(即内插值大于4000倍)的同时又满足通带容限和阻带容限的目的，是本领域技术人员亟需研究的课题。

发明内容

为了解决现有升采样设计并没有充分考虑到高内插倍数的情形以及没有考虑到FIR IP核内插倍数的限制情况和采用CIC滤波器实现高倍内插值所带来的问题，本发明目的在于提供一种新型的且对离散信号进行高倍内插的升采样方法及装置，可通过内插分级设计来对高倍内插进行任务拆分，使拆分后的各级内插倍数分别小于或等于FIR滤波器所支持的最大内插值，进而可以通过多级级联FIR滤波器的方式，解决单级FIR滤波器所存在的最大内插值受限问题，实现在高倍内插值的同时又满足通带容限和阻带容限的目的，便于实际应用和推广。

第一方面，本发明提供了一种对离散信号进行高倍内插的升采样方法，包括：

根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，其中，所述各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，所述各级升采样处理的内插倍数与所述内插目标倍数满足如下关系：

式中，∏表示各项连乘的运算符号，N表示所述至少两级升采样处理的总级数且有N＝Roundup(log_nM,0)，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值，i表示正整数，m_i表示在所述至少两级升采样处理中第i级升采样处理的内插倍数且有m_i≤n和m_i∈R，R表示正整数集合；

对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果。

基于上述发明内容，提供了一种分级实现高倍内插值升采样设计的方案，即先根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，然后对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果，如此通过内插分级设计来对高倍内插进行任务拆分，可使拆分后的各级内插倍数分别小于或等于FIR滤波器所支持的最大内插值，进而可以通过多级级联FIR滤波器的方式，解决单级FIR滤波器所存在的最大内插值受限问题，实现在高倍内插值的同时又满足通带容限和阻带容限的目的。

在一个可能的设计中，根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，包括：

根据为合数的内插目标倍数，按照如下公式确定总级数N：

N＝Roundup(log_nM,0)

式中，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值；

根据所述内插目标倍数M的所有因数，得到至少一个因数组合，其中，所述至少一个因数组合中的各个因数组合分别包含有不同的N个非1正整数，所述N个非1正整数与所述内插目标倍数M满足如下关系：

式中，∏表示各项连乘的运算符号，i表示正整数，

表示在所述N个非1正整数中的第i个数值且有

在所述至少一个因数组合中，将位于与最小方差值对应的因数组合中的各个数值一一对应地作为在依次的N级升采样处理中各级升采样处理的内插倍数，其中，所述各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式。

基于上述可能设计，还可以通过使所述各级升采样处理的内插倍数接近，使得在FPGA中实现时，所需消耗的可编程逻辑资源最小，进一步具有容易实现和保障运行稳定的特点。

在一个可能的设计中，根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，包括：

根据为合数的内插目标倍数，按照如下公式确定总级数N：

N＝Roundup(log_nM,0)

式中，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值；

根据所述内插目标倍数M的所有因数，得到至少一个因数组合，其中，所述至少一个因数组合中的各个因数组合分别包含有不同的N个非1正整数，所述N个非1正整数与所述内插目标倍数M满足如下关系：

式中，∏表示各项连乘的运算符号，i表示正整数，

表示在所述N个非1正整数中的第i个数值且有

针对所述至少一个因数组合中的各个因数组合，应用实现依次的N级升采样处理的仿真程序，对离散测试信号进行仿真处理，得到对应的信号升采样仿真结果及处理时间，其中，所述N级升采样处理中的各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，并将所述各级升采样处理的内插倍数一一对应地设置为对应因数组合中的各个数值；

在所述至少一个因数组合中，将位于与最短处理时间对应的因数组合中的各个数值一一对应地作为所述各级升采样处理的内插倍数。

基于上述可能设计，可得到各级升采样处理的最佳内插倍数，保障在升采样方法应用到FPGA的内部实现时，所需消耗的可编程逻辑资源最小。

在一个可能的设计中，对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果，包括：

在现场可编程逻辑门阵列FPGA的内部，对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果。

在一个可能的设计中，对原始的离散信号进行所述至少两级升采样处理，包括：

在获取经过前一级升采样处理而得的第一离散信号后，先对该第一离散信号的有效数据位宽进行截位处理，得到第二离散信号，再对该第二离散信号进行后一级升采样处理，其中，所述前一级升采样处理和所述后一级升采样处理组成所述至少两级升采样处理中的相邻两级升采样处理。

在一个可能的设计中，所述预设阈值为4000。

第二方面，本发明提供了一种对离散信号进行高倍内插的升采样装置，包括有依次级联的至少两级升采样处理模块，其中，所述至少两级升采样处理模块中的各级升采样处理模块分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，所述各级升采样处理模块的内插倍数与内插目标倍数满足如下关系：

式中，∏表示各项连乘的运算符号，N表示所述至少两级升采样处理模块的总级数且有N＝Roundup(log_nM,0)，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值，i表示正整数，m_i表示在所述至少两级升采样处理模块中第i级升采样处理模块的内插倍数且有m_i≤n和m_i∈R，R表示正整数集合；

所述至少两级升采样处理模块，用于对原始的离散信号进行至少两级升采样处理，得到信号升采样结果。

在一个可能的设计中，所述升采样装置用于布置在现场可编程逻辑门阵列FPGA的内部，以便对原始的离散信号进行至少两级升采样处理，得到信号升采样结果。

在一个可能的设计中，所述升采样装置还包括有串联在所述至少两级升采样处理模块中的相邻两级升采样处理模块之间的位宽截位处理模块；

所述位宽截位处理模块，用于在获取由前一级升采样处理模块输出的且作为前一级信号升采样结果的第一离散信号后，对该第一离散信号的有效数据位宽进行截位处理，得到第二离散信号，并将该第二离散信号送入后一级升采样处理模块中，其中，所述前一级升采样处理模块和后一级升采样处理模块组成所述相邻两级升采样处理模块。

在一个可能的设计中，所述各级升采样处理模块中的低通滤波单元分别采用有限长单位冲激响应FIR滤波器的IP核实现。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的对离散信号进行高倍内插的升采样方法的流程示意图。

图2是本发明提供的在两级升采样处理中第一级成型滤波器及第二级成型滤波器的频率响应示例图，其中，图2(a)示出了所述第一级成型滤波器的升余弦频率响应，图2(b)示出了所述第二级成型滤波器的升余弦频率响应；

图3是本发明提供的在两级升采样处理中进行第一级升采样处理时的信号时序示例图。

图4是本发明提供的在两级升采样处理中进行第二级升采样处理时的信号时序示例图。

图5是本发明提供的对离散信号进行高倍内插的升采样装置的结构示意图。

具体实施方式

下面结合附图及具体实施例来对本发明作进一步阐述。在此需要说明的是，对于这些实施例方式的说明虽然是用于帮助理解本发明，但并不构成对本发明的限定。本文公开的特定结构和功能细节仅用于描述本发明示例的实施例。然而，可用很多备选的形式来体现本发明，并且不应当理解为本发明限制在本文阐述的实施例中。

应当理解，尽管本文可能使用术语第一和第二等等来描述各种对象，但是这些对象不应当受到这些术语的限制。这些术语仅用于区分一个对象和另一个对象。例如可以将第一对象称作第二对象,并且类似地可以将第二对象称作第一对象，同时不脱离本发明的示例实施例的范围。

应当理解，对于本文中可能出现的术语“和/或”，其仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A、单独存在B或者同时存在A和B等三种情况；对于本文中可能出现的术语“/和”，其是描述另一种关联对象关系，表示可以存在两种关系，例如，A/和B，可以表示：单独存在A或者同时存在A和B等两种情况；另外，对于本文中可能出现的字符“/”，一般表示前后关联对象是一种“或”关系。

如图1～4所示，本实施例第一方面提供的所述对离散信号进行高倍内插的升采样方法,可以但不限于应用在需要对多个信号源进行处理时,并可以但不限于包括有如下步骤S1～S2。

S1.根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，其中，所述各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，所述各级升采样处理的内插倍数与所述内插目标倍数满足如下关系：

式中，∏表示各项连乘的运算符号，N表示所述至少两级升采样处理的总级数且有N＝Roundup(log_nM,0)，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值，i表示正整数，m_i表示在所述至少两级升采样处理中第i级升采样处理的内插倍数且有m_i≤n和m_i∈R，R表示正整数集合。

在所述步骤S1中，所述内插目标倍数M即为要在离散信号的相邻两值点之间内插零值点的目标数值，其需要是合数(其指在大于1的整数中除了能被1和本身整除外，还能被除0以外其他数整除的数)才能进行后续的内插任务拆分；当有M＞n时，即表明存在高倍内插情况，若采用单级FIR滤波器将存在最大内插值受限问题，需要采用本实施例提供的升采样方案，才能实现在高倍内插值的同时又满足通带容限和阻带容限的目的。所述预设阈值n可以根据FIR滤波器所支持的最大内插值来进行预设，一般的，所述预设阈值为4000。如此举例的，当所述内插目标倍数M为6000时，所述至少两级升采样处理的总级数N将等于2，即所述至少两级升采样处理为两级升采样处理：第一级升采样处理和第二级升采样处理，其中，所述第一级升采样处理和所述第二级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，所述第一级升采样处理的内插倍数m₁可为60，所述第二级升采样处理的内插倍数m₂可为100，此时有m₁*m₂＝60*100＝6000＝M，满足前述关系。

在所述步骤S1中，考虑后续步骤S2是优选在现场可编程逻辑门阵列FPGA(FieldProgrammable Gate Array)的内部实现，为了使所述至少两级升采样处理中各级升采样处理的所需逻辑资源接近，确保实现多级内插和成型滤波器的效果最佳，需要满足所述各级升采样处理的内插倍数接近这一条件，由此优选的，根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，包括但不限于有如下步骤S111～

S113。

S111.根据为合数的内插目标倍数，按照如下公式确定总级数N：

N＝Roundup(log_nM,0)

式中，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值。

在所述步骤S111中，举例的，当所述内插目标倍数M为6000时，所述至少两级升采样处理的总级数N将等于2。

S112.根据所述内插目标倍数M的所有因数，得到至少一个因数组合，其中，所述至少一个因数组合中的各个因数组合分别包含有不同的N个非1正整数，所述N个非1正整数与所述内插目标倍数M满足如下关系：

式中，∏表示各项连乘的运算符号，i表示正整数，

表示在所述N个非1正整数中的第i个数值且有

在所述步骤S112中，举例的，当所述内插目标倍数M为6000时，由于其因数包含有1、2、3、5、6、10、12、15、20、24、25、30、40、48、50、60、100、120、125、150、200、240、250、300、400、500、600、1000、1200、2000、3000和6000等，因此所得的至少一个因数组合包括有[2,3000]、[3,2000]、[5,1200]、[6,1000]、[10,600]、[12,500]、[15,400]、[20,300]、[24,250]、[25,240]、[30,200]、[40,150]、[48,125]、[50,120]和[60,100]等。

S113.在所述至少一个因数组合中，将位于与最小方差值对应的因数组合中的各个数值一一对应地作为在依次的N级升采样处理中各级升采样处理的内插倍数，其中，所述各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式。

在所述步骤S113中，由于因数组合[60,100]具有最小方差值，因此可以在两级升采样处理中，将第一级升采样处理的内插倍数m₁设置为60，以及将第二级升采样处理的内插倍数m₂设置为100，或者将第一级升采样处理的内插倍数m₁设置为100，以及将第二级升采样处理的内插倍数m₂设置为60。

S2.对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果。

在所述步骤S2中，所述原始的离散信号即为待升采样处理的目标信号，其进行所述至少两级升采样处理的具体过程，可以依次的两级升采样处理为例，如图2～4所示，在第一级升采样处理时，对所述原始的离散信号先进行内插倍数为m₁的整数倍内插操作，再进行第一级的低通滤波，成型得到第一级的信号升采样结果，然后在第二级升采样处理时，对所述第一级的信号升采样结果(其也为离散信号)先进行内插倍数为m₂的整数倍内插操作，再进行第二级的低通滤波，成型得到第二级的信号升采样结果，也就最终的信号升采样结果。如图4所示，可将离散符号数据经过m₁和m₂倍级联内插成型滤波之后，使原有的符号数据速率由s₁变成s₁*m₁*m₂，完成了升采样的操作。如此通过内插分级设计来对高倍内插进行任务拆分，可使拆分后的各级内插倍数分别小于或等于FIR滤波器所支持的最大内插值，进而可以通过多级级联FIR滤波器的方式，解决单级FIR滤波器所存在的最大内插值受限问题，实现在高倍内插值的同时又满足通带容限和阻带容限的目的。

在所述步骤S2中，优选的，可在现场可编程逻辑门阵列FPGA的内部，对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果。进一步为了使最终所得所述信号升采样结果的信号噪声最低，需要在后一级升采样处理前降低引入的信号噪声，即优选的，对原始的离散信号进行所述至少两级升采样处理，包括但不限于有：在获取经过前一级升采样处理而得的第一离散信号后，先对该第一离散信号的有效数据位宽进行截位处理，得到第二离散信号，再对该第二离散信号进行后一级升采样处理，其中，所述前一级升采样处理和所述后一级升采样处理组成所述至少两级升采样处理中的相邻两级升采样处理。前述的且对有效数据位宽进行截位处理的具体方式为现有方法。

由此基于前述步骤S1～S2所描述的且对离散信号进行高倍内插的升采样方法，提供了一种分级实现高倍内插值升采样设计的方案，即先根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，然后对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果，如此通过内插分级设计来对高倍内插进行任务拆分，可使拆分后的各级内插倍数分别小于或等于FIR滤波器所支持的最大内插值，进而可以通过多级级联FIR滤波器的方式，解决单级FIR滤波器所存在的最大内插值受限问题，实现在高倍内插值的同时又满足通带容限和阻带容限的目的。此外，还可以通过使所述各级升采样处理的内插倍数接近，使得在FPGA中实现时，所需消耗的可编程逻辑资源最小，进一步具有容易实现和保障运行稳定的特点，便于实际应用和推广。

本实施例在前述第一方面的技术方案基础上，还提供了一种如何优化确定各级升采样处理的内插倍数的可能设计一，即根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，包括但不限于有如下步骤S121～S124。

S121.根据为合数的内插目标倍数，按照如下公式确定总级数N：

N＝Roundup(log_nM,0)

式中，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值。

S122.根据所述内插目标倍数M的所有因数，得到至少一个因数组合，其中，所述至少一个因数组合中的各个因数组合分别包含有不同的N个非1正整数，所述N个非1正整数与所述内插目标倍数M满足如下关系：

式中，∏表示各项连乘的运算符号，i表示正整数，

表示在所述N个非1正整数中的第i个数值且有

S123.针对所述至少一个因数组合中的各个因数组合，应用实现依次的N级升采样处理的仿真程序，对离散测试信号进行仿真处理，得到对应的信号升采样仿真结果及处理时间，其中，所述N级升采样处理中的各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，并将所述各级升采样处理的内插倍数一一对应地设置为对应因数组合中的各个数值。

S124.在所述至少一个因数组合中，将位于与最短处理时间对应的因数组合中的各个数值一一对应地作为所述各级升采样处理的内插倍数。

在所述步骤S121～S122中，具体细节可参照前述步骤S111～S112，于此不再赘述。在所述步骤S123中，所述仿真程序可由MATLAB代码常规编写而得，并可在MATLAB软件中进行对离散测试信号的仿真处理，得到与所述各个因数组合对应的信号升采样仿真结果及处理时间。在所述步骤S124中，由于处理时间反映了全程N级升采样处理所需逻辑资源的大小：处理时间越短，所需逻辑资源越小，由此可以将位于与最短处理时间对应的因数组合中的各个数值一一对应地作为所述各级升采样处理的最佳内插倍数，保障在将步骤S2应用到FPGA的内部实现时，所需消耗的可编程逻辑资源最小。

由此基于前述步骤S121～S124所描述的可能设计一，可得到各级升采样处理的最佳内插倍数，保障在升采样方法应用到FPGA的内部实现时，所需消耗的可编程逻辑资源最小。

本实施例第二方面提供了一种对离散信号进行高倍内插的升采样装置，包括有依次级联的至少两级升采样处理模块，其中，所述至少两级升采样处理模块中的各级升采样处理模块分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，所述各级升采样处理模块的内插倍数与内插目标倍数满足如下关系：

式中，Π表示各项连乘的运算符号，N表示所述至少两级升采样处理模块的总级数且有N＝Roundup(log_nM,0)，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值，i表示正整数，m_i表示在所述至少两级升采样处理模块中第i级升采样处理模块的内插倍数且有m_i≤n和m_i∈R，R表示正整数集合；所述至少两级升采样处理模块，用于对原始的离散信号进行至少两级升采样处理，得到信号升采样结果。

如图5所示，举例的，所述升采样装置包括有两级升采样处理模块：第一级升采样处理模块和第二级升采样处理模块，其中，所述第一级升采样处理模块包括有第一整数倍内插单元和第一低通滤波单元，所述第二级升采样处理模块包括有第二整数倍内插单元和第二低通滤波单元，以便他们能够分别对离散信号进行先整数倍内插再低通滤波的处理，如此在硬件结构上可通过内插分级设计来对高倍内插进行任务拆分，可使拆分后的各级内插倍数分别小于或等于FIR滤波器所支持的最大内插值，进而可以通过多级级联FIR滤波器的方式，解决单级FIR滤波器所存在的最大内插值受限问题，实现在高倍内插值的同时又满足通带容限和阻带容限的目的。此外，所述各级升采样处理模块的内插倍数的确定方式可以参见第一方面或第一方面中任意可能设计所述的升采样方法，以便得到各级升采样处理的最佳内插倍数，保障在升采样方法应用到FPGA的内部实现时，所需消耗的可编程逻辑资源最小，进一步具有容易实现和保障运行稳定的特点，便于实际应用和推广。

在一种可能设计中，所述升采样装置用于布置在现场可编程逻辑门阵列FPGA的内部，以便对原始的离散信号进行至少两级升采样处理，得到信号升采样结果。

在一种可能设计中，所述升采样装置还包括有串联在所述至少两级升采样处理模块中的相邻两级升采样处理模块之间的位宽截位处理模块；

所述位宽截位处理模块，用于在获取由前一级升采样处理模块输出的且作为前一级信号升采样结果的第一离散信号后，对该第一离散信号的有效数据位宽进行截位处理，得到第二离散信号，并将该第二离散信号送入后一级升采样处理模块中，其中，所述前一级升采样处理模块和后一级升采样处理模块组成所述相邻两级升采样处理模块。

在一种可能设计中，所述各级升采样处理模块中的低通滤波单元分别采用有限长单位冲激响应FIR滤波器的IP核实现。

本实施例第二方面提供的前述装置的工作过程、工作细节和技术效果，可以参见第一方面或第一方面中任意可能设计所述的升采样方法，于此不再赘述。

最后应说明的是，本发明不局限于上述可选的实施方式，任何人在本发明的启示下都可得出其他各种形式的产品。上述具体实施方式不应理解成对本发明的保护范围的限制，本发明的保护范围应当以权利要求书中界定的为准，并且说明书可以用于解释权利要求书。

Claims (10)

1.一种对离散信号进行高倍内插的升采样方法，其特征在于，包括：

根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，其中，所述各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，所述各级升采样处理的内插倍数与所述内插目标倍数满足如下关系：

式中，∏表示各项连乘的运算符号，N表示所述至少两级升采样处理的总级数且有N＝Roundup(log_nM,0)，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值，i表示正整数，m_i表示在所述至少两级升采样处理中第i级升采样处理的内插倍数且有m_i≤n和m_i∈R，R表示正整数集合；

对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果。

2.如权利要求1所述的升采样方法，其特征在于，根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，包括：

根据为合数的内插目标倍数，按照如下公式确定总级数N：

N＝Roundup(log_nM,0)

式中，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值；

根据所述内插目标倍数M的所有因数，得到至少一个因数组合，其中，所述至少一个因数组合中的各个因数组合分别包含有不同的N个非1正整数，所述N个非1正整数与所述内插目标倍数M满足如下关系：

式中，∏表示各项连乘的运算符号，i表示正整数，

表示在所述N个非1正整数中的第i个数值且有

在所述至少一个因数组合中，将位于与最小方差值对应的因数组合中的各个数值一一对应地作为在依次的N级升采样处理中各级升采样处理的内插倍数，其中，所述各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式。

3.如权利要求1所述的升采样方法，其特征在于，根据为合数的内插目标倍数，确定在依次的至少两级升采样处理中各级升采样处理的内插倍数，包括：

根据为合数的内插目标倍数，按照如下公式确定总级数N：

N＝Roundup(log_nM,0)

式中，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值；

根据所述内插目标倍数M的所有因数，得到至少一个因数组合，其中，所述至少一个因数组合中的各个因数组合分别包含有不同的N个非1正整数，所述N个非1正整数与所述内插目标倍数M满足如下关系：

式中，Π表示各项连乘的运算符号，i表示正整数，

表示在所述N个非1正整数中的第i个数值且有

针对所述至少一个因数组合中的各个因数组合，应用实现依次的N级升采样处理的仿真程序，对离散测试信号进行仿真处理，得到对应的信号升采样仿真结果及处理时间，其中，所述N级升采样处理中的各级升采样处理分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，并将所述各级升采样处理的内插倍数一一对应地设置为对应因数组合中的各个数值；

在所述至少一个因数组合中，将位于与最短处理时间对应的因数组合中的各个数值一一对应地作为所述各级升采样处理的内插倍数。

4.如权利要求1所述的升采样方法，其特征在于，对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果，包括：

在现场可编程逻辑门阵列FPGA的内部，对原始的离散信号进行所述至少两级升采样处理，得到信号升采样结果。

5.如权利要求4所述的升采样方法，其特征在于，对原始的离散信号进行所述至少两级升采样处理，包括：

在获取经过前一级升采样处理而得的第一离散信号后，先对该第一离散信号的有效数据位宽进行截位处理，得到第二离散信号，再对该第二离散信号进行后一级升采样处理，其中，所述前一级升采样处理和所述后一级升采样处理组成所述至少两级升采样处理中的相邻两级升采样处理。

6.如权利要求1所述的升采样方法，其特征在于，所述预设阈值为4000。

7.一种对离散信号进行高倍内插的升采样装置，其特征在于，包括有依次级联的至少两级升采样处理模块，其中，所述至少两级升采样处理模块中的各级升采样处理模块分别采用对离散信号进行先整数倍内插再低通滤波的处理方式，所述各级升采样处理模块的内插倍数与内插目标倍数满足如下关系：

式中，∏表示各项连乘的运算符号，N表示所述至少两级升采样处理模块的总级数且有N＝Roundup(log_nM,0)，Roundup()表示向上舍入数字的函数，M表示所述内插目标倍数且有M＞n，n表示用于判定高倍内插的预设阈值，i表示正整数，m_i表示在所述至少两级升采样处理模块中第i级升采样处理模块的内插倍数且有m_i≤n和m_i∈R，R表示正整数集合；

所述至少两级升采样处理模块，用于对原始的离散信号进行至少两级升采样处理，得到信号升采样结果。

8.如权利要求7所述的升采样装置，其特征在于，所述升采样装置用于布置在现场可编程逻辑门阵列FPGA的内部，以便对原始的离散信号进行至少两级升采样处理，得到信号升采样结果。

9.如权利要求8所述的升采样装置，其特征在于，所述升采样装置还包括有串联在所述至少两级升采样处理模块中的相邻两级升采样处理模块之间的位宽截位处理模块；

所述位宽截位处理模块，用于在获取由前一级升采样处理模块输出的且作为前一级信号升采样结果的第一离散信号后，对该第一离散信号的有效数据位宽进行截位处理，得到第二离散信号，并将该第二离散信号送入后一级升采样处理模块中，其中，所述前一级升采样处理模块和后一级升采样处理模块组成所述相邻两级升采样处理模块。

10.如权利要求8所述的升采样装置，其特征在于，所述各级升采样处理模块中的低通滤波单元分别采用有限长单位冲激响应FIR滤波器的IP核实现。

Images