CN114355680A - 像素结构、阵列基板以及显示面板 - Google Patents

Abstract

本发明提供了一种像素结构、阵列基板以及显示面板，像素结构至少包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域和次像素区域，主像素区域设有主像素电极，次像素区域设有次像素电极；每一像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管与主像素电极连接，用于给主像素电极充电，第二薄膜晶体管与次像素电极连接，用于给次像素电极充电；其中，第一薄膜晶体管的充电能力大于第二薄膜晶体管的充电能力。通过采用本发明像素结构，在保证改善大视角下的色偏的前提下，减小工艺难度，提升生产良率。

Description

像素结构、阵列基板以及显示面板

【技术领域】

本发明涉及显示技术领域，具体涉及一种像素结构、阵列基板以及显示面板。

【背景技术】

液晶显示面板(LCD)通常由彩色滤光片基板、薄膜晶体管阵列基板以及配置于两基板间的液晶层所构成，并分别在两基板的相对内侧设置像素电极、公共电极，通过施加电压控制液晶分子改变方向，将背光模组的光线折射出来产生画面。液晶显示器包括扭曲向列(Twi sted Nematic，TN)模式、超扭曲向列(Super Twisted Nematic，ST N)型和垂直配向(Vertical Alignment，VA)模式等。

随着液晶显示技术的发展，显示面板的显示屏的尺寸越来越大，传统采用四畴(4Domain)像素会凸显视角色偏(color shift)的不良表现。为了提升面板视角表现，八畴(8Domain)像素逐渐应用于大尺寸电视面板的设计，在同一个像素内进行二分法，形成主(mai n)、次(sub)两个区域，主像素(main pixel)的四个畴与次像素(sub pixel)的四个畴的液晶分子转动角度不一样，从而起到改善色偏的效果。但是，由于目前高分辨率和高刷新频率的面板逐渐成为主流产品，相同尺寸面板的像素随着分辨率的增加，像尺寸素越来越小，且频率越高，像素充电越困难，使得面板的光学穿透率(Tr％)与对比度(CR)不足以满足客户的需求。

因此，现有技术存在缺陷，有待改进与发展。

【发明内容】

本发明提供一种像素结构、阵列基板以及显示面板，在保证改善大视角下的色偏的前提下，减小工艺难度，提升生产良率。

为了解决上述问题，本发明提供了一种像素结构，包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域和次像素区域，主像素区域设有主像素电极，次像素区域设有次像素电极；每一像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管与主像素电极连接，用于给主像素电极充电，第二薄膜晶体管与次像素电极连接，用于给次像素电极充电；其中，第一薄膜晶体管的充电能力大于第二薄膜晶体管的充电能力。

其中，主像素电极的面积与次像素电极的面积之和大于预设像素电极的面积。

其中，第一薄膜晶体管包括第一沟道，第二薄膜晶体管包括第二沟道，第一沟道的宽长比大于第二沟道的宽长比。

其中，第一沟道的长度与第二沟道的长度一致，且第一沟道的宽度大于第二沟道的宽度，或第一沟道的宽度与第二沟道的宽度一致，且第一沟道的长度小于第二沟道的长度。

其中，第一薄膜晶体管为U型薄膜晶体管，第二薄膜晶体管为I型薄膜晶体管。

其中，主像素电极的面积大于预设主像素电极的面积，和/或次像素电极的面积大于预设次像素电极的面积。

其中，次像素电极的面积大于主像素电极的面积。

其中，第一薄膜晶体管和第二薄膜晶体管共用一源极/漏极。

其中，本申请实施例还提供一种阵列基板，阵列基板包括：层叠设置的衬底以及像素电极层，像素电极层包括至少一个如上述任一项所述的像素结构。

其中，本申请实施例还提供一种显示面板，显示面板包括：如上述任一项所述的阵列基板、与阵列基板相对设置的彩膜基板以及位于阵列基板和彩膜基板之间的液晶层。

本发明的有益效果是：区别于现有技术，本发明提供了一种像素结构、阵列基板以及显示面板，像素结构包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域和次像素区域，主像素区域设有主像素电极，次像素区域设有次像素电极；每一像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管与主像素电极连接，用于给主像素电极充电，第二薄膜晶体管与次像素电极连接，用于给次像素电极充电；其中，第一薄膜晶体管的充电能力大于第二薄膜晶体管的充电能力。通过采用本发明像素结构，在保证改善大视角下的色偏的前提下，减小工艺难度，提升生产良率。

【附图说明】

图1为本申请其中一实施例中提供的像素结构的结构示意图；

图2为本申请一背景技术中提供的像素结构的结构示意图；

图3为图1中第一薄膜晶体管的放大结构示意图；

图4为图1中第二薄膜晶体管的放大结构示意图；

图5为本申请另一实施例中提供的像素结构的结构示意图；

图6为本申请其中一实施例中提供的显示面板的结构示意图。

【具体实施方式】

下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样地，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

此外，本发明所提到的术语第一、第二、第三等可以在此用来描述各种元素，但这些元素不应该受限于这些术语。这些术语仅用来将这些元素彼此区分开。例如，在不脱离本申请范围的前提下，第一种可以被称为第二种，并且类似地，第二种可以被称为第一种。因此，使用的术语是用以说明及理解本发明，而非用以限制本发明。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。

另外，在各个附图中，结构相似的单元采用相同的附图标记来表示。当一个组件被描述为“连接至”另一组件时，二者可以理解为直接“连接”，或者一个组件通过一中间组件间接“连接至”另一个组件。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。

本发明提供了一种像素结构100，以八畴(8Domain)像素结构100为例，如图1所示，为本申请其中一实施例中提供的像素结构100的结构示意图，包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域A1和次像素区域A2，主像素区域A1设有主像素电极110，次像素区域A2设有次像素电极120；每一像素单元至少包括第一薄膜晶体管130和第二薄膜晶体管140，第一薄膜晶体管130与主像素电极110连接，用于给主像素电极110充电，第二薄膜晶体管140与次像素电极120连接，用于给次像素电极120充电；其中，第一薄膜晶体管130的充电能力大于第二薄膜晶体管140的充电能力。

具体地，随着液晶显示技术的发展，显示面板的显示屏的尺寸越来越大，传统采用四畴(4Domain)像素会凸显视角色偏(color shift)的不良表现。为了增大视角，很多显示面板例如垂直配向型(Vertical Alignment，VA)液晶显示面板可采用包括多个不同液晶配向区域的像素结构，比如，将像素结构100的每个像素单元分为主像素区域A1和次像素区域A2，主像素区域A1和次像素区域A2的液晶分子的配向不同。优选地，当次像素区域A2的面积是次像素区域A1的2倍时，对视角改善的效果最佳。

为了改善这种色偏现象，以八畴像素结构200为例，如图2所示，为本申请发明人得知的一背景技术中提供的像素结构200的结构示意图，包括：多个呈阵列分布的像素单元，每一像素单元包括主像素区域B1和次像素区域B2，主像素区域B1设有主像素电极210，次像素区域B2设有次像素电极220，主像素电极210和次像素电极220均为四畴，主像素电极210和次像素电极220一起构成八畴；每一像素单元包括第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3，第一薄膜晶体管T1与主像素电极210连接，用于给主像素电极210充电，以控制主像素区域B1的亮度，第二薄膜晶体管T2和第三薄膜晶体管T3与次像素电极220连接，其中，第二薄膜晶体管T2用于给次像素电极220充电，第三薄膜晶体管T3用于给次像素电极220漏电，通过第二薄膜晶体管T2和第三薄膜晶体管T3共同作用，以控制次像素区域B2的亮度，从而使主像素区域B1和次像素区域B2具有不同亮度。

在本申请一背景技术中，每个像素单元包括主像素区域B1和次像素区域B2，且每一个像素单元具有三个薄膜晶体管(即3T架构)，通过第一薄膜晶体管T1控制主像素区域B1的亮度，通过第二薄膜晶体管T2和第三薄膜晶体管T3控制次像素区域B2的亮度。其中，第二薄膜晶体管T2在给次像素电极220充电的同时，通过第三薄膜晶体管T3漏电，以将次像素区域B2的电位拉低，从而使得主像素区域B1的亮度与次像素区域B2的亮度不同，比如，主像素区域B1的亮度大于次像素区域B2的亮度，从而扩大显示面板的视角。即次像素区域B2的亮度受到了第二薄膜晶体管T2和第三薄膜晶体管T3共同作用的影响，第三薄膜晶体管T3的漏电越多，次像素区域B2的亮度越低。

在本申请一背景技术中，通过在一个像素单元中采用三个薄膜晶体管，使主像素区域B1和次像素区域B2具有不同亮度，且主像素区域B1和次像素区域B2中的液晶分子还可以分别具有多个不同的配向，从而使每个像素单元形成不同亮度并在各个不同亮度的区域还分别具有多个不同液晶配向区的像素结构200，以改善色偏现象。

然而，由于目前高分辨率和高刷新频率的面板逐渐成为主流产品，相同尺寸面板的像素随着分辨率的增加，像尺寸素越来越小，且频率越高，像素充电越困难，再结合本申请一些实施例中的3T_8Do main像素的设计，使得面板的光学穿透率(Tr％)与对比度(CR)不足以满足客户的需求。

基于此，通过采用本申请其中一实施例中的像素结构100，在保证改善大视角下的色偏的前提下，减小工艺难度，提升生产良率。

在本申请其中一实施例中，通过将像素结构100的每个像素单元分为主像素区域A1和次像素区域A2，主像素区域A1和次像素区域A2的液晶分子的配向可以不同，以增大视角。通过采用像素单元包括第一薄膜晶体管130和第二薄膜晶体管140(即2T架构)，第一薄膜晶体管130与主像素电极110连接，用于给主像素电极110充电，以控制主像素区域A1的亮度，第二薄膜晶体管140与次像素电极120连接，用于给次像素电极120充电，以控制次像素区域A2的亮度，从而使主像素区域A1和次像素区域A2具有不同亮度，且主像素区域A1和次像素区域A2中的液晶分子还可以分别具有多个不同的配向，从而使每个像素单元形成不同亮度并在各个不同亮度的区域还分别具有多个不同液晶配向区的像素结构100，以改善色偏现象。

其中，主像素电极110的面积与次像素电极120的面积之和大于预设像素电极的面积。

此外，与本申请发明人得知的背景技术中采用3T架构相比，本申请其中一实施例采用2T架构，仅需要形成两个薄膜晶体管的区域，相当于取消了第三薄膜晶体管T3，降低像素结构100的结构复杂度，降低制程难度。此外，取消的第三薄膜晶体管T3的区域可以形成主像素电极110的一部分或形成次像素电极120的一部分，使得主像素电极110与次像素电极120的面积之和大于预设像素电极的面积，提高开口率，在保证改善色偏的前提下，提升显示面板的光学穿透率和对比度。与此同时，由于减少像素单元中薄膜晶体管的数量，从而减小了工艺难度，提升生产良率。

另外，需要说明的是，预设像素电极的面积可以根据实际的工艺需求去设定，比如，预设像素电极的面积可以为图2所示的主像素电极210与次像素电极220的面积之和。可以理解的是，预设像素电极的面积为同样规格的像素结构中采用nT架构的像素单元的像素电极的面积，其中n大于等于3。所述同样规格的像素结构表明至少像素结构中的像素单元的面积与采用本申请技术方案的像素单元的面积相等。在其他的一些实施例中，取消的第三薄膜晶体管T3的区域中的部分区域可以形成主像素电极110，另一部分区域形成次像素电极120。

其中，主像素电极110的面积大于预设主像素电极的面积，和/或次像素电极120的面积大于预设次像素电极的面积。

可以理解的是，当像素结构100中的像素单元采用2T架构时，第三薄膜晶体管T3的区域可以用于形成主像素电极110或次像素电极120，或形成其它的透光结构，只要能实现提升显示面板的光学穿透率和对比度即可，不作具体的限制。比如，如图1所示，在本申请其中一实施例中，将第三薄膜晶体管T3的区域形成主像素电极110，使得主像素电极110的面积大于预设主像素电极的面积，在保证改善色偏的前提下，提升显示面板的光学穿透率和对比度。与此同时，由于减少像素单元中薄膜晶体管的数量，从而减小了工艺难度，提升生产良率。

此外，需要说明的是，预设主像素电极的面积可以根据实际的工艺需求去设定，比如，预设主像素电极的面积可以为图2所示的主像素电极210的面积。可以理解的是，预设主像素电极的面积为同样规格的像素结构中采用nT架构的像素单元的主像素电极110的面积，其中n大于等于3。所述同样规格的像素结构表明至少像素结构中的像素单元的面积与采用本申请技术方案的像素单元的面积相等。

另外，需要说明的是，本发明可以适用于八畴以及八畴以上畴数的像素结构100。可以在其它多畴像素结构中使用不同充电能力的晶体管驱动对应的像素区域，以实现多畴的功能。具体来说，可以通过控制晶体管的沟道的宽长比(W/L)来实现。

其中，第一薄膜晶体管130和第二薄膜晶体管140共用一源极/漏极。

请参阅图1，第一薄膜晶体管130包括漏极131、源极132和栅极133，第二薄膜晶体管140包括漏极141、源极142和栅极143，通过采用第一薄膜晶体管130和第二薄膜晶体管140共用一源极的方式，即第一薄膜晶体管130和第二薄膜晶体管140仅有一个源极132/142，可以减少设置源极132/142的区域，进一步地提升显示面板的光学穿透率和对比度。

可以理解的是，为了进一步地提升显示面板的光学穿透率和对比度，不同于采用第一薄膜晶体管130和第二薄膜晶体管140共用一源极的方式，还可以采用第一薄膜晶体管130和第二薄膜晶体管140共用一漏极的方式。此外，需要说明的是，第一薄膜晶体管130和第二薄膜晶体管140不能同时共用源极和漏极。

其中，第一薄膜晶体管130包括第一沟道(即源极132和漏极131形成的通道，未在图中标序)，第二薄膜晶体管140包括第二沟道(即源极142和漏极141形成的通道，未在图中标序)，第一沟道的宽长比大于第二沟道的宽长比。

具体地，如图1所示，第一薄膜晶体管130可以包括第一沟道，第二薄膜晶体管140可以包括第二沟道，且第一沟道的宽长比大于第二沟道的宽长比。一般情况下，薄膜晶体管包括源极132/142、漏极131/141和栅极133/143，通过栅极133/143控制源极132/142和漏极131/141之间是否导通。而当源极132/142与漏极131/141之间导通时，源极132/142和漏极131/141之间载流子(即电子或空穴)可以***的通道为沟道。其中，沟道的宽长比是指，沟道的宽度与长度的比值。而沟道的宽长比(即W/L)直接关系到沟道所对应的晶体管的充电能力，宽长比越大，晶体管的充电能力越好，对应地，晶体管所对应的像素区域的亮度越亮。当第一薄膜晶体管130的第一沟道的宽长比大于第二薄膜晶体管140的第二沟道的宽长比时，对应地，第一薄膜晶体管130的充电能力大于第二薄膜晶体管140的充电能力，使得第一薄膜晶体管130对应的主像素区域A1的亮度大于第二薄膜晶体管140对应的次像素区域A2的亮度，从而改善色偏现象。

其中，第一沟道的长度与第二沟道的长度一致，且第一沟道的宽度大于第二沟道的宽度，或第一沟道的宽度与第二沟道的宽度一致，且第一沟道的长度小于第二沟道的长度。

具体地，由上文可知，第一沟道的宽长比大于第二沟道的宽长比。需要说明的是，对于第一沟道和第二沟道的宽度和长度不作特别的限定，只要能实现第一沟道的宽长比大于第二沟道的宽长比即可。比如，第一沟道的长度与第二沟道的长度一致，且第一沟道的宽度大于第二沟道的宽度，或第一沟道的宽度与第二沟道的宽度一致，且第一沟道的长度小于第二沟道的长度，以使第一沟道的宽长比大于第二沟道的宽长比，使得第一薄膜晶体管130对应的主像素区域A1的亮度大于第二薄膜晶体管140对应的次像素区域A2的亮度，从而改善色偏现象。

其中，第一薄膜晶体管130为U型薄膜晶体管，第二薄膜晶体管140为I型薄膜晶体管。

请参阅图3和4，分别为图1中第一薄膜晶体管130和第二薄膜晶体管140的放大视图。由图3可知，第一薄膜晶体管130为U型薄膜晶体管，其中，第一沟道中源极和漏极形成的圆弧形的直径为B，栅极中的圆弧形的直径为A，第一沟道的长度为B-A。根据计算公式可知，第一沟道的宽长比

由图4可知，第二薄膜晶体管140为I型薄膜晶体管，其中，第二沟道的宽度为W，第二沟道的长度为L，第二沟道的宽长比(W/L)＝W/L。在相同的绘图空间下，且第一沟道与第二沟道的长度相同(即L相同)时，I型的第二沟道的沟道宽度比第一沟道的小，即U型的第一沟道的宽长比大于I型的第二沟道的宽长比。当第一薄膜晶体管130为U型薄膜晶体管，第二薄膜晶体管140为I型薄膜晶体管时，第一薄膜晶体管130的充电能力大于第二薄膜晶体管140的充电能力，对应地，第一薄膜晶体管130对应的主像素区域A1的亮度大于第二薄膜晶体管140对应的次像素区域A2的亮度。通过采用第一薄膜晶体管130为U型薄膜晶体管，第二薄膜晶体管140为I型薄膜晶体管，使得主像素区域A1的亮度大于次像素区域A2的亮度，从而改善色偏现象。

如图5所示，为本申请另一实施例中提供的像素结构300的结构示意图。在本申请另一实施例中，次像素电极320的面积大于预设次像素电极的面积。

具体地，由上文可知，当像素结构300中的像素单元采用2T架构时，仅需要形成两个薄膜晶体管的区域，相当于取消了第三薄膜晶体管T3，降低像素结构300的结构复杂度，降低制程难度。此外，取消的第三薄膜晶体管T3的区域可以用于形成主像素电极310或次像素电极320，或其它的透光的结构，不作具体的限制。比如，如图5所示，在本申请另一实施例中，将取消的第三薄膜晶体管T3的区域形成次像素区域C2，使得次像素电极320的面积大于预设次像素电极的面积，在一定程度上提升了显示面板的光学穿透率和对比度。

此外，需要说明的是，预设次像素电极的面积可以根据实际的工艺需求去设定，比如，预设次像素电极的面积可以为图2所示的次像素电极220的面积。可以理解的是，预设次像素电极的面积为同样规格的像素结构中采用nT架构的像素单元的次像素电极的面积，其中n大于等于3。所述同样规格的像素结构表明至少像素结构中的像素单元的面积与采用本申请技术方案的像素单元的面积相等。

具体地，如图5所示，像素结构300包括：多个呈阵列分布的像素单元，每一像素单元包括主像素区域C1和次像素区域C2，主像素区域C1设有主像素电极310，次像素区域C2设有次像素电极320；每一像素单元包括第一薄膜晶体管330和第二薄膜晶体管340，第一薄膜晶体管330与主像素电极310连接，用于给主像素电极310充电，第二薄膜晶体管340与次像素电极320连接，用于给次像素电极320充电；其中，第一薄膜晶体管330的充电能力大于第二薄膜晶体管340的充电能力。

其中，主像素电极310的面积小于次像素电极320的面积。

在本申请另一实施例中，通过采用第一薄膜晶体管330和第二薄膜晶体管340，且第一薄膜晶体管330的充电能力大于第二薄膜晶体管340的充电能力，由于减少像素单元中薄膜晶体管的数量，从而减小了工艺难度，提升生产良率。此外，通过将取消的第三薄膜晶体管T3的区域形成次像素区域C2，使得次像素电极320的面积大于预设次像素电极的面积，主像素电极310的面积小于次像素电极320的面积，在保证改善大视角下的色偏的前提下，在一定程度上提升了显示面板的光学穿透率和对比度。与此同时，减小了工艺难度，提升生产良率。

此外，需要说明的是，如图5所示，在本申请另一实施例中，第一薄膜晶体管330可以包括漏极331、源极332和栅极333，第二薄膜晶体管340包括漏极341、源极342和栅极343，通过采用第一薄膜晶体管330和第二薄膜晶体管340共用一源极或漏极的方式，即第一薄膜晶体管330和第二薄膜晶体管340仅有一个源极332/342，可以减少设置源极332/342的区域，进一步地提升显示面板的光学穿透率和对比度。应当理解的是，上文中对本申请其中一实施例中各结构进一步的限定条件均可应用于本申请另一实施例中，以进一步地提升了显示面板的光学穿透率和对比度，具体可以参考对本申请其中一实施例中的描述，此处不再赘述。

基于上述实施例提供的像素结构100，本申请实施例还提供一种阵列基板(图中未示出)，包括：层叠设置的衬底以及像素电极层，像素电极层包括至少一个如上述任一项所述的像素结构。

基于上述实施例提供的像素结构，本申请实施例还提供一种显示面板400，如图6所示，包括：如上述任一项所述的阵列基板410、与阵列基板410相对设置的彩膜基板420以及位于阵列基板410和彩膜基板420之间的液晶层430。

其中，显示面板400包括垂直配向型、扭曲向列型或超扭曲向列型。

具体地，液晶显示面板(LCD)通常由彩膜基板420(即彩色滤光片基板)、阵列基板410(即薄膜晶体管阵列基板)以及配置于两基板间的液晶层所构成，并分别在两基板的相对内侧设置像素电极、公共电极，通过施加电压控制液晶分子改变方向，将背光模组的光线折射出来产生画面。本发明实施例的像素结构可应用于扭曲向列(Twi sted Nematic，TN)模式、超扭曲向列(Super Twisted Nematic，ST N)型和垂直配向(Vertical Alignment，VA)模式等，在保证改善大视角下的色偏的前提下，提升显示面板400的光学穿透率和对比度，与此同时，减小工艺难度，提升生产良率。

其中，VA模式是一种具有高对比度、宽视角等优势的常见显示模式。但由于VA模式采用垂直转动的液晶，液晶分子双折射率的差异比较大，导致大视角下的色偏(colorshift)问题比较严重。通过将本申请实施例的像素结构应用于VA模式的显示面板400中，在保证改善大视角下的色偏的前提下，减小了工艺难度，提升生产良率。

由上述可知，本发明提供了一种像素结构、阵列基板以及显示面板，像素结构包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域和次像素区域，主像素区域设有主像素电极，次像素区域设有次像素电极；每一像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管与主像素电极连接，用于给主像素电极充电，第二薄膜晶体管与次像素电极连接，用于给次像素电极充电；其中，第一薄膜晶体管的充电能力大于第二薄膜晶体管的充电能力。通过采用本发明像素结构，在保证改善大视角下的色偏的前提下，减小了工艺难度，提升生产良率。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素结构，其特征在于，包括：

多个呈阵列分布的像素单元，每一所述像素单元至少包括主像素区域和次像素区域，所述主像素区域设有主像素电极，所述次像素区域设有次像素电极；

每一所述像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管与所述主像素电极连接，用于给所述主像素电极充电，所述第二薄膜晶体管与所述次像素电极连接，用于给所述次像素电极充电；

其中，所述第一薄膜晶体管的充电能力大于所述第二薄膜晶体管的充电能力。

2.如权利要求1所述的像素结构，其特征在于，所述主像素电极的面积与所述次像素电极的面积之和大于预设像素电极的面积。

3.如权利要求1所述的像素结构，其特征在于，所述第一薄膜晶体管包括第一沟道，所述第二薄膜晶体管包括第二沟道，所述第一沟道的宽长比大于所述第二沟道的宽长比。

4.如权利要求3所述的像素结构，其特征在于，所述第一沟道的长度与所述第二沟道的长度一致，且所述第一沟道的宽度大于所述第二沟道的宽度，或所述第一沟道的宽度与所述第二沟道的宽度一致，且所述第一沟道的长度小于所述第二沟道的长度。

5.如权利要求1所述的像素结构，其特征在于，所述第一薄膜晶体管为U型薄膜晶体管，所述第二薄膜晶体管为I型薄膜晶体管。

6.如权利要求1所述的像素结构，其特征在于，所述主像素电极的面积大于预设主像素电极的面积，和/或所述次像素电极的面积大于预设次像素电极的面积。

7.如权利要求1所述的像素结构，其特征在于，所述次像素电极的面积大于所述主像素电极的面积。

8.如权利要求1所述的像素结构，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管共用一源极/漏极。

9.一种阵列基板，其特征在于，所述阵列基板包括：层叠设置的衬底以及像素电极层，所述像素电极层包括至少一个如权利要求1至8任意一项所述的像素结构。

10.一种显示面板，其特征在于，所述显示面板包括：如权利要求8所述的阵列基板、与所述阵列基板相对设置的彩膜基板以及位于所述阵列基板和所述彩膜基板之间的液晶层。

Images