CN114334938A - 一种多芯片封装件及其制作方法 - Google Patents

一种多芯片封装件及其制作方法 Download PDF

Info

Publication number
CN114334938A
CN114334938A CN202111655597.XA CN202111655597A CN114334938A CN 114334938 A CN114334938 A CN 114334938A CN 202111655597 A CN202111655597 A CN 202111655597A CN 114334938 A CN114334938 A CN 114334938A
Authority
CN
China
Prior art keywords
chip
hall device
substrate
rewiring layer
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111655597.XA
Other languages
English (en)
Inventor
承龙
岳茜峰
王坤
吕磊
马锦波
柳家乐
邱冬冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changjiang Electronics Technology Chuzhou Co Ltd
Original Assignee
Changjiang Electronics Technology Chuzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changjiang Electronics Technology Chuzhou Co Ltd filed Critical Changjiang Electronics Technology Chuzhou Co Ltd
Priority to CN202111655597.XA priority Critical patent/CN114334938A/zh
Publication of CN114334938A publication Critical patent/CN114334938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多芯片封装件及其制作方法，属于半导体封装领域。本发明的封装件包括基板、第一芯片、第二芯片、霍尔器件、第一塑封体和第二塑封体，该基板的上表面和下表面分别设有第一重布线层和第二重布线层；第一芯片和第二芯片分别设于第一重布线层上和第二重布线层上；该霍尔器件设于基板内，且第一重布线层与第二重布线层分别与霍尔器件连接；第一塑封体用于包裹第一重布线层和第一芯片；第二塑封体用于包裹第二重布线层和第二芯片。本发明克服了现有技术中霍尔器件与其他芯片的封装件可靠性较低且生产成本高的问题，本发明实现了霍尔器件与其他芯片的简便封装，生成的封装件规格小，集成化程度高，并且大大提高了多芯片封装件的可靠性。

Description

一种多芯片封装件及其制作方法
技术领域
本发明属于半导体封装技术领域，更具体地说，涉及一种多芯片封装件及其制作方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型集成电路的出现，封装技术在集成电路产品中扮演着越来越重要的角色。现有技术中对多个功能芯片进行封装，以使得多个功能芯片配合使用。而在日常生活中，霍尔器件作为重要的功能芯片应用于各类电器设备中；霍尔器件常常与其他功能芯片配合使用。
针对多功能芯片的封装问题，现有技术也提出了一些解决方案，例如，发明创造名称为：多层芯片基板及封装方法、多功能芯片封装方法及晶圆(申请日：2018年9月27日；申请号：CN201811128123.8)，该方案公开了一种多层芯片基板及封装方法、多功能芯片封装方法及晶圆，该多层芯片基板封装方法包括在可拆分的带有铜箔的承载板的底部和顶部分别制作线路层；制作金属柱和第一通孔；将微凸块芯片和大焊球芯片倒装焊接在线路层上，并置于第一通孔内，且大焊球芯片覆盖微凸块芯片的表面，金属柱的高度大于大焊球芯片的高度；制作第一有机树脂层；切除第一有机树脂层，裸露出金属柱；制作金属层和至少一层第一内层线路层；制作第一阻焊层；将多层芯片圆片与承载板拆分，并裸露出铜箔；去除铜箔，裸露出线路层。实施该方案，通过将微凸块芯片和大焊球芯片采用扇出型封装，形成多层芯片基板，提高工艺效率和集成度，减小结构模块的尺寸，降低封装成本。
此外，还有发明创造名称为：将功能芯片连接至封装件以形成层叠封装件(申请日：2012年6月14日；申请号：CN201210199485.2)，该方案公开了一种层叠封装件(PoP)，其包括：基板，具有多条基板迹线；第一功能芯片，在基板的顶部上，通过多个迹线上接合连接件连接至基板；以及第二功能芯片，在第一功能芯片的顶部上，直接连接至基板。另一层叠封装件(PoP)包括：基板，具有多条基板迹线；第一功能芯片，在基板的顶部上，通过形成在连接至焊料块的SMD接合焊盘上的多个焊接掩模限定(SMD)连接件连接至基板；以及第二功能芯片，在第一功能芯片的顶部上，通过多个迹线上接合连接件直接连接至基板。但是上述方案的不足之处在于，封装过程复杂，所得封装件规格较大，导致生产成本高且可靠性较低。
综上所述，如何实现霍尔器件与其他功能芯片的简便封装并保证封装件的可靠性，是现有技术亟需解决的问题。
发明内容
1.要解决的问题
本发明克服了现有技术中霍尔器件与其他功能芯片的封装件可靠性较低且生产成本高的问题，提供了一种多芯片封装件及其制作方法，实现了霍尔器件与其他芯片的简便封装，生成的封装件规格小，集成化程度高，并且大大提高了多芯片封装件的可靠性。
2.技术方案
为了解决上述问题，本发明所采用的技术方案如下：
本发明的一种多芯片封装件，包括基板，该基板的上表面设有第一重布线层，且基板的下表面设有第二重布线层；第一芯片，第一芯片设置于第一重布线层上；第二芯片，第二芯片设置于第二重布线层上；霍尔器件，该霍尔器件设置于基板内，且第一重布线层与第二重布线层分别与霍尔器件连接；第一塑封体，该第一塑封体用于包裹第一重布线层、第一芯片和霍尔器件；第二塑封体，该第二塑封体用于包裹第二重布线层、第二芯片和霍尔器件。
更进一步地，还包括管脚，管脚与第一重布线层电性连接。
更进一步地，基板上设有安装孔，霍尔器件设置于安装孔内。
更进一步地，第一塑封体和第二塑封体内设有金属线路，第一重布线层与第二重布线层分别通过金属线路与霍尔器件连接。
更进一步地，管脚通过金属线路与第一重布线层电性连接。
本发明的一种多芯片封装件的制作方法，其特征在于，包括以下步骤：
(1)在基板的上表面设有第一重布线层，在第一重布线层上安装第一芯片；
(2)对第一芯片和第一重布线层进行塑封并进行钻孔溅镀得到金属线路；
(3)对金属线路进行塑封得到第一塑封体，然后在第一塑封体表面进行溅镀得到管脚；
(4)在基板和第一塑封体内安装霍尔器件，使得霍尔器件通过金属线路与第一重布线层连接；
(5)在基板的下表面设有第二重布线层，在第二重布线层上安装第二芯片；
(6)将霍尔器件与第二重布线层进行连接，并对第二重布线层和第二芯片进行塑封得到封装件。
更进一步地，步骤(1)之前还包括：对基板的表面进行处理，使得基板表面的氧化物去除。
更进一步地，步骤(4)中安装霍尔器件具体过程为：对基板下表面和第一塑封体打孔得到安装孔，然后将霍尔器件安装于安装孔内。
更进一步地，通过溅镀金属线路将霍尔器件与第二重布线层电性连接。
更进一步地，采用倒装的方式将第一芯片和第二芯片安装于基板上。
3.有益效果
相比于现有技术，本发明的有益效果为：
(1)本发明的一种多芯片封装件，通过设置塑封体内部的金属线路，可以扩展电路布局，实现第一芯片、第二芯片和霍尔器件的电性连接，从而实现了霍尔器件与其他芯片的组合封装；此外通过设置第一塑封体和第二塑封体，有效提高了芯片封装件的实用性和可靠性。
(2)本发明的一种多芯片封装件的制作方法，通过在塑封体内部布置金属线路，扩展整体线路布局，可以将基板、第一芯片、第二芯片与霍尔器件进行电性连接，实现整体封装，本发明的方法适用于多芯片组合封装，霍尔器件可灵活组装，塑封体内金属线路可搭配设计，由此生产得到的封装件规格小，集成化程度高。
附图说明
图1为本发明的封装件的结构示意图；
图2为本发明封装件的塑封体A示意图；
图3为本发明封装件的塑封体B示意图。
标号说明：100、基板；110、第一芯片；120、第二芯片；130、第一重布线层；140、第二重布线层；150、霍尔器件；160、金属线路；170、管脚；
210、第一塑封体；211、塑封体A；212、塑封体B；220、第二塑封体。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例；而且，各个实施例之间不是相对独立的，根据需要可以相互组合，从而达到更优的效果。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为进一步了解本发明的内容，结合附图和实施例对本发明作详细描述。
实施例1
如图1所示，本发明的一种多芯片封装件，包括基板100、第一芯片110、第二芯片120、第一重布线层130、第二重布线层140、霍尔器件150、第一塑封体210和第二塑封体220，基板100上设有第一重布线层130和第二重布线层140，具体地，基板100的上表面设有第一重布线层130，基板100的下表面设有第二重布线层140，基板100内部具有连通上下表面的电性通道。进一步地，本发明的第一芯片110和第二芯片120倒装设置于基板100上。具体地，第一芯片110倒装安装于第一重布线层130上，第二芯片120倒装安装于第二重布线层140上，需要说明的是，第一重布线层130和第二重布线层140对应设置，即第一芯片110和第二芯片120也是对应设置，且基板100设有电性通道，使得第一芯片110和第二芯片120连接。
进一步地，本发明的霍尔器件150设置于基板100内，具体地，基板100上设置有安装孔，霍尔器件150设置于安装孔内，本示例中霍尔器件150垂直设置于安装孔内。此外，第一重布线层130和第二重布线层140分别与霍尔器件150电性连接，从而实现了第一芯片110和第二芯片120分别通过第一重布线层130和第二重布线层140与霍尔器件150电性连接，即实现了多个功能芯片的配合使用。此处需要说明的是，霍尔器件150通过金属线路160分别与第一重布线层130和第二重布线层140连接，需要说明的是，金属线路160通过溅镀方式沉积金属得到。
本发明的第一塑封体210用于包裹第一芯片110、第一重布线层130、霍尔器件150以及金属线路160，需要说明的是，如图2和图3所示，第一塑封体210包括塑封体A211和塑封体B212，塑封体A211包裹第一芯片110和第一重布线层130，从而起到保护的作用；本发明的金属线路160设置于塑封体A211的表面且延伸其内部与第一重布线层130连接，塑封体B212包裹住金属线路160，即起到保护金属线路160的作用。另需要说明的是，第一塑封体210的表面设有管脚170，且管脚170通过金属线路160与第一重布线层130电性连接，即通过金属线路160将第一重布线层130的I/O电路引出第一塑封体210。
此外，本发明的封装件还包括第二塑封体220，第二塑封体220包裹第二芯片120、第二重布线层140和霍尔器件150，即通过第二塑封体220实现了对第二芯片120和第二重布线层140的保护，有效提高了本发明封装件的实用性和可靠性。需要说明的是，霍尔器件150的一部分由第一塑封体210包裹，霍尔器件150的另一部分则由第二塑封体220包裹，即通过第一塑封体210和第二塑封体220实现了对霍尔器件150的保护。
本发明的一种多芯片封装件，通过设置塑封体内部的金属线路160，可以扩展电路布局，实现第一芯片110、第二芯片120和霍尔器件150的电性连接，从而实现了霍尔器件150与其他芯片的组合封装；此外通过设置第一塑封体210和第二塑封体220，有效提高了芯片封装件的实用性和可靠性。
本发明的一种多芯片封装件的制作方法，用于制作上述的一种多芯片封装件，本发明的方法具体步骤如下：先对基板100的表面进行处理，去除基板100表面的氧化物，然后按照以下步骤得到封装件：
(1)基板100具有一上表面、一下表面以及连通上下表面的电性通道，上表面具有第一重布线层130，本示例采用重布线方法布置得到第一重布线层130。在第一重布线层130上安装第一芯片110，本示例中通过倒装的方式将第一芯片110安装于第一重布线层130上。
(2)对第一芯片110和第一重布线层130进行塑封并进行溅镀得到金属线路160，值得说明的是，对第一芯片110和第一重布线层130进行塑封得到塑封体A211，而后在塑封体A211上进行钻孔、溅镀沉积金属、蚀刻部分金属得到金属线路160，即通过金属线路160引出第一重布线层130的I/O电路。需要说明的是，该步骤中的金属线路160设置于基板100上方且与第一重布线层130连接。
(3)对步骤(2)中的金属线路160进行塑封得到第一塑封体，即对金属线路160进行塑封得到塑封体B212，塑封体A211和塑封体B212共同组成第一塑封体210，通过第一塑封体210实现对第一芯片110和第一重布线层130的保护。之后对第一塑封体210进行内部钻孔、金属沉积以及上表面进行溅镀、部分蚀刻得到管脚170，值得说明的是，通过金属线路160将第一重布线层130的I/O电路引出第一塑封体210至管脚170。
(4)在基板100的一端安装霍尔器件150，使得霍尔器件150通过步骤(2)中的金属线路160与第一重布线层130连接；具体地，安装霍尔器件150具体过程为：在基板100的一端打孔得到安装孔，安装孔延伸至第一塑封体内，然后将霍尔器件150安装于安装孔内；而后将霍尔器件150与安装孔内露出的金属线路160电性连接。
(5)基板100的下表面具有第二重布线层140，在第二重布线层140上安装第二芯片120；本示例采用倒装的方式将第二芯片120安装于第二重布线层120上。
(6)将霍尔器件150与第二重布线层140进行连接，具体地，采用溅镀的方法将霍尔器件150与第二重布线层140电性连接，即通过溅镀在基板100下方形成金属线路160。之后对第二重布线层140、第二芯片120、霍尔器件150进行塑封得到封装件，即通过对第二重布线层140、第二芯片120以及霍尔器件150进行塑封得到第二塑封体220，从而可以起到保护第二重布线层140、第二芯片120以及霍尔器件150的作用；具体地，也可采用步骤(2)的方法将霍尔器件150与第二重布线层140电性连接，即先对第二重布线层140、第二芯片120、霍尔器件150进行部分塑封，然后在该塑封体上进行研磨钻孔、溅镀沉积金属得到金属线路160，将霍尔器件150通过金属线路160与第二重布线层140进行电性连接，之后对第二重布线层140、第二芯片120、霍尔器件150以及金属线路160进行再次塑封得到封装件。
本发明的一种多芯片封装件的制作方法，通过在塑封体内部布置金属线路160，扩展整体线路布局，将第一芯片110、第二芯片120与霍尔器件150进行电性连接，本发明的方法适用于多芯片组合封装，将霍尔器件设置在安装孔内，生产得到的封装件规格小，集成化程度高。
在上文中结合具体的示例性实施例详细描述了本发明。但是，应当理解，可在不脱离由所附权利要求限定的本发明的范围的情况下进行各种修改和变型。详细的描述和附图应仅被认为是说明性的，而不是限制性的，如果存在任何这样的修改和变型，那么它们都将落入在此描述的本发明的范围内。此外，背景技术旨在为了说明本技术的研发现状和意义，并不旨在限制本发明或本申请和本发明的应用领域。

Claims (10)

1.一种多芯片封装件，其特征在于，包括
基板，该基板的上表面设有第一重布线层，且基板的下表面设有第二重布线层；
第一芯片，所述第一芯片设置于第一重布线层上；
第二芯片，所述第二芯片设置于第二重布线层上；
霍尔器件，该霍尔器件设置于基板内，且所述第一重布线层与第二重布线层分别与霍尔器件连接；
第一塑封体，该第一塑封体用于包裹第一重布线层、第一芯片和霍尔器件；
第二塑封体，该第二塑封体用于包裹第二重布线层、第二芯片和霍尔器件。
2.根据权利要求1所述的一种多芯片封装件，其特征在于，所述基板上设有安装孔，所述霍尔器件设置于安装孔内。
3.根据权利要求1～2任一项所述的一种多芯片封装件，其特征在于，所述第一塑封体和第二塑封体内设有金属线路，第一重布线层与第二重布线层分别通过金属线路与霍尔器件连接。
4.根据权利要求3所述的一种多芯片封装件，其特征在于，还包括管脚，所述管脚与第一重布线层电性连接。
5.根据权利要求4所述的一种多芯片封装件，其特征在于，所述管脚通过金属线路与第一重布线层电性连接。
6.一种多芯片封装件的制作方法，其特征在于，包括以下步骤：
(1)在基板的上表面设有第一重布线层，在第一重布线层上安装第一芯片；
(2)对第一芯片和第一重布线层进行塑封并进行钻孔溅镀得到金属线路；
(3)对金属线路进行塑封得到第一塑封体，然后在第一塑封体表面进行溅镀得到管脚；
(4)在基板和第一塑封体内安装霍尔器件，使得霍尔器件通过金属线路与第一重布线层连接；
(5)在基板的下表面设有第二重布线层，在第二重布线层上安装第二芯片；
(6)将霍尔器件与第二重布线层进行连接，并对第二重布线层和第二芯片进行塑封得到封装件。
7.根据权利要求6所述的一种多芯片封装件的制作方法，其特征在于，步骤(1)之前还包括：对基板的表面进行处理，使得基板表面的氧化物去除。
8.根据权利要求6所述的一种多芯片封装件的制作方法，其特征在于，步骤(4)中安装霍尔器件具体过程为：对基板下表面和第一塑封体打孔得到安装孔，然后将霍尔器件安装于安装孔内。
9.根据权利要求6所述的一种多芯片封装件的制作方法，其特征在于，通过溅镀金属线路将霍尔器件与第二重布线层电性连接。
10.根据权利要求6～9任一项所述的一种多芯片封装件的制作方法，其特征在于，采用倒装的方式将第一芯片和第二芯片安装于基板上。
CN202111655597.XA 2021-12-30 2021-12-30 一种多芯片封装件及其制作方法 Pending CN114334938A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111655597.XA CN114334938A (zh) 2021-12-30 2021-12-30 一种多芯片封装件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111655597.XA CN114334938A (zh) 2021-12-30 2021-12-30 一种多芯片封装件及其制作方法

Publications (1)

Publication Number Publication Date
CN114334938A true CN114334938A (zh) 2022-04-12

Family

ID=81018445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111655597.XA Pending CN114334938A (zh) 2021-12-30 2021-12-30 一种多芯片封装件及其制作方法

Country Status (1)

Country Link
CN (1) CN114334938A (zh)

Similar Documents

Publication Publication Date Title
CN103000593B (zh) 用于半导体器件的封装方法和结构
EP2634796B1 (en) Semiconductor device and manufacturing method thereof
US7242081B1 (en) Stacked package structure
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
KR20190003403A (ko) 반도체 패키지 및 방법
CN104882417B (zh) 集成无源倒装芯片封装
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US20090090541A1 (en) Stacked semiconductor device and fabricating method thereof
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN107424973B (zh) 封装基板及其制法
US20140367850A1 (en) Stacked package and method of fabricating the same
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
CN211150513U (zh) 封装体
EP3128551B1 (en) Semiconductor package and manufacturing method thereof
US9607860B2 (en) Electronic package structure and fabrication method thereof
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
KR100826989B1 (ko) 반도체 패키지 및 그의 제조방법
CN218385219U (zh) 半导体器件
US20120097429A1 (en) Package substrate and fabrication method thereof
CN216671634U (zh) 一种多芯片封装件
CN114334938A (zh) 一种多芯片封装件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination