CN114334681A - 一种六面包覆的扇出型芯片封装方法和封装结构 - Google Patents
一种六面包覆的扇出型芯片封装方法和封装结构 Download PDFInfo
- Publication number
- CN114334681A CN114334681A CN202111678434.3A CN202111678434A CN114334681A CN 114334681 A CN114334681 A CN 114334681A CN 202111678434 A CN202111678434 A CN 202111678434A CN 114334681 A CN114334681 A CN 114334681A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- packaging
- front surface
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种六面包覆的扇出型芯片封装方法及封装结构,芯片,芯片正面设有多个压区,芯片的背面和四周侧面包覆有塑封层,塑封层背面粘合有支撑层,支撑层的背面覆盖有背胶层,芯片正面具有再钝化层、再布线金属层和金属凸块,再钝化层覆盖芯片正面和塑封层正面,再布线金属层的一端与压区接触,再布线金属层的另一端与金属凸块连接,再钝化层上设有再保护层,金属凸块的端部裸露且与再保护层的正面齐平,芯片正面设有用于架高芯片的增强层,塑封层选用ABF膜层压成型。本发明提供的封装方法简便,且封装后的结构能有效保护芯片,提高芯片的传输速率和传输稳定性,封装后的芯片不易翘曲,切割时不易划伤、碰撞缺损等,良品率大大提高。
Description
技术领域
本发明涉及半导体封装技术领域,更具体涉及一种类QFN/DFN外观的六面包覆的扇出型芯片封装方法和封装结构。
背景技术
在市场需求的推动下,传统封装不断创新、演变,出现了各种新型的封装结构。随着电子产品及设备的高速化、小型化、***化、低成本化的要求不断提高,传统封装的局限性也越来越突出。传统封装采用相对较长引线互联的方式,即使用金属丝(金线、铝线等),利用热压或超声能源,实现微电子器件中固态电路内部互连接线的连接,完成芯片与电路或引线框架之间的连接,25μm引线的拱丝长度达到了5mm,存在传输速率慢、封装体积大与传输不稳定等缺陷。
现有的封装结构的机械强度不足,对芯片的保护不够,且在封装后进行单片切割时,芯片容易损坏,切割后的良品率低。在进行传统塑封时,熔融状态的塑封料与芯片相接触时,芯片受到冲击载荷导致芯片整体偏移,从而影响产品后续的精确度。
发明内容
为了解决上述问题,本发明提供了一种六面包覆的扇出型芯片封装方法和封装结构,采用该封装方法形成的封装结构能有效保护芯片,可缩小整体结构体积,提高芯片的传输速率和传输稳定性,封装后的芯片切割时不易划伤、碰撞缺损等,良品率大大提高。
根据本发明的一个方面,提供了一种六面包覆的扇出型芯片封装方法,包括以下步骤:
步骤一:将来料晶圆背面研磨至指定厚度,切割成单颗芯片,取载体圆片并在载体圆片上贴合临时键合膜,使用倒装设备,将芯片倒装在载体圆片上;
步骤二:用塑封材料进行塑封在载体圆片形成塑封层,塑封层填充各芯片之间的间隙,且塑封层覆盖芯片的背面和四周侧面;
载体圆片的正面依次叠有临时键合膜、芯片、塑封层,形成重构晶圆;
步骤三:在塑封层上粘合支撑层;
步骤四:通过解键合将载体圆片和临时键合膜从重构晶圆上脱粘并剥离出来;
步骤五:将步骤四中无载体圆片和临时键合膜的重构晶圆倒置,在重构晶圆的芯片上方涂上光刻胶,用掩膜版进行光刻或激光工艺,开出图形开口,形成再钝化层;再次涂上光阻层,用掩膜版进行光刻或激光工艺,开出金属层图形开口;在金属层图形开口内电镀,形成再布线金属层,并形成金属凸块;
再钝化层覆盖芯片正面和塑封层正面,再布线金属层的一端与压区接触,再布线金属层的另一端与金属凸块连接;
步骤六:用塑封材料进行塑封在芯片正面的再钝化层上形成再保护层;
步骤七:研磨再保护层的表面直至露出金属凸块的端面,研磨完成之后进行单片切割形成若干颗独立封装体。
在一些实施方式中,所述步骤三中,在塑封层上粘合支撑层后,可将支撑层减薄至指定厚度,然后在支撑层上涂覆背胶形成背胶层,支撑层为支撑硅层。
在一些实施方式中,所述步骤一中,在将来料晶圆背面研磨至指定厚度切割成单颗芯片前,通过光刻工艺制作一层增强层;在步骤二中,塑封形成的塑封层可填充增强层的边缘与芯片正面之间的间隙。
在一些实施方式中,塑封层和再保护层均选用ABF膜采用层压成型工艺。
根据本发明的另一个方面,提供了一种六面包覆的扇出型芯片封装结构,包括芯片,芯片正面设有多个压区,芯片的背面和四周侧面包覆有塑封层,塑封层背面粘合有支撑层,芯片正面具有再钝化层、再布线金属层和金属凸块,再钝化层覆盖芯片正面和塑封层正面,再布线金属层的一端与压区接触,再布线金属层的另一端与金属凸块连接,再钝化层上设有再保护层,金属凸块的端部裸露且与再保护层的正面齐平。由此,该封装结构通过塑封层、再钝化层和再保护层对芯片进行了六面包覆,仅金属凸块端部相对于再保护层裸露,使芯片得到有效保护,不易造成划伤、碰撞缺损等,且可减小整体封装尺寸;在塑封层的背面设置支撑层,给整体结构提供机械支撑,减少整体结构的翘曲,也提高整体封装结构的稳固性。
在一些实施方式中,芯片正面设置有用于架高芯片的增强层,塑封层可填充各芯片之间的空隙,增强层的边缘与芯片正面之间被塑封层填充。由此,利用增强层架高芯片,使得塑封层能够填充于各芯片之间的空隙,增强结合力,保护芯片。
在一些实施方式中,塑封层选用ABF膜层压成型。由此,传统方式采用的molding料注塑过程中芯片受到冲击载荷导致芯片的整体偏移,而本申请的塑封层采用ABF膜,利用层压的方式进行,ABF膜在层压以及工艺温度条件下具有一定的流动性,能够填充各芯片之间的间距,经固化后形成保护膜,起到保护芯片表面的作用。
在一些实施方式中,支撑层为支撑硅层,支撑硅层的厚度可减薄。由此,可以根据实际生产需要,将支撑硅层磨片减薄至所需厚度,从而减少封装后的整体厚度。
在一些实施方式中,支撑硅层的背面覆盖有背胶层。由此,该背胶层可保护支撑硅层,减少封装结构整体翘曲。
在一些实施方式中,再钝化层和再布线金属层为多层设置。由此,可增加多层再钝化层(Repassivation)/再布线金属层(RDL)来减缓应力,实现多层RDL互联结构,减少封装结构整体翘曲。
与现有技术相比,本发明的有益效果是:利用本发明提供的六面包覆的扇出型芯片封装方法封装出来的芯片封装结构对芯片进行了六面包覆,能有效保护芯片,仅金属凸块端部相对于再保护层裸露,不易造成划伤、碰撞缺损等,将芯片倒装于贴有临时键合膜的载体圆片后进行ABF膜层压成型形成塑封层,可避免芯片偏移,提高芯片的传输速率和传输稳定性,利用用于架高芯片的增强层,使得塑封层能够填充于各芯片之间的空隙,增强结合力、保护芯片,封装形成再钝化层、再布线金属层和再保护层时流程简化、效率高,且封装后的芯片不易翘曲,整体封装结构的稳固性,单片分割后的产品良品率大大提高。
附图说明
图1是本发明一种六面包覆的扇出型芯片封装结构的实施例1的结构示意图;
图2是图1中芯片封装结构的封装流程示意图;
图3是六面包覆的扇出型芯片封装结构的实施例2的结构示意图;
图4是图3中的芯片封装结构的封装流程示意图;
图5是六面包覆的扇出型芯片封装结构的实施例3的结构示意图;
图6是图5中的芯片封装结构的封装流程示意图。
具体实施方式
下面结合具体实施方式对本发明作进一步的说明。
实施例1
如图1所示,本发明所述一实施方式的一种六面包覆的扇出型芯片封装结构,其包括芯片1,芯片1正面具有多个压区11,芯片1的背面和四周侧面包覆有塑封层4,塑封层4背面粘合有支撑层,支撑层为支撑硅层5,芯片1正面具有再钝化层6、再布线金属层7和金属凸块9,再钝化层6覆盖芯片1正面和塑封层4正面,再布线金属层7的一端与压区11接触,再布线金属层7的另一端与金属凸块9连接,再钝化层6上具有再保护层8,金属凸块9的端部裸露且与再保护层8的正面齐平。
该封装结构通过塑封层4、再钝化层6和再保护层8对芯片1进行了六面包覆,仅金属凸块9端部相对于再保护层8裸露,使芯片1得到有效保护,不易造成划伤、碰撞缺损等,且可减小整体封装尺寸。在塑封层4的背面设置支撑层,给整体结构提供机械支撑,减少整体结构的翘曲,也提高整体封装结构的稳固性。
结合图2,具体阐述本实施例的六面包覆的扇出型芯片封装结构的封装方法,步骤如下:
步骤一:如图2-1所示,在载体圆片3(Carrier Wafer)上贴上临时键合膜2(TBF膜),并使用倒装设备,将来料晶圆上的芯片1逐个倒装在载体圆片3上。该步骤中,需要先将来料晶圆磨片至指定厚度,并将磨到指定厚度的来料圆片沿着划片槽切割成单颗芯片1,然后再进行倒装。
步骤二:在载体圆片3上形成塑封层4,该塑封层4所用的材料为ABF膜。由于传统方式采用的molding料注塑过程中,芯片1受到冲击载荷导致芯片1的整体偏移。因此,本实施例采用ABF膜,利用层压成型的方式,ABF膜在层压以及工艺温度条件下具有一定的流动性,能够填充芯片1之间的间距。
载体圆片3的正面依次叠有临时键合膜2、芯片1、塑封层4,形成重构晶圆,其结构如图2-2所示。
步骤三:在重构晶圆上设置用于给整个结构提供机械支撑的支撑硅层5,其结构如图2-3所示;可以根据实际生产需求,将重构晶圆背面支撑硅层5磨片至指定的厚度。
步骤四:通过解键合(Laser/Thermal debonding)将载体圆片3和临时键合膜2从重构晶圆上脱粘并剥离出来,如图2-4所示。
步骤五:如图2-5所示,倒置重构晶圆,在重构晶圆的芯片1上方涂上光刻胶,用掩膜版进行光刻或激光工艺,开出图形开口,形成再钝化层6;再次涂上光阻层,用掩膜版进行光刻或激光工艺,开出金属层图形开口;在金属层图形开口内电镀,形成再布线金属层7(RDL),实现对芯片1的互联;重复以上步骤制备金属凸块9;
该步骤中,可增加多层再钝化层6(Repassivation)/再布线金属层7(RDL)来减缓应力,实现多层RDL互联结构。
步骤六:采用塑封的方式在芯片1正面压上再保护层8,起到包覆并保护芯片1的作用。
由于传统方式使用的molding料在注塑过程中芯片1受到冲击载荷导致芯片1的整体偏移。因此,本实施例中,再保护层8所用的材料为ABF膜,利用层压工艺在芯片1表面包覆上ABF膜起到保护芯片1的作用。
步骤七:研磨再保护层8的表面直至露出金属凸块9的端面,以实现后续与PCB板的焊接。研磨完成之后进行单片切割。
实施例2
如图3所示,本实施例2与实施例1的主要区别在于,该六面包覆的扇出型芯片封装结构,在支撑硅层5的背面涂覆有背胶层51。该背胶层51用于保护支撑硅层5,减少整体结构的翘曲。
如图4所示,本实施例2与实施例1的封装方法区别仅在于步骤三中,在重构晶圆上设置支撑硅层5(图4中4-3A所示)后,可将支撑硅层5磨片至指定的厚度,再将背胶涂覆在支撑硅层5上形成背胶层51(图4中4-3B所示),达到保护的效果。还可以使用激光打印机对芯片1背胶层51上按客户要求进行打印,例如,打印logo、芯片型号等信息。
实施例3
如图5所示,本实施例3与实施例2的主要区别在于,本实施例中,芯片1正面光刻有用于架高芯片1的增强层12,塑封层4可填充各芯片1之间的空隙,增强层12的边缘与芯片1正面之间被塑封层4填充,塑封层4能够填充于各芯片1之间的空隙,增强结合力,保护芯片1。
结合图6,具体阐述本实施例的六面包覆的扇出型芯片封装结构的封装方法,步骤如下:
步骤一:晶圆来料后进行清洗并采用光刻工艺,制作一层增强层12,如图6-1所示;
步骤二:将来料晶圆背面研磨至指定厚度,如图6-2所示;
步骤三:来料圆片沿着划片槽切割成单颗芯片1,如图6-3所示;
步骤四:如图6-4所示,在载体圆片3上贴合临时键合膜2(TBF膜),使用倒装设备,将来料晶圆上的芯片1逐个倒装在载体圆片3上;
步骤五:在载体圆片3上形成塑封层4,本实施例采用ABF膜,利用层压成型工艺,ABF膜在层压以及工艺温度条件下具有一定的流动性,能够填充芯片1之间的间距。
载体圆片3的正面依次叠有临时键合膜2、芯片1、塑封层4,形成重构晶圆,其结构如图6-5所示。
步骤六:在重构晶圆上设置用于给整个结构提供机械支撑的支撑晶圆,其结构如图6-6A所示;
然后将重构晶圆背面支撑硅层5磨片至指定的厚度,并将背胶涂覆在支撑硅层5上形成背胶层51,达到保护的效果,其结构如图6-6B所示。
如有需要,可使用激光打印机对芯片1背胶层51上按客户要求进行打印,例如,打印logo、芯片型号等信息。
步骤七:通过解键合(Laser/Thermal debonding)将载体圆片3和临时键合膜2从重构晶圆上脱粘并剥离出来,如图6-7所示;
步骤八:如图6-8所示,倒置重构晶圆,在重构晶圆的芯片1上方涂上光刻胶,用掩膜版进行光刻或激光工艺,开出图形开口,形成再钝化层6;再次涂上光阻层,用掩膜版进行光刻或激光工艺,开出金属层图形开口;在金属层图形开口内电镀,形成再布线金属层7(RDL),实现对芯片1的互联;重复上述步骤制备金属凸块9;
该步骤中,可增加多层再钝化层6(Repassivation)/再布线金属层7(RDL)来减缓应力,实现多层RDL互联结构。
步骤九:采用塑封的方式在芯片1正面压上再保护层8,其结构如图6-9,起到包覆并保护芯片1的作用;
本实施例中,再保护层8所用的材料为ABF膜,利用层压工艺在芯片1表面包覆上ABF膜起到保护芯片1的作用,可避免芯片1整体偏移。
步骤十:如图6-10所示,研磨一定厚度的再保护层8的表面,直至露出金属凸块9的表面,以实现后续与PCB板的焊接。研磨完成之后进行单片切割。
本发明提供的封装方法封装出来的封装结构对芯片1进行了六面包覆,能有效保护芯片1,仅金属凸块9端部相对于再保护层8裸露,不易造成划伤、碰撞缺损等。将芯片1倒装于贴有临时键合膜2的载体圆片3后进行ABF膜层压成型形成塑封层4,可避免芯片1偏移,提高芯片1的传输速率和传输稳定性。利用用于架高芯片1的增强层12,使得塑封层4能够填充于各芯片1之间的空隙,增强结合力、保护芯片1。封装形成再钝化层6、再布线金属层7和再保护层8时流程简化、效率高。且封装后的芯片1不易翘曲,整体封装结构的稳固性,单片分割后的产品良品率大大提高。
以上所述的仅是本发明的一些实施方式,应当指出,对于本领域的普通技术人员来说,在不脱离本发明的创造构思的前提下,还可以做出其它变形和改进,这些都属于本发明的保护范围。
Claims (10)
1.一种六面包覆的扇出型芯片封装方法,其特征在于,包括以下步骤:
步骤一:将来料晶圆背面研磨至指定厚度,切割成单颗芯片(1),取载体圆片(3)并在载体圆片(3)上贴合临时键合膜(2),使用倒装设备,将芯片(1)倒装在载体圆片(3)上;
步骤二:用塑封材料进行塑封在载体圆片(3)形成塑封层(4),塑封层(4)填充各芯片(1)之间的间隙,且塑封层(4)覆盖芯片(1)的背面和四周侧面;
载体圆片(3)的正面依次叠有临时键合膜(2)、芯片(1)、塑封层(4),形成重构晶圆;
步骤三:在塑封层(4)上粘合支撑层;
步骤四:通过解键合将载体圆片(3)和临时键合膜(2)从重构晶圆上脱粘并剥离出来;
步骤五:将步骤四中无载体圆片(3)和临时键合膜(2)的重构晶圆倒置,在重构晶圆的芯片(1)上方涂上光刻胶,用掩膜版进行光刻或激光工艺,开出图形开口,形成再钝化层(6);再次涂上光阻层,用掩膜版进行光刻或激光工艺,开出金属层图形开口;在金属层图形开口内电镀,形成再布线金属层(7),并形成金属凸块(9);
再钝化层(6)覆盖芯片(1)正面和塑封层(4)正面,再布线金属层(7)的一端与压区(11)接触,再布线金属层(7)的另一端与金属凸块(9)连接;
步骤六:用塑封材料进行塑封在芯片(1)正面的再钝化层(6)上形成再保护层(8);
步骤七:研磨再保护层(8)的表面直至露出金属凸块(9)的端面,研磨完成之后进行单片切割形成若干颗独立封装体。
2.根据权利要求1所述的六面包覆的扇出型芯片封装方法,其特征在于,所述步骤三中,在塑封层(4)上粘合支撑层后,可将支撑层减薄至指定厚度,然后在支撑层上涂覆背胶形成背胶层,支撑层为支撑硅层。
3.根据权利要求1所述的六面包覆的扇出型芯片封装方法,其特征在于,所述步骤一中,在将来料晶圆背面研磨至指定厚度切割成单颗芯片(1)前,通过光刻工艺制作一层增强层(12);在步骤二中,塑封形成的塑封层(4)可填充增强层(12)的边缘与芯片(1)正面之间的间隙。
4.根据权利要求1所述的六面包覆的扇出型芯片封装方法,其特征在于,所述塑封层(4)和再保护层(8)均选用ABF膜采用层压成型工艺。
5.一种六面包覆的扇出型芯片封装结构,包括芯片(1),所述芯片(1)正面设有多个压区(11),其特征在于,所述芯片(1)的背面和四周侧面包覆有塑封层(4),所述塑封层(4)背面粘合有支撑层,所述芯片(1)正面具有再钝化层(6)、再布线金属层(7)和金属凸块(9),所述再钝化层(6)覆盖芯片(1)正面和塑封层(4)正面,所述再布线金属层(7)的一端与压区(11)接触,所述再布线金属层(7)的另一端与金属凸块(9)连接,所述再钝化层(6)上设有再保护层(8),所述金属凸块(9)的端部裸露且与再保护层(8)的正面齐平。
6.根据权利要求5所述的六面包覆的扇出型芯片封装结构,其特征在于,所述芯片(1)正面设置有用于架高芯片的增强层(12),所述塑封层(4)可填充各芯片(1)之间的空隙,所述增强层(12)的边缘与芯片(1)正面之间被塑封层(4)填充。
7.根据权利要求5或6所述的六面包覆的扇出型芯片封装结构,其特征在于,所述塑封层(4)选用ABF膜层压成型。
8.根据权利要求7所述的六面包覆的扇出型芯片封装结构,其特征在于,所述支撑层为支撑硅层(5),所述支撑硅层(5)的厚度可减薄。
9.根据权利要求8所述的六面包覆的扇出型芯片封装结构,其特征在于,所述支撑硅层(5)的背面覆盖有背胶层(51)。
10.根据权利要求9所述的六面包覆的扇出型芯片封装结构,其特征在于,所述再钝化层(6)和再布线金属层(7)为多层设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111678434.3A CN114334681A (zh) | 2021-12-31 | 2021-12-31 | 一种六面包覆的扇出型芯片封装方法和封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111678434.3A CN114334681A (zh) | 2021-12-31 | 2021-12-31 | 一种六面包覆的扇出型芯片封装方法和封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114334681A true CN114334681A (zh) | 2022-04-12 |
Family
ID=81022646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111678434.3A Pending CN114334681A (zh) | 2021-12-31 | 2021-12-31 | 一种六面包覆的扇出型芯片封装方法和封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114334681A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117059583A (zh) * | 2023-10-12 | 2023-11-14 | 江苏芯德半导体科技有限公司 | 一种具有异质胶材的晶圆级扇出型封装结构及其封装方法 |
CN117238781A (zh) * | 2023-11-16 | 2023-12-15 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
-
2021
- 2021-12-31 CN CN202111678434.3A patent/CN114334681A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117059583A (zh) * | 2023-10-12 | 2023-11-14 | 江苏芯德半导体科技有限公司 | 一种具有异质胶材的晶圆级扇出型封装结构及其封装方法 |
CN117059583B (zh) * | 2023-10-12 | 2024-01-09 | 江苏芯德半导体科技有限公司 | 一种具有异质胶材的晶圆级扇出型封装结构及其封装方法 |
CN117238781A (zh) * | 2023-11-16 | 2023-12-15 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
CN117238781B (zh) * | 2023-11-16 | 2024-02-23 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6353267B1 (en) | Semiconductor device having first and second sealing resins | |
US8193024B2 (en) | Manufacturing method for semiconductor devices and semiconductor device | |
TWI493632B (zh) | 具有無彎曲晶片之積體電路封裝件系統 | |
EP1179844A2 (en) | Semiconductor packaging | |
CN114334681A (zh) | 一种六面包覆的扇出型芯片封装方法和封装结构 | |
JP5112275B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
US20070155049A1 (en) | Method for Manufacturing Chip Package Structures | |
WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
TW200929394A (en) | Drop-mold conformable material as an encapsulation for an integrated circuit package system | |
US20110281398A1 (en) | Thin quad flat package with no leads (qfn) fabrication methods | |
CN101807531A (zh) | 一种超薄芯片的封装方法以及封装体 | |
CN112992809A (zh) | 晶圆级嵌入式硅片晶圆支撑扇出封装结构及封装工艺 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
US7906833B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002110721A (ja) | 半導体装置の製造方法 | |
CN216563095U (zh) | 一种六面包覆的扇出型芯片封装结构 | |
JPH1027880A (ja) | 半導体装置 | |
CN107611092A (zh) | 晶圆级芯片封装结构及其制备方法 | |
CN102332408B (zh) | 芯片尺寸封装件及其制法 | |
CN214152897U (zh) | 晶圆级嵌入式硅片晶圆支撑扇出封装结构 | |
JP7086528B2 (ja) | 半導体素子及び半導体装置 | |
JP2004063515A (ja) | 半導体装置の製造方法 | |
CN117238781B (zh) | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 | |
TW202022956A (zh) | 半導體封裝結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |