CN114328309A - 一种存储器管理电路及共享存储器方法 - Google Patents
一种存储器管理电路及共享存储器方法 Download PDFInfo
- Publication number
- CN114328309A CN114328309A CN202111466188.5A CN202111466188A CN114328309A CN 114328309 A CN114328309 A CN 114328309A CN 202111466188 A CN202111466188 A CN 202111466188A CN 114328309 A CN114328309 A CN 114328309A
- Authority
- CN
- China
- Prior art keywords
- memory
- data processing
- processing unit
- management circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 192
- 238000000034 method Methods 0.000 title claims description 18
- 238000012545 processing Methods 0.000 claims abstract description 109
- 238000007726 management method Methods 0.000 claims description 108
- 230000006870 function Effects 0.000 claims description 6
- 238000013500 data storage Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000013527 convolutional neural network Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003058 natural language processing Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Images
Landscapes
- Memory System (AREA)
Abstract
本申请涉及计算机存储技术领域，提供一种存储器管理电路及共享存储器的方法，所述存储器管理电路包括配置管理模块、存储器核和多个接口管理电路，通过配置管理模块负责每个外部数据处理单元的地址空间分配，保证每个的数据处理单元可以分配各自需求的访存空间，不同的数据处理单元的访存空间可以被灵活分配，通过存储器核存储数据并接收接口管理电路的数据请求，通过配置多个接口管理电路，与外部的数据处理单元一一对应连接，确保每个数据处理单元可以独占一个接口管理电路。本申请提供的存储器管理电路，在共享存储器的空间的同时，又能保证每个数据处理单元的带宽需求。
Description
技术领域
本申请涉及计算机存储技术领域，具体涉及一种存储器管理电路及共享存储器的方法。
背景技术
共享存储是指两个或多个数据处理单元共用一个主存储器的并行体系结构，每一个数据处理单元都可以把信息存入主存储器，或从中取出信息。共享存储器的体系结构使得若干处理器可以共享其存储器的地址空间，能够更好地应用至各个大计算量以及高性能计算的实际领域中，例如计算机视觉和自然语言处理等技术领域。
在计算机视觉和自然语言处理等技术领域中，卷积神经网络由于其硬件加速器算力大、计算效率高且计算功耗低，具有广泛的运用前景。随着神经网络处理器的不断发展，需要不同的数据处理单元实现不同的功能，比如，前处理单元、后处理单元、卷积计算单元和池化单元等，而不同的数据处理单元需要的数据占据不同的存储空间，所以，共享和管理这些存储空间至关重要。
在现有技术中，当一个数据处理模块正发起数据请求，与存储器通信时，其它数据处理模块是被挂起的，也就是说，总线***中的接口是分时复用的，在共享存储器空间之后，多个数据处理单元的带宽无法保证。
发明内容
本申请提供一种存储器管理电路及共享存储器的方法，以解决现有的共享存储器技术，在多个数据处理单元的场景下，共享存储器的空间之后无法保证带宽需求的问题。
本申请第一方面提供一种存储器管理电路，所述一种存储器管理电路包括配置管理模块、存储器核和多个接口管理电路，其中，所述配置管理模块通过总线与CPU相连，所述存储器核提供多个访存接口，通过访存接口与所述接口管理电路连接，每个所述接口管理电路对应连接一个外部的数据处理单元；
所述配置管理模块用于负责每个数据处理单元的地址空间分配；
所述存储器核用于存储数据，并接收所述接口管理电路的数据请求；
所述接口管理电路用于根据分配的地址空间，为对应连接的数据处理单元提供数据路由和冲突控制功能。
可选的，所述存储器核包括多个存储体、交叉开关矩阵和存储器IO，所述存储体和所述存储器IO通过所述交叉开关矩阵相连，所述交叉开关矩阵用于提供所有存储体与存储器IO之间的全连接交叉矩阵。
可选的，所述存储体是存储核内部负责数据存储的单元，所有存储体进行统一编址，以供外部访问，其中，每个存储体能够单独被控制。
可选的，所述配置管理模块在分配每个数据处理单元的地址空间时，存储器核中每个存储体的地址空间仅单独分配给一个数据处理单元。
可选的，所述存储器IO为存储器核提供的外部访问接口，与接口管理电路一一对应连接。
可选的，所述接口管理电路包括地址偏移模块、地址请求模块、物理地址生成模块和物理地址请求模块；
所述地址请求模块用于处理对应连接的数据处理单元的数据请求；
所述物理地址生成模块用于根据配置管理模块分配的地址空间，生成真正的物理空间地址；
所述物理地址请求模块用于根据真正的物理空间地址，向存储器核发送数据请求。
可选的，所述接口管理电路还包括数据返回模块，所述数据返回模块用于接收存储器核返回的数据，以及，将该数据返回给对应连接的数据处理单元。
可选的，所述接口管理电路的数目能够灵活配置，以保证每个数据处理单元单独与接口管理电路连接。
本申请第二方面提供一种共享存储器的方法，所述共享存储器的方法应用于本申请第一方面提供的一种存储器管理电路，包括：
配置管理模块根据CPU的指令配置每个数据处理单元的可访问空间范围，获得每个数据处理单元的地址空间；
接收并处理对应连接的数据处理单元的数据请求；
根据对应连接的数据处理单元所分配的地址空间，生成真正的物理空间地址；
根据真正的物理空间地址，向存储器核发送数据请求，以及，存储器核根据物理空间地址返回对应数据。
可选的，所述配置管理模块根据CPU的指令配置每个数据处理单元的可访问空间范围，获得每个数据处理单元的地址空间，包括：
在为某个数据处理单元分配地址空间时，获取存储器核中各个存储体的分配状态；
筛选未被分配的存储体，以及，从未被分配的存储体中选择一个或多个存储体，获得该数据处理单元所分配的地址空间。
由以上技术方案可知，本申请提供的一种存储器管理电路及共享存储器的方法，包括配置管理模块、存储器核和多个接口管理电路，通过配置管理模块负责每个外部数据处理单元的地址空间分配，保证每个的数据处理单元可以分配各自需求的访存空间，不同的数据处理单元的访存空间可以被灵活分配，通过存储器核存储数据并接收接口管理电路的数据请求，通过配置多个接口管理电路，与外部的数据处理单元一一对应连接，确保每个数据处理单元可以独占一个接口管理电路，而不是像其他的总线***那样接口是分时复用的，本申请提供的存储器管理电路，在共享存储器的空间的同时，又能保证每个数据处理单元的带宽需求。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的存储器管理电路与数据处理单元连接的示例图；
图2为本申请实施例提供的存储器管理电路的结构示意图；
图3为本申请实施例提供的存储器核的结构示意图；
图4为本申请实施例提供的交叉开关矩阵提供全连接交叉矩阵的示意图；
图5为本申请实施例提供的接口管理电路的结构示意图；
图6为本申请实施例提供的存储体和存储器IO物理连接的一种示例图；
图7为本申请实施例提供的存储体和存储器IO逻辑有效连接的一种示例图；
图8为本申请实施例提供的存储体和存储器IO逻辑有效连接的另一种示例图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，为本申请实施例提供的存储器管理电路与数据处理单元连接的示例图，在本申请的应用场景下，一个共享存储器与多个外部的数据处理单元连接，以满足不同的数据处理单元共享存储空间，在现有技术中，多个数据处理单元共享存储器的空间，但每个数据处理单元的带宽无法保证，本申请提供的存储器管理电路，实现对存储空间和存储带宽的高效管理，以满足每个数据处理单元的带宽需求。
参见图2，本申请实施例提供的存储器管理电路包括配置管理模块100、存储器核(存储器core)200和多个接口管理电路300，其中，所述配置管理模块100通过总线与CPU相连，所述存储器核200提供多个访存接口，通过访存接口与所述接口管理电路300连接，每个所述接口管理电路300对应连接一个外部的数据处理单元。
所述配置管理模块100用于负责每个数据处理单元的地址空间分配；所述存储器核200用于存储数据，并接收所述接口管理电路300的数据请求；所述接口管理电路300用于根据分配的地址空间，为对应连接的数据处理单元提供数据路由和冲突控制功能。
本申请实施例通过设置多个接口管理电路300，接口管理电路300与外部的数据处理单元一一对应连接，其中，接口管理电路300的数目能够灵活配置，以保证每个数据处理单元可以独占一个接口管理电路，在数据处理单元执行CPU分配的数据处理任务时，不同的数据处理单元可以通过各自对应连接的接口管理电路300，无影响对存储器同时进行独立访存，通过每个接口管理电路300的出口带宽，以保证每个数据处理单元的带宽需求。
参加图3，本申请实施例提供的存储器核200包括多个存储体(bank)201、交叉开关矩阵(cross bar)202和存储器IO(输入输出单元)203，所述存储体201和所述存储器IO 203通过所述交叉开关矩阵202相连。
所述存储体201是存储器核200内部负责数据存储的单元，对外提高读写功能，所有存储体进行统一编址，以供外部访问，其中，每个存储体201能够单独被控制。所述存储器IO203为存储器核200提供的外部访问接口，与接口管理电路300一一对应连接，以通过接口管理电路300，为对应连接的数据处理单元提供数据传输的通道。
所述交叉开关矩阵202用于提供所有存储体201与存储器IO 203之间的全连接交叉矩阵。参见图4，为本申请实施例提供的交叉开关矩阵提供全连接交叉矩阵的示意图，交叉开关矩阵202提供灵活的数据路由功能，通过交叉开关矩阵202的设置，每个存储器IO203能够和任一存储体201连接，对任一存储体201的空间进行访存。例如，第一存储器IO可以与第一存储体(bank0)、第二存储体(bank1)、第三存储体(bank2)以及第四存储体(bank3)中的任一存储体连接，也可同时与多个存储体连接；第二存储器IO可以与第一存储体(bank0)、第二存储体(bank1)、第三存储体(bank2)以及第四存储体(bank3)中的任一存储体连接，也可同时与多个存储体连接。
其中，第一存储器IO可以是多个存储器IO 203中的任一存储器IO，称为第一存储器IO，仅用于与之后出现的第二存储器IO进行区分，第一和第二并无其他实际意义。
其中，第一存储体(bank0)、第二存储体(bank1)、第三存储体(bank2)或第四存储体(bank3)可以是多个存储体201中的任一存储体，仅用于存储体相互之间进行区分，并无其他实际意义。
参见图5，为本申请实施例提供的接口管理电路的结构示意图，所述接口管理电路300包括地址偏移模块301、地址请求模块302、物理地址生成模块303和物理地址请求模块304，所述地址请求模块302用于处理对应连接的数据处理单元的数据请求，所述物理地址生成模块303用于根据配置管理模块100分配的地址空间，生成真正的物理空间地址，所述物理地址请求模块304用于根据真正的物理空间地址，向存储器核200发送数据请求。
所述接口管理电路300还包括数据返回模块，所述数据返回模块用于接收存储器核200返回的数据，以及，将该数据返回给对应连接的数据处理单元。
本申请实施例的配置管理模块100在分配每个数据处理单元的地址空间时，存储器核200中每个存储体201的地址空间仅单独分配给一个数据处理单元，例如，第一存储体的空间被分配给了第一数据处理单元，那么在对其他数据处理单元，如第二数据处理单元，进行空间分配时，不会对第一存储体的空间再次分配。在物理地址生成阶段，物理地址生成模块303根据配置管理模块100分配的地址空间，生成真正的物理空间地址，真正的物理空间地址只会是分配的存储体中的空间地址，通过物理地址生成模块303，仅激活部分连接作为逻辑有效连接，生成有效的存储体地址，有效防止bank冲突。
为了更加清楚地说明本实施例提供的存储器管理电路的执行方法过程及所取得的有益效果，本实施例还提供了一种共享存储器的方法，该方法由上述实施例提供的存储器管理电路执行，本实施例提供共享存储器的方法包括以下步骤：
S1、配置管理模块根据CPU的指令配置每个数据处理单元的可访问空间范围，获得每个数据处理单元的地址空间。
S2、接收并处理对应连接的数据处理单元的数据请求。
S3、根据对应连接的数据处理单元所分配的地址空间，生成真正的物理空间地址。
S4、根据真正的物理空间地址，向存储器核发送数据请求，以及，存储器核根据物理空间地址返回对应数据。
在一个优选实施例中，本申请提供的共享存储器的方法，在为某个数据处理单元分配地址空间时，获取存储器核中各个存储体的分配状态，筛选未被分配的存储体，以及，从未被分配的存储体中选择一个或多个存储体，获得该数据处理单元所分配的地址空间，多个存储体的空间可以同时被分配给同一个数据处理单元，但是，每个存储体的空间只被分配给唯一一个数据处理单元。
参见图6，为本申请实施例提供的存储体和存储器IO物理连接的一种示例图，图中的存储器核有4个存储体(bank)和两个对外接口即存储器IO，每个bank拥有存储空间4KB，通过交叉开关矩阵，存储体和存储器IO的连接如图6所示，每个存储器IO可以和任一bank相连接。
在一个实施例中，存储器IO0与第一数据处理单元通过接口管理电路相连，存储器IO1与第二数据处理单元通过另一接口管理电路相连。对上述存储空间进行空间分配，将bank0、bank1和bank2的空间分配给第一数据处理单元，将bank3的空间分配给第二数据处理单元，由配置管理模块配置上述分配信息，再通过接口管理电路，仅激活部分连接作为有效连接，即在物理地址生成阶段，仅能生成有效连接的bank地址，逻辑有效连接如图7所示，IO0分到12KB空间，IO1分到4KB空间，以及，IO0分配到3个bank，IO1分配到1个bank。
在一个实施例中，存储器IO0与第一数据处理单元通过接口管理电路相连，存储器IO1与第二数据处理单元通过另一接口管理电路相连。对上述存储空间进行空间分配，将bank0、bank1和bank2的空间分配给第一数据处理单元，将bank3的空间分配给第二数据处理单元，由配置管理模块配置上述分配信息，再通过接口管理电路，仅激活部分连接作为有效连接，即在物理地址生成阶段，仅能生成有效连接的bank地址，逻辑有效连接如图7所示，IO0分到12KB空间，IO1分到4KB空间，以及，IO0分配到3个bank，IO1分配到1个bank。
在另一个实施例中，存储器IO0与第一数据处理单元通过接口管理电路相连，存储器IO1与第二数据处理单元通过另一接口管理电路相连。对上述存储空间进行空间分配，将bank0和bank1的空间分配给第一数据处理单元，将bank2和bank3的空间分配给第二数据处理单元，由配置管理模块配置上述分配信息，再通过接口管理电路，仅激活部分连接作为有效连接，即在物理地址生成阶段，仅能生成有效连接的bank地址，逻辑有效连接如图8所示，IO0分到8KB空间，IO1分到8KB空间，以及，IO0分配到2个bank，IO1分配到2个bank。
本申请实施例提供的一种存储器管理电路及共享存储器的方法，包括配置管理模块、存储器核和多个接口管理电路，通过配置管理模块负责每个外部数据处理单元的地址空间分配，保证每个的数据处理单元可以分配各自需求的访存空间，不同的数据处理单元的访存空间可以被灵活分配，通过存储器核存储数据并接收接口管理电路的数据请求，通过配置多个接口管理电路，与外部的数据处理单元一一对应连接，确保每个数据处理单元可以独占一个接口管理电路，而不是像其他的总线***那样接口是分时复用的，本申请提供的存储器管理电路，在共享存储器的空间的同时，又能保证每个数据处理单元的带宽需求。
以上所述的本申请实施方式并不构成对本申请保护范围的限定。
Claims (10)
1.一种存储器管理电路，其特征在于，包括配置管理模块、存储器核和多个接口管理电路，其中，所述配置管理模块通过总线与CPU相连，所述存储器核提供多个访存接口，通过访存接口与所述接口管理电路连接，每个所述接口管理电路对应连接一个外部的数据处理单元；
所述配置管理模块用于负责每个数据处理单元的地址空间分配；
所述存储器核用于存储数据，并接收所述接口管理电路的数据请求；
所述接口管理电路用于根据分配的地址空间，为对应连接的数据处理单元提供数据路由和冲突控制功能。
2.根据权利要求1所述的一种存储器管理电路，其特征在于，所述存储器核包括多个存储体、交叉开关矩阵和存储器IO，所述存储体和所述存储器IO通过所述交叉开关矩阵相连，所述交叉开关矩阵用于提供所有存储体与存储器IO之间的全连接交叉矩阵。
3.根据权利要求2所述的一种存储器管理电路，其特征在于，所述存储体是存储器核内部负责数据存储的单元，所有存储体进行统一编址，以供外部访问，其中，每个存储体能够单独被控制。
4.根据权利要求3所述的一种存储器管理电路，其特征在于，所述配置管理模块在分配每个数据处理单元的地址空间时，存储器核中每个存储体的地址空间仅单独分配给一个数据处理单元。
5.根据权利要求2所述的一种存储器管理电路，其特征在于，所述存储器IO为存储器核提供的外部访问接口，与接口管理电路一一对应连接。
6.根据权利要求1所述的一种存储器管理电路，其特征在于，所述接口管理电路包括地址偏移模块、地址请求模块、物理地址生成模块和物理地址请求模块；
所述地址请求模块用于处理对应连接的数据处理单元的数据请求；
所述物理地址生成模块用于根据配置管理模块分配的地址空间，生成真正的物理空间地址；
所述物理地址请求模块用于根据真正的物理空间地址，向存储器核发送数据请求。
7.根据权利要求6所述的一种存储器管理电路，其特征在于，所述接口管理电路还包括数据返回模块，所述数据返回模块用于接收存储器核返回的数据，以及，将该数据返回给对应连接的数据处理单元。
8.根据权利要求1所述的一种存储器管理电路，其特征在于，所述接口管理电路的数目能够灵活配置，以保证每个数据处理单元单独与接口管理电路连接。
9.一种共享存储器的方法，其特征在于，所述共享存储器的方法由权利要求1至8任一项所述的一种存储器管理电路执行，包括：
配置管理模块根据CPU的指令配置每个数据处理单元的可访问空间范围，获得每个数据处理单元的地址空间；
多个接口管理电路接收并处理对应连接的数据处理单元的数据请求；
根据对应连接的数据处理单元所分配的地址空间，生成真正的物理空间地址；
根据真正的物理空间地址，向存储器核发送数据请求，以及，存储器核根据物理空间地址返回对应数据。
10.根据权利要求9所述的一种共享存储器的方法，其特征在于，所述配置管理模块根据CPU的指令配置每个数据处理单元的可访问空间范围，获得每个数据处理单元的地址空间，包括：
在为某个数据处理单元分配地址空间时，获取存储器核中各个存储体的分配状态；
筛选未被分配的存储体，以及，从未被分配的存储体中选择一个或多个存储体，获得该数据处理单元所分配的地址空间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111466188.5A CN114328309A (zh) | 2021-12-03 | 2021-12-03 | 一种存储器管理电路及共享存储器方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111466188.5A CN114328309A (zh) | 2021-12-03 | 2021-12-03 | 一种存储器管理电路及共享存储器方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114328309A true CN114328309A (zh) | 2022-04-12 |
Family
ID=81049077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111466188.5A Pending CN114328309A (zh) | 2021-12-03 | 2021-12-03 | 一种存储器管理电路及共享存储器方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114328309A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024017073A1 (zh) * | 2022-07-19 | 2024-01-25 | 华为技术有限公司 | 一种存储器件共享的方法、装置及*** |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1758208A (zh) * | 2005-10-28 | 2006-04-12 | 中国人民解放军国防科学技术大学 | 对挂接在片外单总线上的多种存储器进行访问的方法 |
| CN1758229A (zh) * | 2005-10-28 | 2006-04-12 | 中国人民解放军国防科学技术大学 | 异构多核微处理器局部空间共享存储方法 |
| JP2010224671A (ja) * | 2009-03-19 | 2010-10-07 | Nec Corp | マルチプロセッサシステム |
| US20110252204A1 (en) * | 2006-10-30 | 2011-10-13 | Nvidia Corporation | Shared single access memory with management of multiple parallel requests |
| CN105550130A (zh) * | 2015-12-14 | 2016-05-04 | 中电科华云信息技术有限公司 | 基于容器的应用环境动态编排的方法及其应用*** |
| CN108027804A (zh) * | 2015-09-23 | 2018-05-11 | 甲骨文国际公司 | 片上原子事务引擎 |
| US20180341491A1 (en) * | 2017-05-25 | 2018-11-29 | Electronics And Telecommunications Research Institute | Apparatus and method for memory sharing between computers |
-
2021
- 2021-12-03 CN CN202111466188.5A patent/CN114328309A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1758208A (zh) * | 2005-10-28 | 2006-04-12 | 中国人民解放军国防科学技术大学 | 对挂接在片外单总线上的多种存储器进行访问的方法 |
| CN1758229A (zh) * | 2005-10-28 | 2006-04-12 | 中国人民解放军国防科学技术大学 | 异构多核微处理器局部空间共享存储方法 |
| US20110252204A1 (en) * | 2006-10-30 | 2011-10-13 | Nvidia Corporation | Shared single access memory with management of multiple parallel requests |
| JP2010224671A (ja) * | 2009-03-19 | 2010-10-07 | Nec Corp | マルチプロセッサシステム |
| CN108027804A (zh) * | 2015-09-23 | 2018-05-11 | 甲骨文国际公司 | 片上原子事务引擎 |
| CN105550130A (zh) * | 2015-12-14 | 2016-05-04 | 中电科华云信息技术有限公司 | 基于容器的应用环境动态编排的方法及其应用*** |
| US20180341491A1 (en) * | 2017-05-25 | 2018-11-29 | Electronics And Telecommunications Research Institute | Apparatus and method for memory sharing between computers |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024017073A1 (zh) * | 2022-07-19 | 2024-01-25 | 华为技术有限公司 | 一种存储器件共享的方法、装置及*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10469252B2 (en) | Technologies for efficiently managing allocation of memory in a shared memory pool | |
| US6185654B1 (en) | Phantom resource memory address mapping system | |
| CN110582745B (zh) | 存储器装置及可促进张量存储器存取的方法 | |
| CN102177551B (zh) | 与标准存储器模块管脚兼容的存储器模块中的独立可控制和可重新配置的虚拟存储器设备 | |
| CN108009119B (zh) | 处理器和控制工作流的方法 | |
| US20160378353A1 (en) | Method and apparatus for dynamically allocating storage resources to compute nodes | |
| JP5603892B2 (ja) | メモリの微小タイリング | |
| JP2002500395A (ja) | 最適な多チャネル記憶制御システム | |
| US11385829B2 (en) | Memory controller for non-interfering accesses to nonvolatile memory by different masters, and related systems and methods | |
| US5761455A (en) | Dynamic bus reconfiguration logic | |
| EP3761177A1 (en) | Technologies for providing latency-aware consensus management in a disaggregated architecture | |
| US20070261059A1 (en) | Array-based memory abstraction | |
| CN112017700A (zh) | 用于存储器装置的动态功率管理网络 | |
| CN114328309A (zh) | 一种存储器管理电路及共享存储器方法 | |
| US20040225856A1 (en) | Method and circuit for allocating memory arrangement addresses | |
| CN111752643A (zh) | 通用fpga阵列加载更新维护***及方法 | |
| CN101273380A (zh) | 图形处理器的交织虚拟本地存储器 | |
| KR20210031185A (ko) | 데이터 처리 장치 및 그 동작 방법 | |
| CN106155910A (zh) | 一种实现内存访问的方法、装置和*** | |
| CN114238156A (zh) | 处理***以及操作处理***的方法 | |
| CN112988061A (zh) | 用于动态可编程分配方案的带交叉开关的高带宽存储*** | |
| CN112990451A (zh) | 具有动态可编程分配方案的高带宽存储器*** | |
| CN117393013B (zh) | 统计应用中的高效ddr控制方法及相关装置 | |
| CN113157602A (zh) | 一种对内存进行分配的方法、设备及计算机可读存储介质 | |
| CN112749121A (zh) | 基于pcie总线的多芯片互联*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |