CN114326890A - 电压调节电路 - Google Patents

Abstract

本发明涉及电子电路技术领域，提供了一种用于为芯片内部电路供电的电压调节电路，其包括：连接于供电端和地之间的误差放大器，该误差放大器具有第一输出端和第二输出端，用于根据基准电压和反馈电压的比较结果，经该第一输出端提供第一控制信号或经该第二输出端提供第二控制信号；连接在供电端与该电压调节电路的输出端之间的第一晶体管，该第一晶体管的控制端连接误差放大器的第一输出端；并联于该第一晶体管两端的第二晶体管，该第二晶体管的控制端连接误差放大器的第二输出端；以及用于提供前述反馈电压的反馈控制模块。由此可提高芯片上电时的电路响应速度，同时保证了该电路的高精度。

Description

电压调节电路

技术领域

本发明涉及电子电路技术领域，具体涉及一种电压调节电路。

背景技术

电压调节电路应用非常广泛，尤其是在高压产品当中，几乎都会采用电压调节电路，把高压转换为低压，为芯片供电，这样芯片内部大部分电路都可以采用低压器件搭建，这样既能节约成本，又能提高精度，可靠性也会更高。然而有些芯片具有指示功能，需要芯片上电就能给出正确指示，但电压调节电路通常都会有一个建立时间，这段时间相当于芯片内部并没有电压源，因此也就不能给出正确指示，导致芯片上电时出现短暂指示错误的情况。

参考图1，现有技术中公开的一种电压调节电路100包括：连接于输入端与信号地之间的运算放大器110和场效应管Mp3、第一电阻R11、和第二电阻R12，具体地，运算放大器110包括：场效应管Mp1、场效应管Mp2、场效应管Mn1、场效应管Mn2和电流源I1，场效应管Mp1和场效应管Mp2的源极共同连接在输入端，接入输入信号VIN，栅极共同连接在场效应管Mp1的漏极，且场效应管Mp1的漏极与场效应管Mn1的漏极相连，场效应管Mp2的漏极与场效应管Mn2的漏极相连，而场效应管Mn1的源极与场效应管Mn2的源极相连并通过电流源I1连接到信号地，其中，场效应管Mn2的栅极作为运算放大器110的第一输入端与参考电压Vref相连接，场效应管Mn1的栅极作为运算放大器110的第二输入端连接至第一电阻R11与第二电阻R12之间的连接节点提供的反馈电压VFB；场效应管Mp2与场效应管Mn2的连接节点作为该运算放大器110的输出端Vout0，而场效应管Mp3的栅极与该运算放大器110的输出端相连接，源极与输入端VIN相连接；第一电阻R11的一端与场效应管Mp3的漏极相连接，另一端与第二电阻R12连接；第二电阻R12，连接在第一电阻R11和信号地之间；第一电阻R11与场效应管Mp3漏极之间的连接节点作为该电压调节电路100的输出端，用以提供电压Vreg。此外，上述电压调节电路100还包括稳压二极管ZD，连接在该电压调节电路100的输出端与信号地之间。

上述的电压调节电路100采用运算放大器110且工作在负反馈环路中，使Vref＝VFB，参考电压Vref为带隙基准源提供的，VFB为输出反馈电压，Vreg为该电压调节电路100的输出电压，用于为芯片内部电路供电，根据上述关系可以得到：Verg＝Vref*(R11+R12)/R12。这种电路结构简单，精度高，但芯片上电后带隙基准源及电压调节电路都需要一定的建立时间，而这段时间相当于芯片内部并没有电压源，容易导致芯片上电时出现短暂指示错误的情况。

发明内容

为了解决上述技术问题，本发明提供了一种电压调节电路，可以提高芯片上电时的电路响应速度，同时保证该电路具有高精度。

根据本发明提供的一种电压调节电路，该电压调节电路用于为芯片内部电路供电，其包括：

误差放大器，连接于供电端和地之间，具有第一输出端和第二输出端，用于根据基准电压和反馈电压的比较结果，经该第一输出端提供第一控制信号或经该第二输出端提供第二控制信号；

第一晶体管，连接在供电端与该电压调节电路的输出端之间，该第一晶体管的控制端连接前述误差放大器的第一输出端；

第二晶体管，并联于前述第一晶体管的两端，该第二晶体管的控制端连接前述误差放大器的第二输出端；

反馈控制模块，连接于该电压调节电路的输出端与地之间，用于提供前述反馈电压。

优选地，前述误差放大器可以在以下模式之间切换：

启动模式，前述基准电压未达到预定的电压参考值，前述误差放大器根据生成的前述第二控制信号控制前述第二晶体管处于导通状态；

工作模式，前述基准电压达到前述预定的电压参考值，前述误差放大器根据生成的前述第一控制信号控制前述第一晶体管处于导通状态的同时控制所述第二晶体管处于截止状态。

优选地，前述误差放大器包括：

串联连接在供电端与地之间的第三晶体管、第四晶体管和第一电流源，该第三晶体管的第一端与供电端连接，控制端与其自身的第二端连接，前述第四晶体管的控制端作为前述误差放大器的反相输入端与前述反馈控制模块连接，接入前述反馈电压；

串联连接在供电端与前述第一电流源之间的第五晶体管和第六晶体管，该第五晶体管的第一端与前述第三晶体管的第一端连接，控制端与前述第三晶体管的控制端连接，该第五晶体管与第六晶体管的连接节点作为前述误差放大器的第一输出端，该第六晶体管的控制端作为前述误差放大器的同相输入端接入前述基准电压；

串联连接在供电端与地之间的第七晶体管和第一电阻，该第七晶体管的第一端与前述第三晶体管的第一端连接，控制端与前述第三晶体管的控制端连接，第二端与前述第一电阻的一端连接，且该第七晶体管与前述第一电阻的的连接节点作为前述误差放大器的第二输出端。

优选地，该电压调节电路还包括：

带隙基准电压发生器，该带隙基准电压发生器的输出端连接前述第四晶体管的控制端，用以提供前述基准电压，且前述预定的电压参考值大于等于前述第四晶体管的导通电压。

优选地，前述反馈控制模块包括：

串联连接在该电压调节电路的输出端与地之间的第二电阻和第三电阻，该第二电阻和第三电阻的连接节点与前述第二晶体管的控制端连接，用以提供前述反馈电压。

优选地，该电压调节电路还包括：

稳压器件，连接在该电压调节电路的输出端与地之间。

优选地，前述稳压器件为选自电容和二极管中的任意一种。

优选地，前述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管均为金属氧化物半导体场效应晶体管。

优选地，前述第一晶体管、第三晶体管、第五晶体管、第六晶体管和第七晶体管均为P型金属氧化物半导体场效应晶体管。

优选地，前述第二晶体管和第四晶体管均为N型金属氧化物半导体场效应晶体管。

本发明的有益效果是：本发明提供的一种用于为芯片内部电路供电的电压调节电路，其包括：连接于供电端和地之间的误差放大器，该误差放大器具有第一输出端和第二输出端，用于根据基准电压和反馈电压的比较结果，经该第一输出端提供第一控制信号或经该第二输出端提供第二控制信号；连接在供电端与该电压调节电路的输出端之间的第一晶体管，该第一晶体管的控制端连接误差放大器的第一输出端；并联于该第一晶体管两端的第二晶体管，该第二晶体管的控制端连接误差放大器的第二输出端；以及连接于该电压调节电路的输出端与地之间用于提供前述反馈电压的反馈控制模块，以此当前述基准电压未达到预定的电压参考值时，前述误差放大器处于启动模式，根据生成的前述第二控制信号控制前述第二晶体管处于导通状态；当前述基准电压达到前述预定的电压参考值时，前述误差放大器处于稳定工作模式，根据生成的前述第一控制信号控制前述第一晶体管处于导通状态的同时控制该第二晶体管处于截止状态，这样该电压调节电路能快速响应于芯片上电，跟随输入信号(Vin)的上升，能够在基准电压未建立之前及时给芯片内部电路提供电压，在基准电压稳定建立后，该电压调节电路能使输出稳定在设定值上，以获得较高精度的输出电压(Vreg)，一方面提高了芯片上电时该电压调节电路的响应速度，另一方面也保证了该电压调节电路的高精度，避免了芯片上电初期因基准电压未建立，而导致这段时间芯片内部的电路出现短暂指示错误的情况。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出现有技术中的一种电压调节电路的结构示意图；

图2示出本发明实施例提供的一种电压调节电路的结构示意图；

图3示出图2所示电压调节电路中各个电压信号的工作时序图；

图4示出图2所示电压调节电路中误差放大器处于启动模式下的等效电路图；

图5示出图2所示电压调节电路中误差放大器处于工作模式下的等效电路图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

下面，参照附图对本发明进行详细说明。

图2示出本发明实施例提供的一种电压调节电路的结构示意图。

参考图2，本发明实施例提供的一种用于为芯片内部电路供电的电压调节电路200，可用于作为电子设备的稳压器件。电子设备可以是平板电脑、智能电话、智能手表或任何合适的设备，并且可以在一些应用中由电池(未示出)供电。

在本实施例中，该电压调节电路200包括但不限于：误差放大器210、晶体管Q6、晶体管Q7和反馈控制模块220。

其中，误差放大器210连接于供电端和地之间，具有第一输出端和第二输出端，用于根据基准电压Vref和反馈电压VFB的比较结果，经该第一输出端提供第一控制信号Vout0或经该第二输出端提供第二控制信号Vout1；而晶体管Q6连接在供电端与该电压调节电路200的输出端之间，该晶体管Q6的控制端连接误差放大器210的第一输出端，晶体管Q7并联于晶体管Q6的两端，该晶体管Q7的控制端连接误差放大器210的第二输出端；反馈控制模块220则连接于该电压调节电路200的输出端与地之间，用于提供前述的反馈电压VFB。

进一步的，该误差放大器210可以在以下模式之间切换：

启动模式，基准电压Vref未达到预定的电压参考值，误差放大器210根据生成的该第二控制信号Vout1控制该晶体管Q7处于导通状态；

工作模式，基准电压Vref达到前述预定的电压参考值，误差放大器210根据生成的该第一控制信号Vout0控制晶体管Q6处于导通状态的同时控制该晶体管Q7处于截止状态。

进一步的，误差放大器210可以包括差分输入级，其具有耦合为接收基准电压Vref和反馈电压VFB的差分输入对，并且具有第一尾部，而该第一尾部可以包括电流源I1。在本实施例中，差分输入级包括：

串联连接在供电端与地之间的晶体管Q1、晶体管Q3和前述电流源I1，该晶体管Q1的第一端与供电端连接，用以接收输入信号Vin，控制端与其自身的第二端连接，该晶体管Q3的控制端作为误差放大器210的反相输入端与反馈控制模块220连接，接入反馈电压VFB；

串联连接在供电端与电流源I1之间的晶体管Q2和晶体管Q4，该晶体管Q2的第一端与晶体管Q1的第一端连接，控制端与晶体管Q1的控制端连接，该晶体管Q2的第二端与晶体管Q4的第二端连接，且该晶体管Q2与晶体管Q4的连接节点作为误差放大器210的第一输出端，该晶体管Q4的控制端作为误差放大器210的同相输入端接入基准电压Vref，第一端通过该电流源I1连接到地；

串联连接在供电端与地之间的晶体管Q5和电阻R23，该晶体管Q5的第一端与晶体管Q1的第一端连接，控制端与晶体管Q1的控制端连接，第二端与电阻R23的一端连接，电阻R23的另一端接地，且该晶体管Q5与电阻R23的的连接节点作为误差放大器210的第二输出端。

进一步的，该电压调节电路200还包括带隙基准电压发生器(未示出)，该带隙基准电压发生器的输出端连接晶体管Q3的控制端，用以提供基准电压Vref，且前述预定的电压参考值大于等于前述晶体管Q4的导通电压值。

在本实施例中，反馈控制模块220包括：电阻R21和电阻R22，具体的，电阻R21和电阻R22串联连接在该电压调节电路200的输出端与地之间，且该电阻R21和电阻R22的连接节点与该晶体管Q7的控制端连接，用以提供反馈电压VFB。

进一步的，该电压调节电路200还包括连接在该电压调节电路200的输出端与地之间的稳压器件。

更进一步的，该稳压器件为选自电容和二极管中的任意一种，具体在在本实施例中，该稳压器件例如为为稳压二极管ZD，如图2所示。

在本实施例中，晶体管Q6、晶体管Q7、晶体管Q1、晶体管Q3、晶体管Q2、晶体管Q4和晶体管Q5均为金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor FieldEffect Transistor，MOSFET)，简称MOS管。

具体的，该晶体管Q6、晶体管Q1、晶体管Q2、晶体管Q4和晶体管Q5均为P型MOS管，该晶体管Q7和晶体管Q3均为N型MOS管。

图3示出图2所示电压调节电路中各个电压信号的工作时序图，图4示出图2所示电压调节电路中误差放大器处于启动模式下的等效电路图，图5示出图2所示电压调节电路中误差放大器处于工作模式下的等效电路图。

参考图3～图5，进一步对本发明实施例提供的电压调节电路200的工作原理进行说明。

如图3所示，在t1时刻，芯片开始进行上电，由于带隙基准电压发生器中的晶体管的切换延迟，基准电压Vref(作为从该带隙基准电压发生器输出的固定调节的电压值)还未建立稳定，不是马上可用，即未达到预定的参考电压值(该预定的电压参考值大于等于晶体管Q4的导通电压值)，故晶体管Q4处于截止状态，此时的第一控制信号Vout0与输入信号Vin的值相等，未达到晶体管Q6的导通电压，晶体管Q6处于截止状态，该电压调节电路200的输出电压Vreg处于低电平状态，而该电压调节电路200中的误差放大器210工作在启动模式，将其电路结构简化得到如图4所示的电路，第二控制信号Vout1通过电路R21连接到地。

随着芯片开始上电输入信号Vin的电平逐渐上升，达到晶体管Q7的导通电压时，该晶体管Q7导通，此时该电压调节电路200的输出电压Vreg被晶体管Q7拉到输入信号Vin的电位上。

随着输入信号Vin继续上升，反馈电压VFB也跟随输出电压Vreg的增大而增大，当反馈电压VFB达到晶体管Q2的导通电压(假定w为Vth)时，晶体管Q2导通，此时该电压调节电路200形成包括有晶体管Q6的负反馈闭环电路，根据此时的电路连接关系，得到：

VFB＝Vth (1)

Vreg＝Vth*(R21+R22)/R22 (2)

来到t2时刻，当基准电压Vref建立起来时，即基准电压Vref达到预定的参考电压值(该预定的电压参考值大于等于晶体管Q4的导通电压值)，此时晶体管Q4处于导通状态，第一控制信号Vout0被拉到与输入信号Vin的值相等，晶体管Q6导通，通过合理设置电阻R23的阻值以及晶体管Q1和晶体管Q5的电流镜比例，可使得第二控制信号Vout1的电平上升到近似等于输入信号Vin，使晶体管Q7被截止关断，此时该电压调节电路200中的误差放大器210处于稳定的工作模式，将其电路结构简化得到如图5所示的电路，使得该电压调节电路200形成包括有晶体管Q6的负反馈闭环电路，使得：

VFB＝Vref (3)

Vreg＝Vref*(R21+R22)/R22 (4)

这样在芯片上电时，该电压调节电路200在基准电压Vref未建立起来前快速响应，跟随输入信号Vin上升，能够及时给芯片内部电路提供电压，并在基准电压Vref建立起来之后，该电压调节电路200会稳定输出在公式(4)所设定的值上，以此获得高精度的输出电压Vreg。

综上所述，本发明实施例提供的用于为芯片内部提供输出电压Vreg的电压调节电路200包括：连接于供电端和地之间的误差放大器210，该误差放大器210具有第一输出端和第二输出端，用于根据基准电压Vref和反馈电压VFB的比较结果，经该第一输出端提供第一控制信号Vout0或经该第二输出端提供第二控制信号Vout1；连接在供电端与该电压调节电路200的输出端之间的晶体管Q6，该晶体管Q6的控制端连接误差放大器210的第一输出端；并联于该晶体管Q6两端的晶体管Q7，该晶体管Q7的控制端连接误差放大器210的第二输出端；以及连接于该电压调节电路200的输出端与地之间用于提供反馈电压VFB的反馈控制模块220，以此在前述基准电压Vref未达到预定的电压参考值时，该误差放大器210处于启动模式，根据生成的前述第二控制信号Vout1控制晶体管Q7处于导通状态；在前述基准电压Vref达到预定的电压参考值时，该误差放大器210处于稳定的工作模式，根据生成的前述第一控制信号Vout0控制晶体管Q6处于导通状态的同时控制该晶体管Q7处于截止状态，这样该电压调节电路200能快速响应于芯片上电，跟随输入信号Vin的上升，能够在基准电压Vref未建立前及时给芯片内部电路提供输出电压Vreg，在基准电压Vref稳定建立后，该电压调节电路200能使输出稳定在设定值上，以获得较高精度的输出电压Vreg，这样一方面提高了芯片上电时该电压调节电路200的响应速度，另一方面也保证了该电压调节电路200的高精度，避免了芯片上电初期因基准电压未建立，而导致这段时间芯片内部的电路出现短暂指示错误的情况。

应当说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种电压调节电路，用于为芯片内部电路供电，其中，所述电压调节电路包括：

误差放大器，连接于供电端和地之间，具有第一输出端和第二输出端，用于根据基准电压和反馈电压的比较结果，经所述第一输出端提供第一控制信号或经所述第二输出端提供第二控制信号；

第一晶体管，连接在供电端与所述电压调节电路的输出端之间，该第一晶体管的控制端连接所述误差放大器的第一输出端；

第二晶体管，并联于所述第一晶体管的两端，该第二晶体管的控制端连接所述误差放大器的第二输出端；

反馈控制模块，连接于所述电压调节电路的输出端与地之间，用于提供所述反馈电压。

2.根据权利要求1所述的电压调节电路，其中，所述误差放大器可以在以下模式之间切换：

启动模式，所述基准电压未达到预定的电压参考值，所述误差放大器根据生成的所述第二控制信号控制所述第二晶体管处于导通状态；

工作模式，所述基准电压达到所述预定的电压参考值，所述误差放大器根据生成的所述第一控制信号控制所述第一晶体管处于导通状态的同时控制所述第二晶体管处于截止状态。

3.根据权利要求2所述的电压调节电路，其中，所述误差放大器包括：

串联连接在供电端与地之间的第三晶体管、第四晶体管和第一电流源，该第三晶体管的第一端与供电端连接，控制端与其自身的第二端连接，所述第四晶体管的控制端作为所述误差放大器的反相输入端与所述反馈控制模块连接，接入所述反馈电压；

串联连接在供电端与所述第一电流源之间的第五晶体管和第六晶体管，该第五晶体管的第一端与所述第三晶体管的第一端连接，控制端与所述第三晶体管的控制端连接，该第五晶体管与第六晶体管的连接节点作为所述误差放大器的第一输出端，该第六晶体管的控制端作为所述误差放大器的同相输入端接入所述基准电压；

串联连接在供电端与地之间的第七晶体管和第一电阻，该第七晶体管的第一端与所述第三晶体管的第一端连接，控制端与所述第三晶体管的控制端连接，第二端与所述第一电阻的一端连接，且该第七晶体管与所述第一电阻的的连接节点作为所述误差放大器的第二输出端。

4.根据权利要求3所述的电压调节电路，其中，所述电压调节电路还包括：

带隙基准电压发生器，该带隙基准电压发生器的输出端连接所述第四晶体管的控制端，用以提供所述基准电压，且所述预定的电压参考值大于等于所述第四晶体管的导通电压。

5.根据权利要求4所述的电压调节电路，其中，所述反馈控制模块包括：

串联连接在所述电压调节电路的输出端与地之间的第二电阻和第三电阻，该第二电阻和第三电阻的连接节点与所述第二晶体管的控制端连接，用以提供所述反馈电压。

6.根据权利要求5所述的电压调节电路，其中，所述电压调节电路还包括：

稳压器件，连接在所述电压调节电路的输出端与地之间。

7.根据权利要求6所述的电压调节电路，其中，所述稳压器件为选自电容和二极管中的任意一种。

8.根据权利要求3所述的电压调节电路，其中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管均为金属氧化物半导体场效应晶体管。

9.根据权利要求8所述的电压调节电路，其中，所述第一晶体管、第三晶体管、第五晶体管、第六晶体管和第七晶体管均为P型金属氧化物半导体场效应晶体管。

10.根据权利要求9所述的电压调节电路，其中，所述第二晶体管和第四晶体管均为N型金属氧化物半导体场效应晶体管。

Images