CN114303213A - 器件和用于制造器件的方法 - Google Patents

器件和用于制造器件的方法 Download PDF

Info

Publication number
CN114303213A
CN114303213A CN202080061152.6A CN202080061152A CN114303213A CN 114303213 A CN114303213 A CN 114303213A CN 202080061152 A CN202080061152 A CN 202080061152A CN 114303213 A CN114303213 A CN 114303213A
Authority
CN
China
Prior art keywords
layer
functional layer
carrier
functional
upper side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080061152.6A
Other languages
English (en)
Inventor
扬·伊勒
托马斯·贝尔纳特
斯特凡·贝恩德·恩德勒
米夏埃尔·克伦
斯特凡·比格尔
马库斯·普夫
塞巴斯蒂安·雷多尔菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN114303213A publication Critical patent/CN114303213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
    • H01C7/043—Oxides or oxidic compounds
    • H01C7/045—Perovskites, e.g. titanates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/022—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances
    • H01C7/023—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances containing oxides or oxidic compounds, e.g. ferrites
    • H01C7/025—Perovskites, e.g. titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Micromachines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

描述一种器件(1)，所述器件具有：至少一个载体层(2)，其中载体层(2)具有上侧(2a)和下侧(2b)；至少一个功能层(5)，其中功能层(5)设置在载体层(2)的上侧(2a)上并且具有如下材料，所述材料具有特殊的电特征，其中器件(1)构成为用于作为分立器件直接集成到电***中。还描述了一种用于制造器件的方法。

Description

器件和用于制造器件的方法
技术领域
本发明涉及一种器件，尤其电器件。本发明还涉及一种用于制造器件的方法。
背景技术
为了将诸如传感器、电容器、保护器件和/或加热器的无源器件集成到电***中，器件的尺寸必须适应于现代的封装设计，所述封装设计处于微米级甚至纳米级的范围中。为了实现这种小型化程度，器件作为薄膜沉积在具有电端子的载体结构上并且被描述为分立器件。这些器件能够集成到MEMS(微机电***)或SESUB(嵌入基板的半导体)结构中。
然而，当前的技术上的解决方案不适合将电子器件集成到例如MEMS或SESUB结构中。对于这些***需要非常小的元件，所述元件此外必须借助适合的接触方法来集成。用于SMD(“表面贴装器件”)构型的经典焊接法或用于“裸晶片”的引线键合技术对此无法使用。
发明内容
本发明的目的是描述一种解决上述问题的器件。
该目的通过根据独立权利要求所述的器件和用于制造器件的方法来实现。
根据一个方面，描述一种器件。所述器件是电器件。所述器件构成为用于集成到电***中。所述器件优选是无源器件。所述器件例如是传感器、电容器、保护器件或加热元件。
所述器件具有至少一个载体层。载体层具有上侧和下侧。载体层具有载体材料。载体层优选具有硅、碳化硅或玻璃(硅酸盐玻璃或硼硅酸盐玻璃)。
所述器件还具有至少一个功能层。所述器件也能够具有多于一个的功能层，例如两个或三个功能层。功能层具有如下材料(功能材料)，所述材料具有特殊的电特征。例如，功能材料具有特殊的U/I特征曲线、特殊的R和B值特征曲线、特殊的充电/放电曲线、特殊的电容和/或特殊的RIS(T)。
功能层优选设置在载体层的上侧上。功能层优选完全地覆盖载体层的上侧。功能层优选直接在载体层的上侧上构成。尤其地，功能材料形状配合地和材料配合地位于载体层的材料上。替选于此，功能材料局部地或作为层直接在载体层的材料中产生。
替选于此——根据载体层的设计方案，例如在硅载体的情况下——也能够在载体层和功能层之间构成薄的电绝缘膜。
由于特殊的成分，所述器件能够非常紧凑地构成。例如，器件具有优选小于或等于500μm，例如100μm或250μm的宽度。器件1还具有优选小于或等于500μm，例如100μm或250μm的长度。所述器件优选具有小于或等于100μm，例如50μm的高度或厚度。
因此，所述器件非常紧凑地构成，使得其能够作为完整的器件集成到电***中，如印刷电路板或硅芯片。尤其地，所述器件构成为用于作为分立器件直接嵌入电***中。例如，所述器件构成为用于直接集成到MEMS结构和/或SESUB结构中。
功能层优选为薄膜层。换言之，功能层仅具有非常小的厚度。例如，功能层具有10nm≤d≤1μm的，例如500nm的厚度d。以这种方式，提供非常小的、分立的器件，其能够毫无问题地嵌入现有结构中。
在一个实施方式中，功能层具有基于钙钛矿结构类型的氧化材料的介电的或反铁电的陶瓷。钙钛矿在此能够具有PLZT成分(铅(Pb)-镧(La)-锆(Zr)-钛(T))的混合晶体。La能够完全地或部分地被例如Na或Cu代替。
替选于此，功能层能够具有基于Nasicon结构类型的材料的离子传导陶瓷。所述成分在此能够基于LATP(磷酸铝钛锂)、LVP(磷酸钒锂)、LZP(磷酸锆锂)的混合晶体和用于电池的其他典型的活性材料，例如LiCo或LiFeP。
替选于此，功能层能够具有基于尖晶石结构类型或钙钛矿结构类型的氧化物的半导体材料。尖晶石的成分能够基于NiMn2O4的混合晶体，其中Ni和Mn能够完全或部分地利用例如Fe、Co或Al代替。钙钛矿能够基于成分CaMnO3的混合晶体，其中Ca能够完全或部分地被例如Y、Cr、Al或La代替。
替选于此，功能层能够具有基于钙钛矿结构的由多晶BaTiO3构成的半导体材料。Pb、Sr或Ca在此能够用于调整居里温度。所述材料能够具有Y、Mn、Fe作为掺杂剂。多晶结构优选具有正温度系数。
在一个替选的实施方式中，功能层具有基于呈六方的类似纤锌矿结构的碳化硅或闪锌矿结构类型的立方相的半导体材料。替选于此，功能层能够具有纤锌矿结构类型的金属氮化物。
上述材料实现功能层作为稳定的薄膜层在载体层上的沉积。由此能够提供可靠且紧凑的器件。
在一个实施方式中，所述器件具有保护层。保护层设置在器件的上侧上。保护层优选完全地覆盖器件的上侧。
例如，保护层在功能层的上侧上构成。然而，保护层也能够在如下结构上构成，所述结构设置在功能层上。保护层保护器件免受外部影响。保护层优选具有SiO2。
在另一实施方式中，所述器件的至少一个侧面，优选所有侧面也能够被保护层包覆。该保护层同样优选具有SiO2。尤其地，该保护层优选由SiO2构成。
在一个实施方式中，所述器件具有至少一个穿引部。所述器件也能够具有多于一个的穿引部，例如两个或四个穿引部。穿引部具有金属材料。穿引部完全地穿过载体层。换言之，穿引部从载体层的上侧处的功能层伸展至载体层的下侧。载体层的下侧在此是载体层或器件的如下侧，所述侧置于集成有所述器件的电子***或电子***的部件上。
在一个替选的实施方式中，穿引部附加地也能够完全地穿过功能层。在这种情况下，穿引部从功能层的上侧穿过功能层和载体层伸展到载体层的下侧。
在载体层的下侧上此外构成有至少一个用于与器件电接触的接触元件。然而，所述器件也能够具有多于一个的接触元件，例如两个或四个接触元件。接触元件在载体层的下侧上直接与穿引部连接。
接触元件例如能够具有凸点或薄电极。穿引部和接触元件是电接触和连接面，借助所述电接触和连接面能够电接触所述器件。据此能够省去用于SMD构型的经典的焊接法或用于电接触的引线键合。由此，器件出色地适合于集成到MEMS或SESUB结构中。
在一个实施方式中，所述器件此外具有至少一个盖电极。盖电极例如具有Au、Ni、Cr、Ag、W、Ti或Pt。盖电极构成为用于从功能层的上侧起电接触功能层。由此，能够经由穿引部和接触元件从下侧起可靠地接触所述器件，并且经由盖电极从上侧起可靠地接触所述器件。
优选地，盖电极直接设置在功能层上。尤其地，盖电极沉积在功能层的上侧上。盖电极能够溅射到功能层上。盖电极具有薄的金属膜。优选地，盖电极为薄层电极。盖电极能够单层或多层地构成。例如，盖电极具有10nm≤d≤1μm的，例如500nm的厚度d。以这种方式，提供用于直接集成到电***中的非常紧凑的器件。
在一个实施方式中，所述器件具有至少两个盖电极。优选地，盖电极并排设置。在此，相应的盖电极仅覆盖功能层的上侧的一部分。
盖电极通过至少一个留空部或至少一个间隙在空间和电方面彼此分离。所述器件的电阻能够通过留空部的尺寸(尤其宽度)和从而能够通过盖电极之间的间距的大小来改变或设定。
代替留空部，也能够在这两个盖电极之间设置梳状接合到彼此中的结构。以这种方式增大盖电极之间的面。此外，通过梳状结构减小所述器件的电阻并且也减小电阻的散射。
根据一个方面，描述一种用于制造器件、尤其电器件的方法。优选地，上述器件通过所述方法制造。即使在相应的方面的上下文中未明确提及相应的特性，关于器件或方法公开的所有特性也相应地关于相应的其他方面公开，并且反之亦然。所述方法具有以下步骤：
A)提供用于构成载体层(晶片)的载体材料。载体材料优选具有Si、SiC或玻璃。由载体材料构成的载体层用于稳定所述器件。
B)构成至少一个穿引部。穿引部优选完全地穿过载体材料。换言之，产生穿过载体材料的裂口，所述裂口随后由金属材料填满。
在该工艺步骤中能够提出，裂口也仅在载体材料的减薄步骤之后才完全地穿过所述载体材料。换言之，首先能够将开口/凹槽引入载体材料中，并且紧接着剥除载体材料，使得开口/凹槽完全地穿过载体材料。替选于此，也能够在唯一的工艺步骤中给载体材料设置连贯的开口。
C)用金属材料填充至少一个穿引部，例如电镀。金属材料例如能够具有铜或金。
D)用功能材料对载体材料进行覆层以构成功能层。在此所产生的功能层优选是薄膜层。
覆层例如借助于PVD(“物理气相沉积”)工艺、CVD(“化学气相沉积”)工艺或电镀进行。可选地，然后能够进行退火步骤。
替选于此，功能层能够通过溶胶-凝胶工艺或借助于陶瓷浆料来产生并且通过CSD(化学溶液沉积)方法例如旋涂涂覆到载体材料上。在这种情况下，需要后续的热工艺。
根据陶瓷，在热工艺中设置在从几K/s到K/min的范围中并且直至最大1200℃的快速加热斜坡，附带在空气或保护气体例如氩气、氮气、合成气体的条件下无论有无湿气都直至最大4小时的保持时间。
E)器件的分割。这能够例如通过施加光刻胶并且然后进行等离子体刻蚀或锯切功能层和载体层以及刻槽于功能层和载体层来进行。
通过所述方法产生了可靠且紧凑的分立的器件，所述器件能够以简单的方式和方法集成到现有的电***中。
在一个实施方式中，在步骤E)之前，将至少一个盖电极沉积到功能材料的上侧上。盖电极例如能够在一个工艺步骤中通过填充至少一个穿引部来产生。替选于此，也能够设置单独的工艺步骤用于填充穿引部和用于产生盖电极。
至少一个盖电极的产生是可选的步骤，也就是说，所得到的器件也能够在没有盖电极的情况下构成并且仅经由穿引部和接触元件从下侧起接触。
盖电极优选借助于PVD工艺、CVD工艺或电镀来沉积。在此所得到的盖电极优选为薄膜电极。
在一个实施方式中，步骤D)在步骤B)之前或在步骤C)之前执行。换言之，在构成至少一个穿引部之前或在填充至少一个穿引部之前可以用功能材料对载体材料进行覆层。在这种情况下，穿引部伸入到功能层中。例如，穿引部被功能层包围。优选地，穿引部完全地穿过载体层和功能层。
优选地，通过在填充至少一个穿引部之前涂覆功能材料，能够避免之后剥除功能材料。由此实现了一种特别低成本且快速的制造方法。
附图说明
接下来描述的附图不应被理解为是按照比例的。更确切地说，能够放大、缩小或扭曲地示出各个尺寸，以更好地示出。
彼此相同或承担相同功能的元件由相同的附图标记表示。
附图示出：
图1示出器件的第一实施方式，
图2示出器件的第二实施方式，
图3示出器件的第三实施方式，
图4示出器件的第四实施方式，
图5示出器件的第五实施方式，
图6示出器件的第六实施方式，
图7至图11示出用于制造器件的方法，
图12至17示出用于制造器件的替选的方法，
图18至22示出用于制造器件的替选的方法，
图23至28示出用于制造器件的替选的方法，
图29至35示出用于制造器件的替选的方法。
具体实施方式
图1示出根据第一实施方式的器件1。器件1优选构成为无源器件。器件1优选是传感器元件、电容器、保护器件或加热元件。
器件1具有至少一个载体层2或晶片2。载体层2具有上侧2a和下侧2b。载体层2具有载体材料，优选硅(Si)、碳化硅(SiC)或玻璃(硅酸盐或硼硅酸盐)。载体层2用于机械稳定器件1。
此外，器件1具有至少一个功能层5。在该实施例中，器件1具有恰好一个功能层5。然而，也可设想多个功能层5，例如两个、三个或四个功能层5，所述功能层例如能够并排设置或相叠地设置。
在该实施例中，功能层5设置在载体层2的上侧2a上。功能层5优选完全地覆盖载体层2的上侧2a。功能层5形状配合地和材料配合地设置在载体层2上。替选于此，功能层5直接在载体层2的材料中局部地或作为层产生。功能层5具有小于或等于1μm的非常小的厚度。
功能层5具有如下材料，所述材料具有特殊的电特征。功能层5例如具有基于钙钛矿结构类型的氧化物材料的电介质或反铁电陶瓷。钙钛矿例如由PLZT成分的混合晶体构成，其中La能够完全地或部分地被例如Na或Cu代替。
功能层5也能够具有基于Nasicon结构类型的材料的离子传导陶瓷。在这种情况下，所述成分例如基于LATP、LVP、LZP的混合晶体和用于电池的其他典型的活性材料例如LiCo、LiFeP。
替选于此，功能层5能够具有基于尖晶石结构类型或钙钛矿结构类型的氧化物的半导体材料。尖晶石的成分在此优选基于NiMn2O4的混合晶体，其中Ni和Mn能够完全地或部分地用例如Fe、Co、Al代替。钙钛矿优选具有成分CaMnO3的混合晶体，其中Ca能够完全地或部分地通过例如Y、Cr、Al或La代替。
此外，功能层5也能够具有基于钙钛矿结构的由多晶的BaTiO3构成的半导体材料，所述半导体材料具有用于调整居里温度的Pb、Sr、Ca和例如Y、Mn、Fe作为掺杂剂。在这种情况下，多晶结构优选具有正温度系数。
替选于此，功能层5还能够具有呈六方的类似纤锌矿结构的碳化硅或闪锌矿结构类型的立方相的半导体材料。在一个替选的实施方案中，功能层5此外能够具有呈纤锌矿结构类型的金属氮化物。
在根据图1的实施例中，载体层2此外具有两个穿引部3。替选于此，器件1也能够具有仅一个穿引部3(对此见图3)或根本没有穿引部3(对此见图4)。此外，也可设想多于两个的穿引部3，例如三个或四个穿引部(未明确示出)。
相应的穿引部3完全地穿过载体层2。换言之，穿引部3从载体层2的上侧2a伸至载体层2的下侧2b。穿引部3具有金属材料，例如铜或金。
在图1中示出的器件1此外具有两个接触元件4。接触元件4设置在载体层2的下侧2a上。接触元件4直接或立即在穿引部3处构成。接触元件4与穿引部3电接触和机械接触。接触元件4用于器件1的电接触。此外，器件1能够经由接触元件4例如堆叠在电***的其他部件上。
接触元件4例如能够构成为凸点或薄电极。接触元件4具有金属，例如铜、金或可焊接的合金。穿引部3用于将载体层2的上侧2a上的功能层5与载体层2的下侧2a上的接触元件4连接并从而与功能层5电接触。由此提供了鲁棒的且可靠的器件1。
在另一实施例(未明确示出)中，在器件1的上侧1a上还设置有保护层7。在这种情况下，保护层7直接在功能层5上构成。保护层7完全地覆盖功能层5的上侧5a。保护层7优选具有SiO2。保护层7用于保护功能层5和器件1免受外部影响(对此也参见图2)。
器件1通过其特殊的接触(穿引部3，接触元件4)和特殊的层构造(具有特殊的电特征的薄的功能层5)被设计为，使得其能够作为完整的器件集成到Si芯片中或集成到印刷电路板上。尤其地，器件1构成为用于作为分立器件集成到MEMS或SESUB结构中。
整体上，器件1非常紧凑地构成。器件1具有非常小的尺寸。器件1的宽度优选小于或等于500μm，例如50μm、100μm、250μm、300μm、400μm或450μm。器件1的长度优选小于或等于500μm，例如50μm、100μm、250μm、300μm、400μm或450μm。器件1优选具有矩形的基本形状。器件1的高度(沿着堆叠方向的扩展)优选小于或等于100μm，例如10μm、50μm或80μm。
通过紧凑的构造方式和借助于穿引部3和接触元件4的接触，器件1出色地适合于集成在MEMS或SESUB结构中。
图2示出器件1的第二实施方式。与结合图1所描述的器件1相比，根据图2的器件1附加地具有盖电极6。盖电极6设置在功能层5的上侧5a上。尤其地，盖电极6直接施加在功能层5上。在该实施例中，盖电极6完全地覆盖功能层5的上侧5a。功能层5能够借助于盖电极6从上侧起接触。下侧的接触经由穿引部3和接触元件4进行。
盖电极6具有金属材料，优选Au、Ni、Cr、Ag、W、Ti或Pt。优选地，盖电极6沉积在功能层5上，例如借助于PVD或CVD工艺或电镀。优选地，盖电极6溅射到功能层5上。盖电极6是薄层电极。换言之，盖电极6优选具有薄金属膜。盖电极6具有≥100nm且≤1μm的、例如500nm的厚度d或高度。
在该实施例中，器件1还具有已经结合图1所描述的保护层7。因此，在所示的情况下，盖电极6设置在功能层5和保护层7之间。换言之，在本实施例中，保护层7直接在盖电极6上构成。
然而，在替选的实施例(未明确示出)中，也能够省去保护层7。在这种情况下，盖电极6形成器件1的上侧。在该实施例中，存在如下可能性：例如通过在盖电极6(未明确示出)上的引线键合实现附加的接触。
关于根据图2的器件1的所有其他特征，参考对图1的描述。
图3示出器件1的第三实施方式。在该实施例中，器件1仅具有一个穿引部3和一个接触元件4，由此功能层5从下侧起接触。如已经描述的那样，接触元件4能够构成为凸点或薄电极。
在该实施例中，器件1还具有已经结合图2所描述的盖电极6。与在图2中不同，在该实施例中，盖电极6对于功能层5的(上侧)接触是绝对必要的。
关于根据图3的器件1的所有其他特征，参考对图1和图2的描述。
图4示出器件1的第四实施方式。在该实施例中，器件1在载体层2的下侧2a上不具有穿引部3并且也不具有接触元件4。更确切地说，功能层5在此仅从上侧起接触。尤其地，器件1具有两个盖电极6a、6b，用于器件1的电端子。盖电极6a、6b直接在功能层5上构成，优选沉积，如已经结合图2所阐述的那样。盖电极6a、6b并排地设置在功能层5上。
相应的盖电极6a、6b能够以单层或多层地构成。相应的盖电极6a、6b优选是薄层电极。相应的盖电极6a、6b优选具有至少一个溅射的金属层。例如，相应的盖电极6a、6b具有Au、Ni、Cr、Ag、W、Ti或Pt。相应的盖电极6a、6b优选具有在100nm和1μm之间的厚度或高度。
在该实施例中，盖电极6a、6b形成器件1的上侧。然而，替选于此(未明确示出)也能够设置保护层7，所述保护层设置在盖电极6a、6b上。
盖电极6a、6b彼此分离。为此目的，在盖电极6a、6b之间构成至少一个留空部或间隙8，如在图4中所示出的那样。该留空部8在空间和电方面分离盖电极6a、6b。器件1的电阻能够利用留空部8的大小(水平扩展，即垂直于堆叠方向的扩展)来设定。如果留空部8减小，那么电阻减小。然而，由此也增大了电阻的散射。为了避免这种情况或为了增大盖电极6a、6b之间的面并从而减小电阻，也能够在盖电极6之间设置梳状结构(未明确示出)。在这种情况下，盖电极6以接合到彼此中的方式并排设置。
图5示出器件1的第五实施方式。在该实施例中，器件1具有两个穿引部3、两个接触元件4以及两个盖电极6。
与在图1中示出的实施例相比，在该实施例中，穿引部3不仅完全地穿过载体层2而且完全地穿过功能层5。尤其地，相应的金属穿引部3伸入功能层5中并且由该功能层包围。相应的穿引部由此从载体层2的下侧2b穿过载体层2和功能层5延伸到功能层5的上侧5a。
在相应的穿引部3的上侧上分别构成盖电极6。在该实施例中，相应的盖电极6也至少部分地嵌入功能层5中。盖电极6因此至少部分地形成功能层5的上侧5a。
保护层7直接在功能层5上构成。在这种情况下，保护层7覆盖功能层5的上侧5a，所述上侧至少部分地由盖电极6形成。
下侧的接触经由穿引部3和接触元件4(例如凸点)进行。在此也能够设置比在图5中所示出的穿引部更多的穿引部，例如四个穿引部。
图6示出器件1的第六实施方式。也如在图5中所示的实施方案中那样，器件1具有两个穿引部3、两个接触元件4以及两个盖电极6。
在此，穿引部3也完全地穿过功能层5。尤其地，相应的穿引部从载体层2的下侧穿过载体层2和功能层5延伸到功能层5的上侧。
与在根据图5的实施方案中不同，相应的穿引部3在此锥形地构成。在这种情况下，相应的盖电极6在电镀工艺中产生。紧接着仍能够执行“飞刀切削(Fly-cutten)”步骤以进行平坦化。
在该实施例中，相应的盖电极6在功能层5的表面上构成。保护层7直接在功能层5上构成。保护层7覆盖功能层5的上侧。下侧的接触再次经由穿引部3和接触元件4例如凸点进行。
图7至11示出用于制造器件1的方法。优选地，通过所述方法制造根据上述实施例之一所述的器件1。因此，结合器件1所描述的所有特征也应用于所述方法，并且反之亦然。
在第一步骤A)中，提供载体材料10以构成上述载体层2(参见上述图7)。载体材料10优选具有Si、SiC或玻璃。
在下一步骤B)中，制造上述穿引部3。为此，例如通过光刻和随后的等离子体刻蚀(“干法刻蚀”)在载体材料10中产生过孔/裂口12(参见图7中间和下部)。替选地，过孔12也能够用激光(激光钻孔)来产生。
在步骤C)中，过孔/裂口12用金属材料13(例如铜)填充，例如电镀(对此见图8)。然后洗掉在光刻时使用的光刻胶11(参见图7)。
在另一步骤D)中，用功能材料14对载体材料10进行覆层以构成功能层5(对此参见图9)。
覆层例如通过PVD或CVD工艺进行。在此，在载体材料10上产生功能材料14的薄膜。可选地，在步骤D)之后能够进行退火步骤。
替选于此，功能层5也能够通过溶胶-凝胶工艺或借助于陶瓷浆料产生并且通过CSD方法(例如旋涂)涂覆到载体材料10上。在该变型形式中需要随后的热工艺。
在一个替选的实施例中，方法步骤D)也能够在产生过孔/裂口12(步骤B))之前进行。在这种情况下，金属材料13伸入功能层5中并且由该功能层包围(对此也参见结合图5/图6描述的实施例)。
在另一步骤中，沉积电极材料15以构成至少一个盖电极6(对此结合图2至图6参见图10)。电极材料15优选具有Au、Ni、Cr、Ag、W、Ti或Pt。沉积通过PVD或CVD工艺或电镀进行。
在此产生单层的或多层的薄的盖电极6(薄层电极)。尤其地，在该方法步骤中，盖电极6作为薄的电极膜沉积在功能材料14上。如果沉积两个盖电极6，那么设置留空部(参见图4)或梳状结构用于电分离盖电极6a、6b。
在可选的步骤中，此外能够通过将相应的材料(优选SiO2)施加到功能材料14(根据图1的实施例)或施加到电极材料15(根据图2至6的实施例)上来构成保护层7。
在最后的步骤E)中，器件1被分割(对此参见图11)。这通过施加光刻胶11和随后对功能层5和载体材料10的如下部分进行等离子体刻蚀或锯切来进行，所述部分确定之后的载体层2的高度或厚度(刻痕)。
替选于此，载体材料10在下侧上的减薄能够分两个步骤进行，其中在第一步骤中，载体材料10面状地被刻蚀掉或磨削掉，并且在第二步骤中，分割通过面状的刻蚀来进行并且露出接触元件4，而金属在此不氧化。
图12至图17示出用于制造器件1的替选的方法。优选地，具有玻璃载体层2的器件1在以下方法中制造。
在第一步骤中，提供载体材料10以构成上述载体层2(参见图12)。优选地，载体材料10具有硼硅酸盐玻璃(玻璃晶片)。
在另一步骤中(参见图13)产生穿引部3。在该实施例中，这借助于将过孔/裂口12刻蚀到玻璃晶片中来进行，优选通过LIDE(激光诱导深度刻蚀)。在这种情况下，优选地产生具有锥形形状(对此也参见图6)的裂口12。
在另一步骤中，用功能材料14对载体材料10进行覆层以构成功能层5，例如NTC层(图14)。在这种情况下，功能材料14也能够在相应的过孔/裂口12的内部区域中施加。尤其地，过孔/裂口12的内部区域完全地用功能材料14进行覆层。
在该实施例中，功能材料14完全保留在载体材料10上或过孔/裂口12的内部区域中。不需要用于部分地去除功能材料14的既昂贵又耗时的后续步骤。由此简化所述方法并且使其便宜。
在另一步骤中，过孔/裂口12用金属材料13(优选铜)填充，优选电镀。为此，首先将金属材料13(优选铜)的牺牲层或种子层溅射到功能材料14上(未明确示出)。此外，就此而言，将光刻掩模16(光刻胶)施加到功能材料14上(图15)。
然后用金属材料13电镀地填充过孔/裂口12。金属材料13也至少部分地在位于光刻掩模16之间的间隙中沉积在功能材料14的上侧上，以构成盖电极6(图16)。
紧接着再次去除光刻掩模16，例如洗掉(图16)。此外，前面提到的牺牲层或种子层也被部分地去除，例如借助于刻蚀。
在最后的步骤中，载体材料10在下侧上的减薄借助于背面磨削(“Backgrinding”)或刻蚀进行(图17)。金属材料13此后从载体材料10的下侧伸至功能材料14的上侧。金属材料13因此完全地穿过这两个层。金属材料13在此部分地位于载体材料14的上侧上，如从图16和17中所看到的那样(对此也参见图6)。
图18至22示出用于制造器件1的替选的方法。优选地，具有玻璃载体层2的器件1在以下方法中制造。
在第一步骤中，提供载体材料10以构成上述载体层2。载体材料10优选地具有玻璃(硅酸或硼硅酸)(玻璃晶片)。
与在结合图12至17所描述的方法不同，在下一步骤中，将硬掩模17施加到载体层10的上侧上(图18)。掩模17优选是具有结构例如留空部的固定的载体。
在下一步骤中，产生穿引部3。这借助于将过孔/裂口12刻蚀到玻璃晶片中来进行。在此产生具有锥形形状的裂口12(图18)。
在另一步骤中，再次去除掩模17。然后用功能材料14对载体材料10进行覆层以构成功能层5，例如NTC层(图19)。在这种情况下，功能材料14也被施加在相应的裂口12的内部区域中。在此也不需要后续部分地去除功能材料14，这简化了方法并且使其成本更低。
在另一步骤中，用金属材料13(例如铜)填充过孔/裂口12。为此，首先溅射金属材料13的牺牲层/种子层上(“种子层溅射”)。此外，将光刻掩模16施加到功能材料14上(图20)。
随后用金属材料13电镀地填充过孔/裂口12。金属材料13也部分地在功能材料14的表面上引入到光刻掩模16之间的间隙中。
然后再次去除光刻掩模16。此外，牺牲层或种子层也被再次部分地去除，例如借助于刻蚀(图21)。
在最后的步骤中，载体材料10在下侧上的减薄又借助于背面磨削(“Backgrinding”)或刻蚀进行(图22)。
图23至图28示出用于制造器件1的替选的方法。优选地，具有硅载体层2的器件1在以下方法中制造。
在第一步骤中，提供用于构成上述载体层2的载体材料10(图23)。载体材料10优选具有硅(硅晶片)。
在下一步骤中，产生穿引部3。尤其地，借助于激光将过孔/裂口12引入到硅晶片中(图24)。裂口12优选具有锥形形状。
在另一步骤中，通过将相应的材料(优选SiO2)施加到载体材料10(未明确示出)上来产生电绝缘层。尤其地，用电绝缘材料对载体材料10进行覆层。在此产生电绝缘材料的薄膜。
在下一步骤中，用功能材料14对载体材料10进行覆层以构成功能层5(图25)。功能材料14在此被施加到绝缘层上。功能材料14也施加在过孔/裂口12的内部区域中。
在另一步骤中，用金属材料13(优选铜)填充过孔/裂口12。为此，再次首先溅射金属材料13的牺牲层。此外，将光刻掩模16(光刻胶)施加到功能材料14上(图26)。
然后用金属材料13电镀地填充过孔/裂口12。接着去除光刻掩模16并且部分地也去除牺牲层，例如借助于清洗或刻蚀(图27)。
在最后的步骤中，载体材料10在下侧上的减薄借助于背面磨削(“Backgrinding”)或刻蚀(图28)进行。在该方法中也不需要至少部分剥除功能材料14，这引起简化和低成本的工艺。
图29至35示出用于制造器件1的替选的方法。优选地，具有硅载体层2的器件1在以下方法中制造。
在第一步骤中，提供用于构成上述载体层2的载体材料10(图29)。载体材料10优选具有硅(硅晶片)。
接着在载体材料10中产生留空部19。为此，将光刻胶18施加到载体材料10的上侧上(图29)。然后通过等离子体刻蚀在光刻胶18之间的区域中产生留空部19(图30)。在下一步骤中，再次去除光刻胶18。
在另一步骤中，通过将相应的材料(优选SiO2)施加到载体材料10(未明确示出)上产生电绝缘层。尤其地，用电绝缘材料对载体材料10进行覆层。产生电绝缘材料的薄膜。
在下一步骤中，用功能材料14对载体材料10进行覆层以构成功能层5(图31)。例如，薄的NTC层被施加到载体材料10或绝缘层上。载体材料14在此也被引入之前所产生的留空部19中。尤其地，留空部19利用载体材料14填满。
接着在载体材料10的上侧上磨削功能材料14。尤其地，磨削以如下方式方法进行：功能材料14优选仅保留在之前产生的留空部19中，而不保留在载体材料10的表面上(图32)。尤其地，功能材料14优选平坦地以载体材料10的表面终止。
在下一步骤中，用光刻胶18对功能材料14的上侧进行覆层(图33)。通过随后的等离子刻蚀大面积地去除载体材料10。尤其地，载体材料10仅保留在之前产生的功能材料14下方。以这种方式，在由载体材料10和功能材料14构成的各个部段/柱之间产生过孔/裂口12(参见图34)。然后再次去除光刻胶18。
在另一步骤中，过孔/裂口12——在施加牺牲层/种子层(未明确示出)之后——用金属材料13(优选铜)电镀地填充(图35)。在该方法中，能够省去载体层2的最终减薄，因为载体材料10已经在上游的步骤中借助于等离子体刻蚀剥除。
对在此所说明主题的描述不限于各个具体的实施方式。更确切地说，各个实施方式的特征——只要在技术上是有意义的——能够任意地彼此组合。
附图标记列表
1 器件
1a 器件的上侧
1b 器件的下侧
1c 器件的侧面
2 载体层/晶片
2a 载体层的上侧
2b 载体层的下侧
3 穿引部
4 接触元件
5 功能层
5a 功能层的上侧
6、6a、6b 盖电极
7 保护层
8 留空部
10 载体材料
11 光刻胶
12 过孔
13 金属材料
14 功能材料
15 电极材料
16 光刻掩模
17 掩模
18 光刻胶
19 留空部

Claims (25)

1.一种器件(1)，具有：
-至少一个载体层(2)，其中所述载体层(2)具有上侧(2a)和下侧(2b)，
-至少一个功能层(5)，其中所述功能层(5)设置在所述载体层(2)的上侧(2a)上并且具有如下材料，所述材料具有特殊的电特征，
其中所述器件(1)构成为用于作为分立器件直接集成到电***中。
2.根据权利要求1所述的器件(1)，
其中所述载体层(2)包括硅、碳化硅或玻璃。
3.根据权利要求1或2所述的器件(1)，
其中所述功能层(5)形状配合和材料配合地施加到所述载体层(2)上，或者其中所述功能层(5)直接在所述载体层(2)的材料中局部地或作为层产生。
4.根据上述权利要求中任一项所述的器件(1)，
其中所述功能层(5)具有基于钙钛矿结构类型的氧化材料的介电的或反铁电的陶瓷。
5.根据权利要求1至3中任一项所述的器件(1)，
其中所述功能层(5)具有基于Nasicon结构类型的材料的离子传导陶瓷。
6.根据权利要求1至3中任一项所述的器件(1)，
其中所述功能层(5)具有基于尖晶石结构类型或钙钛矿结构类型的氧化物的半导体材料。
7.根据权利要求1至3中任一项所述的器件(1)，
其中所述功能层(5)具有基于钙钛矿结构的由多晶的BaTiO3构成的半导体材料，所述半导体材料具有Pb、Sr、Ca用于调节居里温度和具有Y、Mn、Fe作为掺杂剂，其中所述多晶的结构具有正温度系数。
8.根据上述权利要求中任一项所述的器件(1)，
还具有至少一个保护层(7)，其中所述保护层(7)设置在所述器件(1)的上侧(1a)上和/或所述器件(1)的至少一个侧面(1c)上。
9.根据权利要求8所述的器件(1)，
其中所述保护层(7)具有SiO2。
10.根据上述权利要求中任一项所述的器件(1)，
还具有至少一个穿引部(3)，其中所述穿引部(3)完全地穿过所述载体层(2)，并且其中在所述载体层(2)的下侧(2b)上构成有至少一个用于电接触所述器件(1)的接触元件(4)。
11.根据权利要求10所述的器件(1)，
具有至少两个穿引部(3)，其中在所述载体层(2)的下侧(2b)上构成有两个接触元件(4)。
12.根据上述权利要求中任一项所述的器件(1)，
还具有至少一个盖电极(6、6a、6b)，其中所述盖电极(6、6a、6b)构成为用于从所述功能层(5)的上侧(5a)起电接触所述功能层(5)。
13.根据权利要求12所述的器件(1)，
其中所述盖电极(6、6a、6b)直接设置在所述功能层(5)上。
14.根据权利要求12或13所述的器件(1)，
其中所述盖电极(6、6a、6b)具有至少一个溅射层。
15.根据权利要求12至14中任一项所述的器件(1)，
具有至少两个盖电极(6a，6b)，其中所述盖电极(6a，6b)并排设置，并且其中所述盖电极(6a，6b)通过至少一个留空部(8)在空间和电方面彼此分离。
16.根据上述权利要求中任一项所述的器件(1)，
其中所述器件(1)构成为用于直接集成到MEMS结构和/或SESUB结构中。
17.一种用于制造器件(1)的方法，所述方法具有以下步骤：
A)提供用于构成载体层(2)的载体材料(10)；
B)构成至少一个穿引部(3)，其中所述穿引部(3)完全地穿过所述载体材料(10)；
C)用金属材料(13)填充所述至少一个穿引部(3)；
D)用功能材料(14)对所述载体材料(10)进行覆层以构成功能层(5)；
E)分割所述器件(1)。
18.根据权利要求17所述的方法，
其中，在步骤E)之前，将至少一个盖电极(6、6a、6b)沉积到所述功能材料(14)的上侧上。
19.根据权利要求17或18所述的方法，
其中所述功能层(5)通过PVD或CVD工艺产生，或者其中所述功能材料(14)通过溶胶-凝胶工艺或借助于陶瓷浆料产生并且通过CSD方法涂覆到所述载体材料(10)上。
20.根据权利要求17至19中任一项所述的方法，
其中在步骤D)之后进行退火步骤。
21.根据权利要求17至20中任一项所述的方法，
其中在步骤B)之前或在步骤C)之前执行步骤D)。
22.根据权利要求18至21中任一项所述的方法，
其中所述盖电极(6、6a、6b)构成为用于从所述功能层(5)的上侧(5a)起电接触所述功能层(5)。
23.根据权利要求18至22中任一项所述的方法，
所述盖电极(6、6a、6b)直接设置在所述功能层(5)上。
24.根据权利要求17至23中任一项所述的方法，
其中在所述载体层(2)的下侧(2b)上构成有至少一个用于电接触所述器件(1)的接触元件(4)。
25.根据权利要求17至24中任一项所述的方法，
其中所述器件(1)构成为用于直接集成到MEMS结构和/或SESUB结构中。
CN202080061152.6A 2019-10-16 2020-10-12 器件和用于制造器件的方法 Pending CN114303213A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019127924.0 2019-10-16
DE102019127924.0A DE102019127924B3 (de) 2019-10-16 2019-10-16 Bauelement und Verfahren zur Herstellung eines Bauelements
PCT/EP2020/078583 WO2021074068A2 (de) 2019-10-16 2020-10-12 Bauelement und verfahren zur herstellung eines bauelements

Publications (1)

Publication Number Publication Date
CN114303213A true CN114303213A (zh) 2022-04-08

Family

ID=72964638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080061152.6A Pending CN114303213A (zh) 2019-10-16 2020-10-12 器件和用于制造器件的方法

Country Status (5)

Country Link
US (1) US20220287187A1 (zh)
JP (1) JP2022552067A (zh)
CN (1) CN114303213A (zh)
DE (1) DE102019127924B3 (zh)
WO (1) WO2021074068A2 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124810A (ja) * 1992-10-09 1994-05-06 Hitachi Ltd 薄膜抵抗体とその製法
JPH09148178A (ja) * 1995-11-24 1997-06-06 Kyocera Corp 表面実装型電子部品ならびにその製造方法
JP2000013016A (ja) * 1998-06-17 2000-01-14 Nec Corp 配線基板及びその製造方法
CN1630946A (zh) * 2001-07-12 2005-06-22 株式会社日立制作所 电子电路部件
WO2006109369A1 (ja) * 2005-04-12 2006-10-19 Murata Manufacturing Co., Ltd 電子部品モジュール
JP2009076608A (ja) * 2007-09-19 2009-04-09 Mitsubishi Materials Corp 薄膜サーミスタ及び薄膜サーミスタの製造方法
WO2015015953A1 (ja) * 2013-07-30 2015-02-05 株式会社村田製作所 誘電体薄膜材料および可変容量素子
US20150055682A1 (en) * 2012-03-30 2015-02-26 Mitsubishi Materials Corporation Film-type thermistor sensor
CN106796929A (zh) * 2014-09-26 2017-05-31 英特尔公司 具有背侧无源部件的集成电路管芯及其相关方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
DE10358282A1 (de) * 2003-12-12 2005-07-28 Georg Bernitz Bauelement und Verfahren zu dessen Herstellung
JP4476701B2 (ja) * 2004-06-02 2010-06-09 日本碍子株式会社 電極内蔵焼結体の製造方法
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
US8183594B2 (en) * 2007-03-15 2012-05-22 National University Corporation Toyohashi University Of Technology Laminar structure on a semiconductor substrate
WO2010115434A1 (en) * 2009-04-06 2010-10-14 Sensic Ab Gas sensor
KR101773954B1 (ko) * 2011-09-28 2017-09-05 한국전자통신연구원 Ｍｅｍｓ형 전기화학식 가스 센서
US9177899B2 (en) * 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US8610281B1 (en) * 2012-10-02 2013-12-17 Global Foundries Inc. Double-sided semiconductor structure using through-silicon vias
DE102014103747B4 (de) * 2014-03-19 2024-06-13 Osram Oled Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
DE102016101248A1 (de) * 2015-11-02 2017-05-04 Epcos Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124810A (ja) * 1992-10-09 1994-05-06 Hitachi Ltd 薄膜抵抗体とその製法
JPH09148178A (ja) * 1995-11-24 1997-06-06 Kyocera Corp 表面実装型電子部品ならびにその製造方法
JP2000013016A (ja) * 1998-06-17 2000-01-14 Nec Corp 配線基板及びその製造方法
CN1630946A (zh) * 2001-07-12 2005-06-22 株式会社日立制作所 电子电路部件
WO2006109369A1 (ja) * 2005-04-12 2006-10-19 Murata Manufacturing Co., Ltd 電子部品モジュール
JP2009076608A (ja) * 2007-09-19 2009-04-09 Mitsubishi Materials Corp 薄膜サーミスタ及び薄膜サーミスタの製造方法
US20150055682A1 (en) * 2012-03-30 2015-02-26 Mitsubishi Materials Corporation Film-type thermistor sensor
WO2015015953A1 (ja) * 2013-07-30 2015-02-05 株式会社村田製作所 誘電体薄膜材料および可変容量素子
CN106796929A (zh) * 2014-09-26 2017-05-31 英特尔公司 具有背侧无源部件的集成电路管芯及其相关方法
US20170250159A1 (en) * 2014-09-26 2017-08-31 Intel Corporation Integrated circuit die having backside passive components and methods associated therewith

Also Published As

Publication number Publication date
WO2021074068A2 (de) 2021-04-22
WO2021074068A3 (de) 2021-06-10
DE102019127924B3 (de) 2021-01-21
JP2022552067A (ja) 2022-12-15
US20220287187A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US6980413B1 (en) Thin film multi-layered ceramic capacitor and method of manufacturing the same
JP4790614B2 (ja) 高信頼性多層回路基板およびその形成方法
US7176556B2 (en) Semiconductor system-in-package
US6384353B1 (en) Micro-electromechanical system device
US7608534B2 (en) Interconnection of through-wafer vias using bridge structures
US20090014819A1 (en) Micromechanical Component, Method for Fabrication and Use
CN1874955B (zh) 电子器件的制造方法和电子器件
CN111512547B (zh) 混合滤波器
JP5813227B2 (ja) 電子デバイスの製造方法
CN114729840A (zh) 传感器元件和用于制造传感器元件的方法
US6350623B1 (en) Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same
CN114303213A (zh) 器件和用于制造器件的方法
CN114041194A (zh) Ntc薄膜热敏电阻和制造ntc薄膜热敏电阻的方法
US5652173A (en) Monolithic microwave circuit with thick conductors
EP1199744A1 (en) Microcap wafer-level package
US8432232B2 (en) MEMS device and oscillator
JP7328443B2 (ja) センサ素子及びセンサ素子の製造方法
JP2003045742A (ja) 薄膜コンデンサ
WO2002091439A9 (en) Fabrication of a microelectromechanical system (mems) device
US20020056849A1 (en) Submount having transmission line and method for forming
JPH0945576A (ja) 積層電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination