CN114285414B - 缩放式增量型模数转换方法及转换器 - Google Patents

Abstract

一种模数转换方法及缩放式增量型模数转换器，其中缩放式增量型模数转换器ADC包括一个用作粗转换器的逐次逼近型ADC和一个用作细转换器的二阶增量型ADC，其包括串联的两个积分器，每个积分器包括过零检测电路。方法中，设置两个控制信号φ1和φ2交替控制两个积分器的采样和积分，并根据每个积分器积分过程完成时产生的过零信号控制φ1有效和φ2有效的切换，通过两个积分器互相推动，使得φ1和φ2成为自定时的控制信号，并通过整体的时序设计控制粗转换过程和细转换过程的自定时执行。

Description

缩放式增量型模数转换方法及转换器

技术领域

本发明涉及模数转换器（ADC，Analog-to-Digital Converter）技术领域，具体涉及一种缩放式增量型模数转换方法及转换器（Zoom Incremental ADC）。

背景技术

随着电子信息技术的发展，传感器的应用日益广泛。传感器是将现实中的物理信号，例如温度、湿度、气体浓度、以及各种生物信号等，转换为电信号的装置，从而可以借助于电信号处理的强大能力来精确快速地测量出包含了重要信息的物理信号。目前，基于健康、医疗及环境监测等目的，可穿戴或便携式的传感器***正起到越来越重要的作用。由于便携应用的要求，这些传感器***需要具备功耗低、体积小、成本低、电路结构简单等特点。

传感器***的核心部分通常为ADC，它的作用是将传感器输出的时间和幅度连续的电信号转换为数字信号，从而随后可以便捷而可靠地对数字信号进行处理、存储和传输。基于二进制搜索的逐次逼近型ADC（SAR ADC，Successive Approximation Register ADC）和过采样噪声整形式（Oversampling and Noise Shaping）ΔΣ ADC是两种主要的类型。

SAR ADC可以达到较快的转换速度，从而具有较高的能量效率，符合低功耗的要求。然而受限于元件的失配，为了达到较高的测量精度（如>12bit）通常需要一些附加的技术手段，这会导致较高的功耗或成本。

过采样噪声整形式ΔΣ ADC可以实现较高的分辨率和精度，但是因为用到过采样技术，低阶的ΔΣ ADC通常需要较长的转换时间，而高阶的ΔΣ ADC为了满足稳定性的要求，输入信号的动态范围往往受限，且电路的复杂度较高。

在实际应用中，用于环境参数或者生物信号测量的传感器***的带宽要求通常不高，例如通常为低频或者接近直流，但需要满足高精度、高线性度以及低功耗的要求，因此通常会采用过采样噪声整形式ΔΣ ADC。在此类***中，ADC常以低占空比的方式工作，即每次开始工作时清零（Reset），完成一次转换后即关闭，直到被下一个信号触发，以减少不必要的静态功耗。这种类型的ADC被称为增量型ADC。

近年来出现的一种解决方案是这两种类型的转换器结合的混合式ADC，即缩放式（Zoom）增量型ADC。参见“Y. Chae, K. Souri, and K. A. A. Makinwa, “A 6.3 μW 20bit incremental zoom-ADC with 6 ppm INL and 1 μV offset,” IEEE J. Solid-StateCircuits, vol. 48, no. 12, pp. 3019–3027, Dec. 2013.”。缩放式ADC的转换过程分为两步，首先用SAR ADC进行粗转换（coarse conversion）以快速确定信号的大致范围。然后用ΔΣ ADC在缩小的量程上进行细转换（fine conversion）以完成信号的精确测量。

缩放式增量型ADC结合了SAR ADC的高效率和ΔΣ ADC的高精度，是低功耗传感器的较为理想的解决方案。但是其潜在的问题是时序电路的设计较为复杂。为了避免对高速时钟的需求以及提高转换效率，SAR ADC通常采用异步（Asynchronous）的方式实现。而用于细转换的ΔΣ ADC仍然需要一个外部高速时钟信号以实现过采样，这会造成***复杂度的提高，以及功耗和成本的增加。虽然也有研究自定时（Self-Timed）的ΔΣ ADC，参见“C.Chen, Z. Tan and M. A. P. Pertijs, "A 1V 14b self-timed zero-crossing-basedincremental ΔΣ ADC," 2013 IEEE International Solid-State CircuitsConference Digest of Technical Papers, 2013, pp. 274-275, doi: 10.1109/ISSCC.2013.6487732.”，但是仍没有整体设计来综合一个局部异步和一个局部同步子***。

发明内容

依据本发明的一方面提供一种模数转换方法，使用一个缩放式增量型ADC，其包括一个粗转换器和一个细转换器，其中，

粗转换器是逐次逼近型ADC，细转换器是二阶增量型ADC，其包括串联的第一个积分器和第二个积分器，每个积分器包括过零检测电路ZCBC（Zero-Crossing-BasedCircuits）；

缩放式增量型ADC中设置有第一控制信号φ1和第二控制信号φ2，其中φ1有效时控制第一个积分器开始采样和第二个积分器开始积分，φ2有效时控制第一个积分器开始积分和第二个积分器开始采样，每个积分器积分过程完成时产生过零信号，用于控制φ1有效和φ2有效的切换，通过两个积分器互相推动，使得φ1和φ2成为自定时的控制信号；

该方法包括步骤：

获取启动信号；根据启动信号开启由粗转换器执行的粗转换过程，采用逐次逼近的方式，从最高位MSB开始，运行N1个周期，N1为大于等于粗转换的精度位数的整数，在粗转换的每个周期中，通过φ1控制对待转换的输入电压Vin进行采样，通过φ2控制产生与当前位对应的预测电压值，通过一比较器对预测电压值与Vin的差值进行量化，根据量化结果确定当前位的数据；

在粗转换的全部周期执行完成后，将与粗转换的结果m对应的预测电压值Vref作为用于细转换的参考电压，开启由细转换器执行的细转换过程，采用过采样噪声整形的方式运行N2个周期，N2为根据对Vin的转换精度要求确定的整数，在细转换的每个周期中，通过φ1和φ2交替控制两个积分器进行采样和积分，并将两个积分器的输出在组合后通过一比较器进行量化，输出相应的比特序列。

依据本发明的另一方面提供一种缩放式增量型ADC，包括：

粗转换器，其采用逐次逼近型ADC，用于执行粗转换过程；

细转换器，其采用二阶增量型ΔΣ ADC，用于执行细转换过程，其包括串联的第一个积分器和第二个积分器，每个积分器包括ZCBC；

状态控制模块，用于控制以执行前述模数转换方法。

依据本发明的缩放式增量型ADC解决方案，通过整体统一的自定时设计，对整体时序进行自定时控制，协调了粗转换和细转换两个阶段中的时序控制需求，从而去掉了传统的缩放式增量型ADC中的外部时钟需求，解决了缩放式增量型ADC的复杂时序电路设计问题，及其附加的成本和功耗问题。极大地减小了缩放式增量型ADC在实际应用时***集成的难度，提高了该类型ADC的鲁棒性和可靠性。

以下结合附图，对依据本发明的具体示例进行详细说明。本文中所使用的表示顺序的词语，例如“第一”、“第二”等，仅起到标识性作用，不具有绝对性含义。

附图说明

图1是依据本发明的缩放式增量型ADC的原理示意图；

图2是依据本发明的缩放式增量型ADC的***框图；

图3是依据本发明的一个示例的缩放式增量型ADC的整体设计图；

图4是依据本发明的缩放式增量型模数转换方法的流程示意图；

图5是依据本发明的一个示例的转换方法的一轮转换过程的时序示意图；

图6是应用于本发明的一种基于比较器的开关电容型积分器示意图；

图7是图6中积分器在细转换过程中的时序示意图；

图8是应用于本发明的一种动态调整积分器预设输出电压的原理图；

图9是应用于本发明的一种基于放大器和比较器的开关电容型积分器示意图；

图10是图9中积分器在细转换过程中的时序示意图；

图11是应用于本发明的另一种基于放大器和比较器的开关电容型积分器示意图；

图12是图11中积分器在细转换过程中的时序示意图。

具体实施方式

本发明提供一种不需要外部时钟信号的、自定时的异步缩放式增量型ADC解决方案。依据本发明的解决方案的一种示例可参考图1和图2，包含两个阶段的转换过程，分别由粗转换器和细转换器实现。

粗转换器Con-c是一个M bit的SAR ADC，用于确定待转换的输入电压Vin的大致范围。其采用逐次逼近的方式运行，从最高位MSB（Most Significant Bit）开始，控制数模转换器DAC（Digital-to-Analog Converter）输出与当前位对应的预测电压值，与Vin进行比较（直接比较，或者对差分结果进行量化等），根据比较结果确定当前位的数据，并继续判断下一位的数据，直到完成M位的比较，确定出粗转换的结果m。SAR ADC的结果可以将Vin锁定在Vref的一个最低位LSB（Least Significant Bit）的范围，其中，Vref是与m对应的预测电压值。即，从粗转换的结果m可以判定Vin落在Vref的一个LSB的区间内：m*VLSB < Vin < (m+1)*VLSB，其中，VLSB为粗转换的精度步长。

细转换器Con-f采用过采样噪声整形式ΔΣ ADC。在预设的参考电压范围内以过采样的方式对Vin与参考电压的差分值进行多个周期的积分和量化。输出的比特序列bs（bit stream）可进一步采用抽取滤波器DF（Decimation Filter）进行噪声过滤获得有效数据。在与粗转换的结果合并后，获得最终输出的转换结果Dout。

目前已有的缩放型ADC在细转换时均采用传统的固定过采样时钟频率的ΔΣADC。本发明中的细转换器则采用自定时的ΔΣ ADC，具体采用包含两个串联的积分器的二阶增量型ΔΣ ADC，两个积分器的输出在组合后通过一比较器进行量化，输出相应的比特序列bs。每个积分器包括过零检测电路ZCBC。每个积分器通过检测积分器输入端的虚拟地电压是否达到电路信号零点（即共模电压Vcm）来判定一个积分周期的完成。通过两个积分器交替进行的过零点的判决，可以实现一个传递式的、异步转换序列。可以通过运行在数字域的状态机来进行整体的自定时时序控制，在启动执行后，状态机首先运行粗转换阶段的控制逻辑SAR-Log，以自定时的方式控制粗转换器Con-c运行N1个周期，粗转换完成后，继续运行细转换阶段的控制逻辑ΔΣ-Log，以自定时的方式控制细转换器Con-f运行N2个周期，从而完成整个转换过程。具体地，可以设置第一控制信号φ1和第二控制信号φ2，状态机的状态A对应于φ1有效，控制第一个积分器开始采样和第二个积分器开始积分，状态机的状态B对应于φ2有效，控制第一个积分器开始积分和第二个积分器开始采样，每个积分器积分过程完成时（即检测到过零信号时），相应的状态完成，触发φ1有效和φ2有效的切换。以此方式，通过两个积分器互相推动，使得φ1和φ2成为自定时的控制信号。

作为一种优选的实施方式，粗转换的结果值m可以存储在SAR寄存器SAR-r里，用于重新配置DAC来输出Vref，作为用于细转换的参考电压。这使得DAC可以通过重新配置在粗转换和细转换两个过程中重复使用，从而节省芯片面积。

作为一种优选的实施方式，可以使用同一个比较器来进行粗转换和细转换中的量化（比较），如图2所示，以进一步节省芯片面积。在这种情况下，可以在粗转换阶段，使用旁路控制信号SAR_EN旁路细转换电路的输出，从而将粗转换的差分结果直接输入至用于量化的比较器的输入端。

参考图3，是依据本发明的一个示例的缩放式增量型ADC的整体设计图。其由一个M=5的SAR ADC（粗转换器）和一个二阶增量型ΔΣ ADC（细转换器）组成。通过寄存器SAR-r输出的开关信号S0-6p和S0-6n，来配置DAC输出的参考电压，其中VREFP和VREFN分别是正和负参考电压源。在细转换器中，采用开关电容加法器SCA（Switched-Capacitor Adder）来组合两个积分器的输出，从而形成围绕第二个积分器的前馈路径。图3中，为便于粗/细转换器电路更好地复用，细转换器的第一个积分器还用于在粗转换过程中存储预测电压值与Vin的差值，而第二个积分器在粗转换过程中不会被使用。因此在粗转换过程中，第二个积分器通过旁路控制信号SAR_EN被绕过。图中所示“Log”为根据比较结果进行开关控制的逻辑电路。

通常，粗转换的运行周期N1由其精度位数M决定，但N1也可以大于M。例如，在图3中，DAC中还附加了大小为C/2的电容，这使得粗转换过程在判断至最低位LSB以后，还可增加执行一个周期，在该周期中预测电压值被设置为（m+0.5）*VLSB，其中VLSB为粗转换的精度步长，由此确定在后续的细转换中选择m-1到m+1还是m到m+2的范围。这个增加的判断周期为细转换增加了一个LSB的冗余范围，使得***具有更好的容错能力。细转换的运行周期（即过采样周期）N2则可根据对Vin的转换精度要求来确定。

依据本发明的转换方法的流程图可参考图4，为便于理解，以下在描述转换方法时将参照图3的示例性设计图进行说明。在整个转换过程中，整个ADC的时序步骤由状态机来统一控制，以确保各个当前转换步骤的完成，并推动下一个步骤。方法包括：

步骤S100，获取启动信号以开始一轮新的转换过程。这个信号可由一个预设的阈值来提供，例如，可判断被测量的物理量的某种状态改变引起传感器的状态变化是否超过该阈值，若是则触发启动信号，若否则保持等待。

步骤S200，根据启动信号启动状态机，并开启粗转换过程。

状态机以自定时的方式控制粗转换器运行N1个周期。在粗转换的每个周期中，通过φ1控制对待转换的输入电压Vin进行采样，通过φ2控制产生与当前位对应的预测电压值，通过一比较器对预测电压值与Vin的差值Vx1进行量化，根据量化结果确定当前位的数据bi，i∈[1,M]。

在图3所示的例子中，进一步采用φ1和φ2的延迟信号φ1d和φ2d用于控制。该延迟仅仅是为了满足在开关断开时，被φ1d和φ2d控制的开关与被φ1和φ2控制的开关不同时断开，从而减小沟道电荷注入（Channel Charge Injection）。这是开关电容电路的常规操作，在控制逻辑上，可以认为φ1d和φ1等同，而φ2d和φ2等同。

还进一步采用φ2_st用于控制。φ2_st是基于φ2延伸出的控制信号，为φ2周期中完成了预设之后的部分。在φ2周期开始时，首先进行预设（把积分器输出电压拉高，确保积分器输入端在电路的信号零点Vcm之上），在这之后开始进行实际的电荷转移，因此此处“st”的含义是“开始转移（start transfer）”。

步骤S300，确定粗转换的全部周期执行完成，将与粗转换结果m对应的预测电压值Vref设置为用于细转换的参考电压。

步骤S400，开启对Vin的细转换过程。

状态机以自定时的方式控制细转换器采用过采样噪声整形的方式运行N2个周期。在细转换的每个周期中，通过φ1和φ2交替控制两个积分器进行采样和积分，并将两个积分器的输出在组合后通过一比较器进行量化，输出相应的比特序列。具体地，在细转换的每个周期开始时，将φ1置为有效，以将第一个积分器置于采样状态，并启动第二个积分器的积分过程，在第二个积分器积分完成时，将φ1置为无效并切换为φ2有效，以启动第一个积分器的积分过程，并将第二个积分器置于采样状态。在第一个积分器积分完成时，触发比较器执行比较，将φ2置为无效并切换为φ1有效，以启动下一个周期的执行。

步骤S500，完成细转换后，输出数据结果，整个缩放式ADC的转换过程结束，并准备开始下一次转换。应当理解的是，由于是增量型ADC，每次开始新转换时积分器需要重置（Reset）。

图5示例性地示出了上述转换方法的一轮转换过程的时序示意图。图中所列各控制信号均为高电平有效。如图所示，除了最开始的启动信号START以外，所有时序信号，包括重置信号RST、旁路控制信号SAR_EN、粗转换完成信号C_Done、细转换完成信号F_Done、φ1、φ2等，均通过握手式传递产生。因此整个***实现了完全自定时式的测量。

本发明的细转换器中使用的自定时的积分器可以有多种实现方式，例如，参考图6，作为一种可选的实施方式，是一种基于比较器的开关电容型积分器CBSC（Comparator-Based Switched-Capacitor）。其包括一个带自动调零（Autozeroing）的反相器，用作阈值比较器。在电荷传递周期里（即积分过程），该积分器采用大小不同的两个单向电流源E1、E2分别为积分电容（参见图3中的C_I1、C_I2，简明起见，图6中未示）充电。由于采用了单向电流源结构，为了确保电路的初始状态正确，首先会将输出电压Vo预设到一个较高的电压Vpx，然后由较大的电流源E1首先对电容充电，在早阈值检测（early-threshold detection）之后再由较小的电流源E2对电容充电。图6中积分器在细转换过程中的时序图可参考图7。图6和图7中的标识释义如下：

φAZ：自动调零周期，在其控制的阶段中，反相器的偏移电压offset被存储到Cc上，使得在随后的电荷转移周期（积分过程）中这个offset不会影响电荷转移的精度；

Cbwl：带宽限制（bandwidth-limited）电容，用来限制第一个反相器（也即预放大（pre-amp）反相器）的带宽，这有利于降低噪声；

D：判决（decision）结果；

DE：早阈值判决（decision early）结果；

Ccls：具有相关性的电平转移（Correlated Level Shifting）电容，通过该电容充放电，而不是直接对积分器的输出电压放电，能够把电流源和积分器的输出隔离开来，使得积分器的输出电压不会直接对电流源调制，有助于提高了线性度；

P：预设周期，用于在电荷转移前，进行预设（把积分器输出电压拉高，确保积分器输入端Vx在电路的信号零点Vcm之上）；

Vbc：粗电流源的偏置电压，“bc”即“bias coarse”；

Vbf1：细电流源的第一个偏置电压，“bf1”即“bias fine 1”；

Vbf2：细电流源需要的第二个偏置电压（用于提高电流源输出阻抗的级联（cascode）偏置），“bf2”即“bias fine 2”。

在一些实施方式中，Vpx可以是固定的，例如预设为***电源电压VDD。但由于这个预设的过程是一个额外的充电过程，实际上产生了不必要的能量消耗。根据分析，只要Vpx等于积分器的正向最高摆幅电压即可保证电路状态的正确。因此，作为一种优选的实施方式，可以采用能够动态调整的Vpx来代替固定的VDD，通过判断积分器的输出摆幅情况来选择一个合适的Vpx值，例如图3中示出的密度估计器（Density Estimator），使得既满足了积分器的虚拟地电压Vx需要被预设到电路的信号零点Vcm以上，同时又尽量减少由于预设而产生的额外功耗。参考图8，示例性地示出了密度估计器动态调整积分器预设输出电压Vpx的原理图。首先通过判断细转换过程中已输出的前X位的比特序列bs的密度μ（即bs中1的数量）来判断积分器的输出摆幅，显然，μ的范围是0<μ<1，当μ≈0.5时意味着电路的反馈在正负参考电压之间交替变化，此时积分器的输出摆幅应该最小；而当 μ靠近0或者1时积分器的输出摆幅应该最大。因此可以根据|μ-0.5|动态调整Vpx，该绝对值越小，则Vpx越小。例如可以设置一组4个预设值Vp1< Vp2< Vp3< Vp4，根据μ的变化，选择适当的一个预设值，从而在后续的转换过程中使用这个调整后的Vpx。此过程中，对1进行累加获得值a，对比特序列进行累加获得值b，以及后续的计算和选择等操作都可以在数字域进行。

参考图9，作为另一种可选的实施方式，是一种基于放大器和比较器的开关电容型积分器ACBSC（Amplifier and Comparator-Based Switched-Capacitor）。其包括两个带自动调零的反相器，一个用作阈值比较器，另一个用作放大器。与图6中的CBSC相比，ACBSC采用了负反馈式的放大器来辅助放电，因此不再需要像图6中的粗电流源，而仅需要细电流源来产生一个过零检测的效果，以实现自定时运行的要求。在积分过程中，基于阈值比较器的输出控制放大器和细电流源对积分电容C_I进行充电。

图9中积分器在细转换过程中的时序图可参考图10。可以看出，因为采用了负反馈放大器取代粗电流源，放电的模式先是指数型放电（主要是放大器起作用），随着电压逐渐趋向于共模电压，放大器的动态电流逐渐变小，在接近共模电压处，放电主要靠细电流源，从而逐渐趋向于线性放电。ACBSC的优势在于：（1）指数型的放电效率更高，更快完成放电，更容易提高***的整体能量效率。（2）因为反相器作为放大器时的动态电流在输入电压是VDD或者地电压（GND）时最大，并且会随着输入电压趋向于共模电压Vcm而逐渐减小，因此尽管在图8中仍然包括了早阈值检测的功能，但实际上早阈值检测可以被忽略，因为放大器产生的动态电流自然会随着充放电的过程的进行而降低，换言之，这个动态的“粗电流源”会自己“关闭”。参考图11，即示出了一种省略早阈值检测的ACBSC，其阈值比较器只产生判决结果D一路输出，控制细电流源对积分电容C_I进行充电。图11中积分器在细转换过程中的时序图可参考图12。（3）如果把其比较器的部分关掉的话，ACBSC就成为了一个传统的依靠外部时钟的积分器，因此采用这种类型的积分器构成的ADC可以在自定时和外部时钟模式之间方便地切换，给***提供了根据应用进行选择的可能性。

以上应用具体个例对本发明的原理及实施方式进行了阐述，应该理解，以上实施方式只是用于帮助理解本发明，而不应理解为对本发明的限制。对于本领域的一般技术人员，依据本发明的思想，可以对上述具体实施方式进行变化。

Claims (10)

1.一种模数转换方法，所述方法使用一个缩放式增量型模数转换器ADC，其包括一个粗转换器和一个细转换器，其特征在于，

所述粗转换器是逐次逼近型ADC，所述细转换器是二阶增量型ADC，其包括串联的第一个积分器和第二个积分器，每个积分器包括过零检测电路ZCBC；

所述缩放式增量型ADC中设置有第一控制信号φ1和第二控制信号φ2，其中φ1有效时控制第一个积分器开始采样和第二个积分器开始积分，φ2有效时控制第一个积分器开始积分和第二个积分器开始采样，每个积分器积分过程完成时产生过零信号，用于控制φ1有效和φ2有效的切换，通过两个积分器互相推动，使得φ1和φ2成为自定时的控制信号；

所述方法包括步骤：

获取启动信号；

根据所述启动信号开启由所述粗转换器执行的粗转换过程，所述粗转换采用逐次逼近的方式，从最高位MSB开始，运行N1个周期，N1为大于等于所述粗转换的精度位数的整数，在粗转换的每个周期中，通过φ1控制对待转换的输入电压Vin进行采样，通过φ2控制产生与当前位对应的预测电压值，通过一比较器对预测电压值与Vin的差值进行量化，根据量化结果确定当前位的数据；

在粗转换的全部周期执行完成后，将与粗转换的结果m对应的预测电压值Vref作为用于细转换的参考电压，开启由所述细转换器执行的细转换过程，所述细转换采用过采样噪声整形的方式运行N2个周期，N2为根据对Vin的转换精度要求确定的整数，在细转换的每个周期中，通过φ1和φ2交替控制两个积分器进行采样和积分，并将两个积分器的输出在组合后通过一比较器进行量化，输出相应的比特序列。

2.根据权利要求1所述的方法，其特征在于，

N1设置为所述粗转换的精度位数加1，所述粗转换过程在判断至最低位LSB以后，还增加执行一个周期，在该周期中所述预测电压值被设置为（m+0.5）*VLSB，其中VLSB为所述粗转换的精度步长，由此确定在所述细转换中选择m-1到m+1还是m到m+2的范围。

3.根据权利要求1所述的方法，其特征在于，

使用同一个数模转换器DAC来提供所述粗转换中的预测电压值和所述细转换中的Vref，

使用同一个比较器来进行所述粗转换和所述细转换中的量化，

所述粗转换使用所述细转换中的第一个积分器来存储预测电压值与Vin的差值，

所述缩放式增量型ADC中设置有旁路控制信号SAR_EN，其有效时，将第二个积分器从所述比较器的输入端旁路出去，

所述方法还包括，在开启粗转换过程时，还将SAR_EN设置为有效，直至粗转换完成。

4.根据权利要求1至3任一项所述的方法，其特征在于，还包括

在所述细转换过程中，判断已输出的比特序列的密度μ，根据|μ-0.5|动态调整ZCBC的输出端预设电压Vpx，该绝对值越小，则Vpx越小，Vpx用于满足将相应积分器的虚拟地电压Vx预设到电路的共模电压Vcm以上。

5.一种缩放式增量型模数转换器，其特征在于，包括：

粗转换器，其采用逐次逼近型ADC，用于执行粗转换过程；

细转换器，其采用二阶增量型ΔΣ ADC，用于执行细转换过程，其包括串联的第一个积分器和第二个积分器，每个积分器包括过零检测电路ZCBC；

状态控制模块，用于设置第一控制信号φ1和第二控制信号φ2，其中φ1有效时控制第一个积分器开始采样和第二个积分器开始积分，φ2有效时控制第一个积分器开始积分和第二个积分器开始采样，每个积分器积分过程完成时产生过零信号，用于控制φ1有效和φ2有效的切换，通过两个积分器互相推动，使得φ1和φ2成为自定时的控制信号；

以及用于获取启动信号，

根据所述启动信号开启所述粗转换过程，所述粗转换采用逐次逼近的方式，从最高位MSB开始，运行N1个周期，N1为大于等于所述粗转换的精度位数的整数，在粗转换的每个周期中，通过φ1控制对待转换的输入电压Vin进行采样，通过φ2控制产生与当前位对应的预测电压值，通过一比较器对预测电压值与Vin的差值进行量化，根据量化结果确定当前位的数据，

在粗转换的全部周期执行完成后，将与粗转换的结果m对应的预测电压值Vref作为用于细转换的参考电压，开启所述细转换过程，所述细转换采用过采样噪声整形的方式运行N2个周期，N2为根据对Vin的转换精度要求确定的整数，在细转换的每个周期中，通过φ1和φ2交替控制两个积分器进行采样和积分，并将两个积分器的输出在组合后通过一比较器进行量化，输出相应的比特序列。

6.根据权利要求5所述的缩放式增量型模数转换器，其特征在于，

所述粗转换器和所述细转换器使用同一个数模转换器DAC，用于提供所述粗转换中的预测电压值和所述细转换中的Vref，

所述粗转换器和所述细转换器使用同一个比较器，用于进行所述粗转换和所述细转换中的量化，

所述粗转换器还包括所述细转换器中的第一个积分器，用于存储预测电压值与Vin的差值；

所述状态控制模块还用于设置旁路控制信号SAR_EN，在开启粗转换过程时，将SAR_EN设置为有效，直至粗转换完成，所述SAR_EN在有效时，控制将第二个积分器从所述比较器的输入端旁路出去。

7.根据权利要求6所述的缩放式增量型模数转换器，其特征在于，

所述DAC还包括用于提供0.5*VLSB的输出电路，其中VLSB为粗转换的精度步长；

所述状态控制模块还用于在所述粗转换过程中，在判断至最低位LSB以后，增加执行一个周期，在该周期中所述预测电压值被设置为（m+0.5）*VLSB，由此确定在所述细转换中选择m-1到m+1还是m到m+2的范围。

8.根据权利要求5至7任一项所述的缩放式增量型模数转换器，其特征在于，

所述状态控制模块还用于，在所述细转换过程中，判断已输出的比特序列的密度μ，根据|μ-0.5|动态调整ZCBC的输出端预设电压Vpx，该绝对值越小，则Vpx越小，Vpx用于满足将相应积分器的虚拟地电压Vx预设到电路的共模电压Vcm以上。

9.根据权利要求5所述的缩放式增量型模数转换器，其特征在于，

所述两个积分器中的至少一个采用基于放大器和比较器的开关电容型积分器ACBSC，包括两个带自动调零的反相器，一个用作阈值比较器，另一个用作放大器，所述放大器采用负反馈式，其动态电流随着充放电的过程的进行而降低，

在积分过程中，所述阈值比较器产生判决结果和早阈值判决结果两路输出，分别控制所述放大器和一个细电流源对用于积分的电容进行充电；或者，所述阈值比较器产生判决结果一路输出，控制一个细电流源对用于积分的电容进行充电。

10.根据权利要求5所述的缩放式增量型模数转换器，其特征在于，

所述两个积分器中的至少一个采用基于比较器的开关电容型积分器CBSC，包括一个带自动调零的反相器，用作阈值比较器，

所述阈值比较器产生判决结果和早阈值判决结果两路输出，分别控制一个粗电流源和一个细电流源对用于积分的电容进行充电，先由粗电流源进行充电，在早阈值判决结果为有效后，再由细电流源进行充电。