CN114285385B - 一种运算放大器输入电流的抵消电路 - Google Patents

一种运算放大器输入电流的抵消电路 Download PDF

Info

Publication number
CN114285385B
CN114285385B CN202210154195.XA CN202210154195A CN114285385B CN 114285385 B CN114285385 B CN 114285385B CN 202210154195 A CN202210154195 A CN 202210154195A CN 114285385 B CN114285385 B CN 114285385B
Authority
CN
China
Prior art keywords
triode
npn
pnp
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210154195.XA
Other languages
English (en)
Other versions
CN114285385A (zh
Inventor
洪锋明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Xinyi Technology Co ltd
Original Assignee
Chengdu Xinyi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Xinyi Technology Co ltd filed Critical Chengdu Xinyi Technology Co ltd
Priority to CN202210154195.XA priority Critical patent/CN114285385B/zh
Publication of CN114285385A publication Critical patent/CN114285385A/zh
Application granted granted Critical
Publication of CN114285385B publication Critical patent/CN114285385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种运算放大器输入电流的抵消电路，包括：差分输入级，输入电流抵消电路和输出级；差分输入级的第一端和输入电流抵消电路的第一端连接后接入正负输入端，差分输入级的第二端和输入电流抵消电路的第二端连接后接入电源，差分输入级的第三端和输入电流抵消电路的第三端连接后接入偏置电压，差分输入级的第四端和输入电流抵消电路的第四端连接后接地；差分输入级的第五端与输出级的第一端连接，输出级的第二端连接到电压输出端。本发明大大减少了差分输入级的输入电流，实现了运算放大器的输入阻抗趋近于无穷大。

Description

一种运算放大器输入电流的抵消电路
技术领域
本发明属于电力电子技术领域，具体涉及一种运算放大器输入电流的抵消电路。
背景技术
运算放大器广泛应用于各种电子线路或集成电路中，在不同电子产品中运算放大器作为基础核心器件起着非常重要的作用。运算放大器被应用在各种各样的电路中，而不同的应用场景均会将运算放大器的常用参数“理想化”，例如将其输入电阻理想化为无穷大，将输出电阻理想化为非常小，而将输入失调电压理想化为零。
然而，这些理想化的参数在实践中却很难实现，理由在于：运算放大器的输入级通常设有三极管（bipolar）型差分输入对或者MOSFET型差分输入对。其中，三极管差分输入对的优势在于噪声低且失调电压小，通常会小于1mV，而MOSFET型差分输入对的失调电压在不加任何矫正电路的情况下通常在10mV以上。基于上述优势，在很多BCD（Bipolar-CMOS-DMOS）工艺的集成电路中，运算放大器的差分输入对都采用三极管。
然而，三极管作为差分输入对仍然存在以下缺陷：三极管本身的输入存在基极电流，虽然三极管的β值非常大，这样可以将基极电流降低到nA级。但是相较于MOSFET管pA级的输入电流，三极管作为差分输入时的输入阻抗很难实现接近于“无穷大”，这样就限制了三极管作为运算放大器的输入级在实践中的应用。
发明内容
本发明的目的是一种运算放大器输入电流的抵消电路，用于解决现有技术中的运算放大器的输入级的应用效果较差的技术问题。
为了实现上述目的，本发明采用以下技术方案：
本发明提供一种运算放大器输入电流的抵消电路，包括：差分输入级，输入电流抵消电路1和输出级；
所述差分输入级的第一端和所述输入电流抵消电路1的第一端连接后接入正负输入端，所述差分输入级的第二端和所述输入电流抵消电路1的第二端连接后接入电源，所述差分输入级的第三端和所述输入电流抵消电路1的第三端连接后接入偏置电压，所述差分输入级的第四端和所述输入电流抵消电路1的第四端连接后接地；
所述差分输入级的第五端与所述输出级的第一端连接，所述输出级的第二端连接到电压输出端。
在一种可能的设计中，所述差分输入级包括第一NPN型三极管Q1、第二NPN型三极管Q2、第一电阻R1、第二电阻R2、第三NPN型三极管Q3以及第三电阻R3；
所述第一NPN型三极管Q1的基极接入正向输入端VP，所述第一NPN型三极管Q1的集电极与所述第二电阻R2的第一端连接，所述第一NPN型三极管Q1的发射极与所述第三NPN型三极管Q3的集电极连接，所述第二电阻R2的第二端接入电源VCC；
所述第二NPN型三极管Q2的基极接入负向输入端VN，所述第二NPN型三极管Q2的集电极与所述第一电阻R1的第一端连接，所述第二NPN型三极管Q2的发射极与所述第三NPN型三极管Q3的集电极连接，所述第一电阻R1的第二端接入电源VCC；
所述第三NPN型三极管Q3的基极接入偏置电压VBIAS，所述第三NPN型三极管Q3的发射极与所述第三电阻R3的第一端连接，所述第三电阻R3的第二端接地。
在一种可能的设计中，所述输入电流抵消电路1包括第一PNP三极管Q6、第二PNP三极管Q7、第三PNP三极管Q8、第四PNP三极管Q9、第四NPN型三极管Q4、第五NPN型三极管Q5和第四电阻R4；
所述第一PNP三极管Q6的发射极和所述第二PNP三极管Q7的发射极均接入电源，所述第一PNP三极管Q6的基极和所述第二PNP三极管Q7的基极连接后分别与所述第一PNP三极管Q6的集电极和所述第五NPN型三极管Q5的基极连接，所述第二PNP三极管Q7的集电极分别与所述第三PNP三极管Q8的发射极和所述第四PNP三极管Q9的发射极连接；
所述第三PNP三极管Q8的基极和所述第四PNP三极管Q9的基极连接后与所述第五NPN型三极管Q5的发射极连接，所述第三PNP三极管Q8的集电极接入负向输入端VN，所述第四PNP三极管Q9的集电极接入正向输入端VP；
所述第五NPN型三极管Q5的基极与所述第一PNP三极管Q6的集电极连接，所述第五NPN型三极管Q5的集电极连接电源VCC，所述第五NPN型三极管Q5的发射极分别与所述第三PNP三极管Q8的基极、所述第四PNP三极管Q9的基极连接以及所述第四NPN型三极管Q4的集电极连接；
所述第四NPN型三极管Q4的基极接入偏置电压VBIAS，所述第四NPN型三极管Q4的发射极与所述第四电阻R4的第一端连接，所述第四电阻R4的第二端接地。
在一种可能的设计中，所述输出级的第一端分别与所述第一电阻R1的第一端和所述第二电阻R2的第一端连接。
在一种可能的设计中,所述第三NPN型三极管Q3和所述第四NPN型三极管Q4为一组1：1镜像的电流镜。
在一种可能的设计中,所述第五NPN型三极管Q5、第一NPN型三极管Q1和第二NPN型三极管Q2的发射极面积相等。
在一种可能的设计中，所述第一PNP三极管Q6所述第二PNP三极管Q7为一组1：1镜像的电流镜。
在一种可能的设计中，所述第三PNP三极管Q8和所述第四PNP三极管Q9为一组1：1镜像的电流镜。
在一种可能的设计中，所述运算放大器的输入电流
Figure 99680DEST_PATH_IMAGE001
计算公式为：
Figure 604307DEST_PATH_IMAGE002
其中，
Figure 505267DEST_PATH_IMAGE003
表示差分输入级的输入电流，
Figure 208912DEST_PATH_IMAGE004
表示所述第二NPN型三极管Q2的基极电流，
Figure 68283DEST_PATH_IMAGE005
表示所述第三PNP三极管Q8的集电极电流，
Figure 224589DEST_PATH_IMAGE006
表示所有三极管统一的放大倍数。
有益效果：
本发明通过在运算放大器的输入级设置三极管作为差分对管，并在差分对管的一侧设置了电流抵消电路，用于对差分对管的基极电流进行抵消，从而大大减少了差分输入级的输入电流，从而在保持三极管差分输入对噪声低且失调电压小的优势的前提下，实现了运算放大器的输入阻抗趋近于无穷大。
附图说明
图1为本实施例中的运算放大器输入电流的抵消电路的结构示意图；
图2为本实例中的运算放大器输入电流的抵消电路的电流流向示意图。
其中，1-输入电流抵消电路；2-差分输入级；3-输出级。
具体实施方式
为使本说明书实施例的目的、技术方案和优点更加清楚，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
为了解决现有技术中存在的三极管作为差分输入时的输入阻抗很难实现接近于“无穷大”，限制了三极管作为运算放大器的输入级在实践中的应用的技术问题，本申请实施例提供了一种运算放大器输入电流的抵消电路，该电路通过在运算放大器的输入级设置三极管作为差分对管，并在差分对管的一侧设置了电流抵消电路，用于对差分对管的基极电流进行抵消，从而大大减少了差分输入级的输入电流，从而在保持三极管差分输入对噪声低且失调电压小的优势的前提下，实现了运算放大器的输入阻抗趋近于无穷大。
如图1和图2所示，第一方面，本发明提供一种运算放大器输入电流的抵消电路，包括：差分输入级2，输入电流抵消电路1和输出级3；
所述差分输入级2的第一端和所述输入电流抵消电路1的第一端连接后接入正负输入端，所述差分输入级2的第二端和所述输入电流抵消电路1的第二端连接后接入电源，所述差分输入级2的第三端和所述输入电流抵消电路1的第三端连接后接入偏置电压，所述差分输入级2的第四端和所述输入电流抵消电路1的第四端连接后接地；所述差分输入级2的第五端与所述输出级3的第一端连接，所述输出级3的第二端连接到电压输出端。
基于上述公开的内容，本实施例通过在运算放大器的输入级设置三极管作为差分对管，并在差分对管的一侧设置了电流抵消电路，用于对差分对管的基极电流进行抵消，从而大大减少了差分输入级2的输入电流，从而在保持三极管差分输入对噪声低且失调电压小的优势的前提下，实现了运算放大器的输入阻抗趋近于无穷大。
在一种具体的实施方式中，所述差分输入级2包括第一NPN型三极管Q1、第二NPN型三极管Q2、第一电阻R1、第二电阻R2、第三NPN型三极管Q3以及第三电阻R3；
所述第一NPN型三极管Q1的基极接入正向输入端VP，所述第一NPN型三极管Q1的集电极与所述第二电阻R2的第一端连接，所述第一NPN型三极管Q1的发射极与所述第三NPN型三极管Q3的集电极连接，所述第二电阻R2的第二端接入电源VCC；
所述第二NPN型三极管Q2的基极接入负向输入端VN，所述第二NPN型三极管Q2的集电极与所述第一电阻R1的第一端连接，所述第二NPN型三极管Q2的发射极与所述第三NPN型三极管Q3的集电极连接，所述第一电阻R1的第二端接入电源VCC；
所述第三NPN型三极管Q3的基极接入偏置电压VBIAS，所述第三NPN型三极管Q3的发射极与所述第三电阻R3的第一端连接，所述第三电阻R3的第二端接地。
在一种具体的实施方式中，所述输入电流抵消电路1包括第一PNP三极管Q6、第二PNP三极管Q7、第三PNP三极管Q8、第四PNP三极管Q9、第四NPN型三极管Q4、第五NPN型三极管Q5和第四电阻R4；
所述第一PNP三极管Q6的发射极和所述第二PNP三极管Q7的发射极均接入电源，所述第一PNP三极管Q6的基极和所述第二PNP三极管Q7的基极连接后分别与所述第一PNP三极管Q6的集电极和所述第五NPN型三极管Q5的基极连接，所述第二PNP三极管Q7的集电极分别与所述第三PNP三极管Q8的发射极和所述第四PNP三极管Q9的发射极连接；
所述第三PNP三极管Q8的基极和所述第四PNP三极管Q9的基极连接后与所述第五NPN型三极管Q5的发射极连接，所述第三PNP三极管Q8的集电极接入负向输入端VN，所述第四PNP三极管Q9的集电极接入正向输入端VP；
所述第五NPN型三极管Q5的基极与所述第一PNP三极管Q6的集电极连接，所述第五NPN型三极管Q5的集电极连接电源VCC，所述第五NPN型三极管Q5的发射极分别与所述第三PNP三极管Q8的基极、所述第四PNP三极管Q9的基极连接以及所述第四NPN型三极管Q4的集电极连接；
所述第四NPN型三极管Q4的基极接入偏置电压VBIAS，所述第四NPN型三极管Q4的发射极与所述第四电阻R4的第一端连接，所述第四电阻R4的第二端接地。
在一种具体的实施方式中，所述输出级3的第一端分别与所述第一电阻R1的第一端和所述第二电阻R2的第一端连接。
在一种具体的实施方式中,所述第三NPN型三极管Q3和所述第四NPN型三极管Q4为一组1：1镜像的电流镜。
在一种具体的实施方式中,所述第五NPN型三极管Q5、第一NPN型三极管Q1和第二NPN型三极管Q2的发射极面积相等。
在一种具体的实施方式中，所述第一PNP三极管Q6所述第二PNP三极管Q7为一组1：1镜像的电流镜。
在一种具体的实施方式中，所述第三PNP三极管Q8和所述第四PNP三极管Q9为一组1：1镜像的电流镜。
在一种具体的实施方式中，所述运算放大器的输入电流
Figure 70186DEST_PATH_IMAGE001
计算公式为：
Figure 956233DEST_PATH_IMAGE002
（1）
其中，
Figure 720927DEST_PATH_IMAGE007
表示差分输入级的输入电流，
Figure 98950DEST_PATH_IMAGE004
表示所述第二NPN型三极管Q2的基极电流，
Figure 482658DEST_PATH_IMAGE005
表示所述第三PNP三极管Q8的集电极电流，
Figure 144583DEST_PATH_IMAGE006
表示所有三极管统一的放大倍数。
其中，需要说明的是，基于上述公开的内容，上述公式（1）的推导过程具体如下：
所述差分输入级2包括两个差分输入，即所述第一NPN型三极管Q1和第二NPN型三极管Q2，则所述差分输入级2的输入电流
Figure 830911DEST_PATH_IMAGE007
即为所述第一NPN型三极管Q1和第二NPN型三极管Q2的基极电流，分别以
Figure 476656DEST_PATH_IMAGE008
和
Figure 273841DEST_PATH_IMAGE004
表示。则两个负载电阻，即第一电阻R1和第二电阻R2流过的电流分别以
Figure 321432DEST_PATH_IMAGE009
和
Figure 444240DEST_PATH_IMAGE010
表示。由三极管基极电流和集电极电流的关系可知
Figure 655909DEST_PATH_IMAGE011
。
那么，当正向输入端VP=反向输入端VN时，流经所述第三NPN型三极管Q3的放大器尾电流
Figure 115841DEST_PATH_IMAGE012
；
将所述第三NPN型三极管Q3和所述第四NPN型三极管Q4设置为M值和发射极面积相等，所述第三电阻R3和所述第四电阻R4的尺寸完全相同，则所述第三NPN型三极管Q3和所述第四NPN型三极管Q4为一组1：1镜像的电流镜。因此流经所述第四NPN型三极管Q4集电极的电流：
Figure 752358DEST_PATH_IMAGE013
。
将所述第五NPN型三极管Q5、所述第一NPN型三极管Q1和第二NPN型三极管Q2设置为M值和发射极面积相等，因此流经所述第五NPN型三极管Q5的基极电流
Figure 780488DEST_PATH_IMAGE014
与所述第五NPN型三极管Q5的发射极电流
Figure 479454DEST_PATH_IMAGE015
的关系为：
Figure 133289DEST_PATH_IMAGE016
。由图2可知，
Figure 375046DEST_PATH_IMAGE017
其中，
Figure 88924DEST_PATH_IMAGE018
表示第三PNP三极管Q8的基极电流，
Figure 947290DEST_PATH_IMAGE005
表示所述第三PNP三极管Q8的集电极电流。
由于所述第一PNP三极管Q6所述第二PNP三极管Q7为电流镜像关系，因此所述第一PNP三极管Q6所述第二PNP三极管Q7的集电极电流相等，即
Figure 139237DEST_PATH_IMAGE019
因此有
Figure 501079DEST_PATH_IMAGE020
由于所述第三PNP三极管Q8和所述第四PNP三极管Q9是电流镜像关系，因此第三PNP三极管Q8和所述第四PNP三极管Q9的集电极电流相等，即
Figure 730066DEST_PATH_IMAGE021
，而
Figure 59416DEST_PATH_IMAGE022
；
其中，
Figure 71366DEST_PATH_IMAGE023
表示第四PNP三极管Q9的发射极电流。
根据公式（2）~（7），可以计算得到：
Figure 271403DEST_PATH_IMAGE024
；
因此，运算放大器的输入电流的计算公式为：
Figure 343395DEST_PATH_IMAGE025
；
其中，
Figure 160042DEST_PATH_IMAGE007
表示差分输入级的输入电流，
Figure 710103DEST_PATH_IMAGE004
表示所述第二NPN型三极管Q2的基极电流，
Figure 561384DEST_PATH_IMAGE005
表示所述第三PNP三极管Q8的集电极电流，
Figure 804278DEST_PATH_IMAGE006
表示所有三极管统一的放大倍数。
作为本实施例的一个实际应用，例如，当运算放大器的三极管的放大倍数
Figure 577062DEST_PATH_IMAGE006
取值为100时，假设运算放大器输入级的尾电流，即所述第三NPN型三极管Q3的放大器尾电流Ic3=2uA，在没有加入输入电流抵消电路1时，输入电流为：Ip=In= 9.9nA；当加入输入电流抵消电路1时，通过前式（1）计算得出，输入电流为：Ip=In= =-100pA；通过此例可以看出，加入输入电流抵消电路1后，输入端电流下降2个数量级，有效的增加了运放的输入阻抗。
基于上述公开的内容，本实施例中镜像放大器的第三NPN型三极管Q3的尾电流，流经第四NPN型三极管Q4的发射极电流与第五NPN型三极管Q5的集电极电流相同，流经第一PNP型三极管Q6，第二PNP型三极管Q7的集电极电流等于第五NPN型三极管Q5的基极电流，第二PNP型三极管Q7的集电极电流经过第三PNP型三极管Q8，第四PNP型三极管Q9分别补偿到第二NPN型三极管Q2和第一NPN型三极管Q1的基极，从而抵消了运放正负输入端VP，VN的输入电流。本实施例通过上述电路结构的设置，有效的补偿了NPN型三极管基极电流，即抵消运放输入VP，VN的电流，从而使运放的输入电流极低，从而实现了NPN型输入运放的高输入阻抗特性。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种运算放大器输入电流的抵消电路，其特征在于，包括：差分输入级（2），输入电流抵消电路（1）和输出级（3）；
所述差分输入级（2）的第一端和所述输入电流抵消电路（1）的第一端连接后接入正负输入端，所述差分输入级（2）的第二端和所述输入电流抵消电路（1）的第二端连接后接入电源，所述差分输入级（2）的第三端和所述输入电流抵消电路（1）的第三端连接后接入偏置电压，所述差分输入级（2）的第四端和所述输入电流抵消电路（1）的第四端连接后接地；
所述差分输入级（2）的第五端与所述输出级（3）的第一端连接，所述输出级（3）的第二端连接到电压输出端；
所述差分输入级（2）包括第一NPN型三极管Q1、第二NPN型三极管Q2、第一电阻R1、第二电阻R2、第三NPN型三极管Q3以及第三电阻R3；
所述第一NPN型三极管Q1的基极接入正向输入端VP，所述第一NPN型三极管Q1的集电极与所述第二电阻R2的第一端连接，所述第一NPN型三极管Q1的发射极与所述第三NPN型三极管Q3的集电极连接，所述第二电阻R2的第二端接入电源VCC；
所述第二NPN型三极管Q2的基极接入负向输入端VN，所述第二NPN型三极管Q2的集电极与所述第一电阻R1的第一端连接，所述第二NPN型三极管Q2的发射极与所述第三NPN型三极管Q3的集电极连接，所述第一电阻R1的第二端接入电源VCC；
所述第三NPN型三极管Q3的基极接入偏置电压VBIAS，所述第三NPN型三极管Q3的发射极与所述第三电阻R3的第一端连接，所述第三电阻R3的第二端接地；
所述输入电流抵消电路（1）包括第一PNP三极管Q6、第二PNP三极管Q7、第三PNP三极管Q8、第四PNP三极管Q9、第四NPN型三极管Q4、第五NPN型三极管Q5和第四电阻R4；
所述第一PNP三极管Q6的发射极和所述第二PNP三极管Q7的发射极均接入电源，所述第一PNP三极管Q6的基极和所述第二PNP三极管Q7的基极连接后分别与所述第一PNP三极管Q6的集电极和所述第五NPN型三极管Q5的基极连接，所述第二PNP三极管Q7的集电极分别与所述第三PNP三极管Q8的发射极和所述第四PNP三极管Q9的发射极连接；
所述第三PNP三极管Q8的基极和所述第四PNP三极管Q9的基极连接后与所述第五NPN型三极管Q5的发射极连接，所述第三PNP三极管Q8的集电极接入负向输入端VN，所述第四PNP三极管Q9的集电极接入正向输入端VP；
所述第五NPN型三极管Q5的基极与所述第一PNP三极管Q6的集电极连接，所述第五NPN型三极管Q5的集电极连接电源VCC，所述第五NPN型三极管Q5的发射极分别与所述第三PNP三极管Q8的基极、所述第四PNP三极管Q9的基极连接以及所述第四NPN型三极管Q4的集电极连接；
所述第四NPN型三极管Q4的基极接入偏置电压VBIAS，所述第四NPN型三极管Q4的发射极与所述第四电阻R4的第一端连接，所述第四电阻R4的第二端接地；
所述第三NPN型三极管Q3和所述第四NPN型三极管Q4为一组1：1镜像的电流镜；
所述第五NPN型三极管Q5、第一NPN型三极管Q1和第二NPN型三极管Q2的发射极面积相等；
所述第一PNP三极管Q6所述第二PNP三极管Q7为一组1：1镜像的电流镜；
所述第三PNP三极管Q8和所述第四PNP三极管Q9为一组1：1镜像的电流镜；
所述运算放大器的输入电流
Figure 34117DEST_PATH_IMAGE001
计算公式为：
Figure 294328DEST_PATH_IMAGE002
其中，
Figure 624946DEST_PATH_IMAGE003
表示差分输入级的输入电流，
Figure 400136DEST_PATH_IMAGE004
表示所述第二NPN型三极管Q2的基极电流，
Figure 28563DEST_PATH_IMAGE005
表示所述第三PNP三极管Q8的集电极电流，
Figure 143281DEST_PATH_IMAGE006
表示所有三极管统一的放大倍数。
2.根据权利要求1所述的运算放大器输入电流的抵消电路，其特征在于，所述输出级（3）的第一端分别与所述第一电阻R1的第一端和所述第二电阻R2的第一端连接。
CN202210154195.XA 2022-02-21 2022-02-21 一种运算放大器输入电流的抵消电路 Active CN114285385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210154195.XA CN114285385B (zh) 2022-02-21 2022-02-21 一种运算放大器输入电流的抵消电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210154195.XA CN114285385B (zh) 2022-02-21 2022-02-21 一种运算放大器输入电流的抵消电路

Publications (2)

Publication Number Publication Date
CN114285385A CN114285385A (zh) 2022-04-05
CN114285385B true CN114285385B (zh) 2022-06-03

Family

ID=80882057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210154195.XA Active CN114285385B (zh) 2022-02-21 2022-02-21 一种运算放大器输入电流的抵消电路

Country Status (1)

Country Link
CN (1) CN114285385B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115765639B (zh) * 2022-12-22 2023-08-18 电子科技大学 一种运算放大器及其输出级电路
CN115733448B (zh) * 2022-12-30 2024-03-26 电子科技大学 一种运算放大器输入偏置电流的补偿电路及运算放大器
CN117254682B (zh) * 2023-11-20 2024-03-12 成都芯翼科技有限公司 一种抗干扰电压转换电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161595A (ja) * 2009-01-07 2010-07-22 Denso Corp 入力バイアス電圧供給回路
CN103199852A (zh) * 2013-03-14 2013-07-10 电子科技大学 一种用于pfc的模拟乘法器
CN106487404A (zh) * 2016-11-11 2017-03-08 成都嘉纳海威科技有限责任公司 一种用于消除输出直流失调的电路及方法
CN112653402A (zh) * 2020-12-21 2021-04-13 中国电子科技集团公司第二十四研究所 一种基于硅基bjt工艺的低压中功率射频放大器
EP3806328A1 (en) * 2019-10-08 2021-04-14 Photolitics OOD Comparator device for comparing an analog signal with a reference signal
CN113489466A (zh) * 2021-07-15 2021-10-08 佛山市卓膜科技有限公司 一种用于消除电荷放大器信号偏移量的电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563381B1 (en) * 2001-12-04 2003-05-13 Linear Technology Corporation Circuits and methods for extending the input common mode voltage range of JFET op-amps
US7564309B2 (en) * 2006-08-31 2009-07-21 National Semiconductor Corportaion Wide input common mode for input bias current cancellation
US7920026B2 (en) * 2008-04-07 2011-04-05 National Semiconductor Corporation Amplifier output stage with extended operating range and reduced quiescent current
CN102045044B (zh) * 2010-12-27 2012-09-19 华为技术有限公司 一种比较器和模数转换器
CN102723919B (zh) * 2012-06-21 2015-08-12 中国科学院微电子研究所 一种跨导放大器、电阻、电感以及滤波器
US8970301B2 (en) * 2013-05-20 2015-03-03 Analog Devices, Inc. Method for low power low noise input bias current compensation
CN203722582U (zh) * 2014-02-27 2014-07-16 嘉兴禾润电子科技有限公司 一种片上实现直流失调消除功能的限幅放大器
CN103840775B (zh) * 2014-02-27 2017-02-01 嘉兴禾润电子科技有限公司 一种片上实现直流失调消除功能的限幅放大器
EP2922199B1 (en) * 2014-03-17 2020-05-13 Nxp B.V. A bias circuit for a transistor amplifier
CN204578473U (zh) * 2014-06-17 2015-08-19 南京美辰微电子有限公司 提高放大器线性度的失真抵消偏置电路
JP2017135629A (ja) * 2016-01-29 2017-08-03 パナソニック株式会社 電力増幅回路
CN105897185B (zh) * 2016-04-28 2019-02-12 西安航天民芯科技有限公司 一种应用于低失调运算放大器的电路
CN106788283B (zh) * 2016-12-16 2019-08-06 武汉邮电科学研究院 一种带有温度补偿的射随输出电路
KR102454811B1 (ko) * 2017-07-18 2022-10-13 삼성전기주식회사 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치
CN107707203A (zh) * 2017-09-14 2018-02-16 电子科技大学 一种采用电感抵消技术的超宽带放大器电路
CN108923752A (zh) * 2018-06-22 2018-11-30 东南大学 一种宽带全差分噪声抵消低噪声放大器
CN109067367B (zh) * 2018-09-18 2024-04-05 上海新进芯微电子有限公司 一种霍尔信号放大电路
CN111262537A (zh) * 2020-03-24 2020-06-09 佛山中科芯蔚科技有限公司 一种跨导放大器
CN212633576U (zh) * 2020-04-19 2021-03-02 成都芯翼科技有限公司 一种芯片加工用清洗装置
CN112564631A (zh) * 2020-12-02 2021-03-26 电子科技大学 带预稳压及基极电流消除的带隙基准电路
CN113992156A (zh) * 2021-09-29 2022-01-28 中国兵器工业集团第二一四研究所苏州研发中心 一种低输入偏置电流放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161595A (ja) * 2009-01-07 2010-07-22 Denso Corp 入力バイアス電圧供給回路
CN103199852A (zh) * 2013-03-14 2013-07-10 电子科技大学 一种用于pfc的模拟乘法器
CN106487404A (zh) * 2016-11-11 2017-03-08 成都嘉纳海威科技有限责任公司 一种用于消除输出直流失调的电路及方法
EP3806328A1 (en) * 2019-10-08 2021-04-14 Photolitics OOD Comparator device for comparing an analog signal with a reference signal
CN112653402A (zh) * 2020-12-21 2021-04-13 中国电子科技集团公司第二十四研究所 一种基于硅基bjt工艺的低压中功率射频放大器
CN113489466A (zh) * 2021-07-15 2021-10-08 佛山市卓膜科技有限公司 一种用于消除电荷放大器信号偏移量的电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A bias circuit for the thermal stability of GaAs HBT power amplifier;Yuanbo Ma 等;《Electronics Letters》;20210816;第57卷(第2期);839-841 *

Also Published As

Publication number Publication date
CN114285385A (zh) 2022-04-05

Similar Documents

Publication Publication Date Title
CN114285385B (zh) 一种运算放大器输入电流的抵消电路
US7471150B2 (en) Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier
CN110943705A (zh) 一种基于双极型工艺的轨到轨输入与输出运算放大器
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
US4322688A (en) Cascode feed-forward amplifier
JPH0344447B2 (zh)
US10742184B2 (en) Plural feedback loops instrumentation folded cascode amplifier
CN113992156A (zh) 一种低输入偏置电流放大器
JPH04227106A (ja) 高周波数クロス接合折返しカスコード回路
EP0475507B1 (en) Amplifier arrangement
US6747512B2 (en) Amplifier and tuner
US4451800A (en) Input bias adjustment circuit for amplifier
IE54144B1 (en) Differential amplifier with improved linear amplification
CN113595513A (zh) 一种利用反馈结构降低运算放大器失调电压的方法
CN111756343B (zh) 一种高速运放轨到轨输出电路
US4267521A (en) Compound transistor circuitry
JPH04369105A (ja) 増幅器
US9985589B2 (en) System and method for improving total harmonic distortion of an amplifier
JPH10501665A (ja) 低電源電圧に関して同相除去をする差動増幅器
CN113114143B (zh) 一种全差分求和放大电路
CN114690832B (zh) 电流产生电路、对数放大器及其对数斜率稳定性提升方法
CN106712731B (zh) 一种运算放大器
CN217037143U (zh) 一种基于bcd工艺的开环高增益精度电流放大电路
US3938054A (en) Transistor amplifier
TW200301038A (en) Differential amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant