CN114284234B - 一种封装结构和用于封装结构的制作方法 - Google Patents
一种封装结构和用于封装结构的制作方法 Download PDFInfo
- Publication number
- CN114284234B CN114284234B CN202111544252.7A CN202111544252A CN114284234B CN 114284234 B CN114284234 B CN 114284234B CN 202111544252 A CN202111544252 A CN 202111544252A CN 114284234 B CN114284234 B CN 114284234B
- Authority
- CN
- China
- Prior art keywords
- packaged
- substrate
- layer
- filter
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004033 plastic Substances 0.000 claims abstract description 134
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 238000002955 isolation Methods 0.000 claims abstract description 82
- 229910000679 solder Inorganic materials 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 19
- 238000007789 sealing Methods 0.000 claims description 18
- 238000003466 welding Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000012785 packaging film Substances 0.000 claims description 6
- 229920006280 packaging film Polymers 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 179
- 238000010586 diagram Methods 0.000 description 6
- 239000002985 plastic film Substances 0.000 description 6
- 229920006255 plastic film Polymers 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本申请涉及芯片封装技术领域，公开一种封装结构，包括：待封装基板，用于支撑待封装滤波器芯片；所述待封装滤波器芯片，倒装焊接在所述待封装基板上；隔绝层，设置在所述待封装基板靠近所述待封装滤波器芯片的一侧；塑封层，与所述待封装滤波器芯片、所述待封装基板和所述隔绝层围合形成有空腔。这样，通过在待封装基板靠近待封装滤波器芯片的一侧设置隔绝层，在高温的情况下，通过隔绝层阻挡挥发的有机物介质材料和阻焊材料，使得有机物介质材料和阻焊材料不会附着到待封装滤波器芯片，不会造成滤波器频率偏移，使得滤波器可靠性高。本申请还公开一种用于封装结构的制作方法。
Description
技术领域
本申请涉及芯片封装技术领域，例如涉及一种封装结构和用于封装结构的制作方法。
背景技术
滤波器的封装通常具有空腔，当前通过将包含有待封装滤波器芯片的晶圆切割成单个的待封装滤波器芯片，再将单个的待封装滤波器芯片倒装焊接在待封装基板上，然后通过塑封薄膜与待封装滤波器芯片和待封装基板围合形成空腔。但是，在对滤波器进行客户端装配的工艺中会涉及到250度的回流焊，高温使得待封装基板的有机物介质材料和阻焊材料容易挥发并附着到待封装滤波器芯片上，造成使得滤波器频率偏移，使得滤波器可靠性低。
发明内容
为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
本发明实施例提供一种封装结构和用于封装结构的制作方法，以能够提高滤波器可靠性。
在一些实施例中，所述封装结构，包括：待封装基板，用于支撑待封装滤波器芯片；所述待封装滤波器芯片，倒装焊接在所述待封装基板上；隔绝层，设置在所述待封装基板靠近所述待封装滤波器芯片的一侧；塑封层，与所述待封装滤波器芯片、所述待封装基板和所述隔绝层围合形成有空腔。
在一些实施例中，所述待封装基板设置有多个第一焊盘；所述待封装滤波器芯片设置有多个第二焊盘；各所述第一焊盘与各所述第二焊盘通过焊接凸点一一对应连接。
在一些实施例中，各所述焊接凸点的厚度均大于所述隔绝层的厚度。
在一些实施例中，所述隔绝层不与各所述第一焊盘接触。
在一些实施例中，所述隔绝层覆盖各所述第一焊盘且不与各所述焊接凸点接触。
在一些实施例中，所述塑封层包括：第一塑封料层，与所述待封装滤波器芯片、所述待封装基板和所述隔绝层围合形成有空腔；第二塑封料层，设置在所述第一塑封料层远离所述待封装滤波器芯片、所述待封装基板和所述隔绝层的一侧。
在一些实施例中，所述封装结构还包括第三焊盘，设置在所述待封装基板远离所述待封装滤波器芯片的一侧。
在一些实施例中，所述隔绝层由干膜、塑封薄膜材料或聚酰亚胺制成。
在一些实施例中，所述用于封装结构的制作方法，包括：在预设的待封装基板上形成隔绝层；将预设的若干个待封装滤波器芯片倒装焊接在所述待封装基板上；对各所述待封装滤波器芯片进行塑封，形成塑封层；各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的塑封层、所述隔绝层和所述待封装基板分别围合形成空腔；各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的塑封层、所述隔绝层和所述待封装基板形成塑封结构；将所述塑封结构切割成若干个封装结构。
在一些实施例中，所述待封装基板设置有多个第一焊盘，在预设的待封装基板上形成隔绝层，包括：在所述待封装基板上淀积所述隔绝层；刻蚀所述隔绝层暴露出各所述第一焊盘。
本发明实施例提供一种封装结构和用于封装结构的制作方法。可以实现以下技术效果：通过待封装基板，用于支撑待封装滤波器芯片；待封装滤波器芯片，倒装焊接在待封装基板上；隔绝层，设置在待封装基板靠近待封装滤波器芯片的一侧；塑封层，与待封装滤波器芯片、待封装基板和隔绝层围合形成有空腔。这样，通过在待封装基板靠近待封装滤波器芯片的一侧设置隔绝层，在高温的情况下，通过隔绝层阻挡挥发的有机物介质材料和阻焊材料，使得有机物介质材料和阻焊材料不会附着到待封装滤波器芯片，不会造成滤波器频率偏移，使得滤波器可靠性高。
以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本发明实施例提供的一个封装结构的结构示意图；
图2是本发明实施例提供的第二个封装结构的结构示意图；
图3是本发明实施例提供的第三个封装结构的结构示意图；
图4是本发明实施例提供的第四个封装结构的结构示意图；
图5是本发明实施例提供的一个用于封装结构的制作方法的示意图；
图6是本发明实施例提供的另一个用于封装结构的制作方法的示意图。
附图标记：
100：待封装基板；101：第一焊盘；102：第三焊盘；110：待封装滤波器芯片；111：第二焊盘；120：隔绝层；130：塑封层；140：焊接凸点；150：第一塑封料层；160：第二塑封料层。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
本发明实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明实施例中的具体含义。
另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
除非另有说明，术语“多个”表示两个或两个以上。
本发明实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。
术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。
需要说明的是，在不冲突的情况下，本发明实施例中的实施例及实施例中的特征可以相互组合。
结合图1所示，本发明实施例提供一种封装结构，包括：待封装基板100、待封装滤波器芯片110、隔绝层120和塑封层130，其中，待封装基板100，用于支撑待封装滤波器芯片110；待封装滤波器芯片110，倒装焊接在待封装基板100上；隔绝层120，设置在待封装基板100靠近待封装滤波器芯片110的一侧；塑封层130，与待封装滤波器芯片110、待封装基板100和隔绝层120围合形成有空腔。
本发明实施例提供的封装结构，可以实现以下技术效果：通过待封装基板，用于支撑待封装滤波器芯片；待封装滤波器芯片，倒装焊接在待封装基板上；隔绝层，设置在待封装基板靠近待封装滤波器芯片的一侧；塑封层，与待封装滤波器芯片、待封装基板和隔绝层围合形成有空腔。这样，通过在待封装基板靠近待封装滤波器芯片的一侧设置隔绝层，在高温的情况下，通过隔绝层阻挡挥发的有机物介质材料和阻焊材料，使得有机物介质材料和阻焊材料不会附着到待封装滤波器芯片，不会造成滤波器频率偏移，使得滤波器可靠性高。
可选地，待封装基板100设置有多个第一焊盘101；待封装滤波器芯片110设置有多个第二焊盘111；各第一焊盘101与各第二焊盘111通过焊接凸点140一一对应连接。
可选地，隔绝层120覆盖各第一焊盘101且不与各焊接凸点140接触。
可选地，封装结构还包括第三焊盘102，设置在待封装基板100远离待封装滤波器芯片110的一侧。
可选地，焊接凸点由能够用于倒装焊接的材料制成，例如：焊锡球、铜柱、金凸块和导电胶中的一种或多种。
可选地，第一焊盘、第二焊盘和第三焊盘均由能够导电的材质制成，例如，金属。
可选地，隔绝层由干膜、塑封薄膜材料或聚酰亚胺制成。
可选地，塑封层包括：第一塑封料层，与待封装滤波器芯片、待封装基板和隔绝层围合形成有空腔；第二塑封料层，设置在第一塑封料层远离待封装滤波器芯片、待封装基板和隔绝层的一侧。
可选地，第一塑封料层由Dry Film干膜或塑封薄膜制成。
可选地，第二塑封料层由Dry Film干膜、塑封薄膜或者塑封树脂材料制成。
可选地，隔绝层覆盖各第一焊盘且不与各焊接凸点接触。
在一些实施例中，结合图2所示，待封装滤波器芯片110的各第二焊盘111与待封装基板100的各第一焊盘101通过各焊接凸点140连接；隔绝层120，设置在待封装基板00靠近待封装滤波器芯片110的一侧，隔绝层120覆盖各第一焊盘101且不与各焊接凸点140接触；塑封层由第一塑封料层150和第二塑封料层160组成，第一塑封料层150与待封装滤波器芯片110、待封装基板100和隔绝层120围合形成有空腔；第二塑封料层160，设置在第一塑封料层150远离待封装滤波器芯片110、待封装基板100和隔绝层120的一侧。这样，由于在待封装基板上设置隔绝层，且隔绝层覆盖第一焊盘外的所有待封装基板表面。能够最大限度的避免高温下待封装基板挥发的有机物介质材料和阻焊材料附着到待封装滤波器芯片。同时，能够最大限度的使外部环境中的水汽不会通过待封装基板进入到封装结构，能够提高封装结构的可靠性。
可选地，隔绝层不与各第一焊盘接触。
在一些实施例中，结合图3所示，待封装滤波器芯片110的各第二焊盘111与待封装基板100的各第一焊盘101通过各焊接凸点140连接；隔绝层120，设置在待封装基板100靠近待封装滤波器芯片110的一侧，隔绝层120不与各第一焊盘101接触；塑封层130为单层塑封结构，由塑封层130与待封装滤波器芯片110、待封装基板100和隔绝层120围合形成有空腔。这样，由于在待封装基板上设置隔绝层，隔绝层不与各第一焊盘接触，使得在设置焊接凸点的时候，能够将焊接凸点设置得更矮，降低了封装成本，能够在降低封装成本的同时，避免高温下待封装基板挥发的有机物介质材料和阻焊材料附着到待封装滤波器芯片。并且，能够使外部环境中的水汽不会通过待封装基板进入到封装结构，提高了封装结构的可靠性。
在一些实施例中，结合图4所示，待封装滤波器芯片110的各第二焊盘111与待封装基板100的各第一焊盘101通过各焊接凸点140连接；隔绝层120，设置在待封装基板100靠近待封装滤波器芯片110的一侧，隔绝层120不与各第一焊盘101接触；塑封层由第一塑封料层150和第二塑封料层160组成，第一塑封料层150与待封装滤波器芯片110、待封装基板100和隔绝层120围合形成有空腔；第二塑封料层160，设置在第一塑封料层150远离待封装滤波器芯片110、待封装基板100和隔绝层120的一侧。这样，由于在待封装基板上设置隔绝层，隔绝层不与各第一焊盘接触，使得在设置焊接凸点的时候，能够将焊接凸点设置得更矮，降低了封装成本，能够在降低封装成本的同时，避免高温下待封装基板挥发的有机物介质材料和阻焊材料附着到待封装滤波器芯片。并且，能够使外部环境中的水汽不会通过待封装基板进入到封装结构，提高了封装结构的可靠性。
可选地，各焊接凸点的厚度均大于隔绝层的厚度。这样，待封装基板通过倒装焊接，使得待封装基板的各第一焊盘与待封装滤波器芯片的各第二焊盘通过焊接凸点一一对应连接后，待封装滤波器芯片的表面不会与待封装基板的表面接触，也不会与隔绝层的表面接触，从而待封装基板与待封装滤波器芯片之间能够形成空腔。
在一些实施例中，采用塑封薄膜进行塑封为将高延展性，极低挥发性，加热后固化且高粘性的有机薄膜直接覆盖在芯片上，并真空粘合保型贴覆在芯片各个表面，若是直接使用一层厚的塑封薄膜进行塑封，通常需要有机薄膜的厚度超过200微米，价格较贵。环氧树脂模塑料是由环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成的粉状模塑料。通过环氧树脂模塑料进行塑封，相较于采用塑封薄膜进行塑封成本更低。
在一些实施例中，第一塑封料层由塑封薄膜制成，第二塑封料层由环氧树脂模塑料制成。这样，由第一塑封料层与待封装滤波器芯片、待封装基板和隔绝层围合形成空腔，由第二塑封料层对由第一塑封料层与待封装滤波器芯片、待封装基板和隔绝层围合形成的空腔进行保护，第一塑封料层的厚度不需要制作到200微米，制作成本较低。
结合图5所示，本发明实施例提供一种用于封装结构的制作方法，包括：
步骤S501，在预设的待封装基板上形成隔绝层；
步骤S502，将预设的若干个待封装滤波器芯片倒装焊接在待封装基板上；
步骤S503，对各待封装滤波器芯片进行塑封，形成塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的塑封层、隔绝层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的塑封层、隔绝层和待封装基板形成塑封结构；
步骤S504，将塑封结构切割成若干个封装结构。
采用本发明实施例提供的用于封装结构的制作方法，通过在预设的待封装基板上形成隔绝层；将预设的若干个待封装滤波器芯片倒装焊接在待封装基板上；对各待封装滤波器芯片进行塑封，形成塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的塑封层、隔绝层和待封装基板分别围合形成空腔；各待封装滤波器芯片、各待封装滤波器芯片对应的塑封层、隔绝层和待封装基板形成塑封结构；将塑封结构切割成若干个封装结构。这样，通过在待封装基板靠近待封装滤波器芯片的一侧设置隔绝层，在高温的情况下，通过隔绝层阻挡挥发的有机物介质材料和阻焊材料，使得有机物介质材料和阻焊材料不会附着到待封装滤波器芯片，不会造成滤波器频率偏移，使得滤波器可靠性高。
可选地，待封装基板设置有多个第一焊盘，在预设的待封装基板上形成隔绝层，包括：在待封装基板和各第一焊盘上淀积隔绝层；刻蚀隔绝层暴露出各第一焊盘。
在一些实施例中，刻蚀隔绝层暴露出各第一焊盘，即，刻蚀隔绝层，使得隔绝层不与各第一焊盘接触。
在一些实施例中，刻蚀隔绝层暴露出各第一焊盘，即，刻蚀隔绝层，使得各第一焊盘的预设范围不被隔绝层覆盖。可选地，预设范围为以第一焊盘的中心为圆心，预设长度为半径的圆。
在一些实施例中，隔绝层为晶圆级封装工艺中使用的Dry Film干膜、滤波器封装工艺使用的塑封薄膜材料、半导体工艺使用的聚酰亚胺Polyimide等高稳定性有机材料。在一些实施例中，隔绝层也可以为其它类型的非导体材料。在隔绝层由干膜Dry Film或聚酰亚胺Polyimide制成的情况下，采用光刻工艺直接图形化，暴露出各第一焊盘。在隔绝层由塑封薄膜等非可光刻的材料制成的情况下，采用激光钻孔工艺，暴露出各第一焊盘。
可选地，预设的若干个待封装滤波器芯片通过以下方式获取：提供滤波器晶圆，滤波器晶圆包括若干个待封装滤波器芯片，各待封装滤波器芯片分别设置有多个第二焊盘；在各第二焊盘上分别设置焊接凸点；对滤波器晶圆进行切割获得若干个待封装滤波器芯片，各待封装滤波器芯片分别设置有带有焊接凸点的第二焊盘。
在一些实施例中，待封装滤波器芯片包括：电极层、压电层、用于支撑电极层和压电层的待封装滤波器芯片衬底和用于与待封装基板进行连接的多个第二焊盘。
可选地，将预设的若干个待封装滤波器芯片倒装焊接在待封装基板上，包括：将各待封装滤波器芯片通过各第二焊盘和各焊接凸点倒装焊接在待封装基板上。
可选地，倒装焊接的方法为焊锡回流焊、金属超声焊接或导电胶粘接。
在一些实施例中，将各待封装滤波器芯片通过各第二焊盘和各焊接凸点倒装焊接在待封装基板上后，各待封装滤波器芯片的各第二焊盘与待封装基板的各第一焊盘通过各焊接凸点一一对应连接。
可选地，对各待封装滤波器芯片进行塑封，形成塑封层，包括：对各待封装滤波器芯片施加第一塑封料层，各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封料层、隔绝层和待封装基板分别围合形成空腔；在第一塑封料层远离各待封装滤波器芯片的一侧施加第二塑封料层，由第一塑封料层和第二塑封料层形成塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的塑封层、隔绝层和待封装基板分别围合形成空腔。
在一些实施例中，通过先施加第一塑封料层，再施加第二塑封料层，且第一塑封料层采用塑封薄膜，第二塑封料层采用环氧树脂模塑料。这样，第一塑封料层的厚度无须制作到200微米，由第一塑封料层和第二塑封料层构成的塑封层相较于直接采用一层厚的塑封薄膜作为塑封层，能够降低制作工艺的成本。
可选地，通过塑封料熔融塑封工艺在第一塑封料层远离各待封装滤波器芯片的一侧施加第二塑封料层。这样，在真空环境下贴膜到待封装滤波器芯片表面，使得第一塑封料层能很好地沿着焊接在待封装基板上的待封装滤波器芯片的侧壁将待封装滤波器芯片包裹，因而能够很好的由待封装滤波器芯片、待封装滤波器芯片对应的第一塑封料层、隔绝层和待封装基板形成空腔。再通过塑封料熔融塑封工艺形成第二塑封料层，更好的保护由第一塑封料层与待封装滤波器芯片、待封装基板和隔绝层围合形成的空腔。
结合图6所示，本发明实施例提供一种用于封装结构的制作方法，包括：
步骤S601，在预设的待封装基板上形成隔绝层；
步骤S602，将预设的若干个待封装滤波器芯片倒装焊接在待封装基板上；
步骤S603，对各待封装滤波器芯片施加第一塑封料层，各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封料层、隔绝层和待封装基板分别围合形成空腔；在第一塑封料层远离各待封装滤波器芯片的一侧施加第二塑封料层，由第一塑封料层和第二塑封料层形成塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的塑封层、隔绝层和待封装基板形成塑封结构；
步骤S604，将塑封结构切割成若干个封装结构。
采用本发明实施例提供的用于封装结构的制作方法，通过在预设的待封装基板上形成隔绝层；将预设的若干个待封装滤波器芯片倒装焊接在待封装基板上；对各待封装滤波器芯片施加第一塑封料层，各待封装滤波器芯片、各待封装滤波器芯片对应的第一塑封料层、隔绝层和待封装基板分别围合形成空腔；在第一塑封料层远离各待封装滤波器芯片的一侧施加第二塑封料层，由第一塑封料层和第二塑封料层形成塑封层；各待封装滤波器芯片、各待封装滤波器芯片对应的塑封层、隔绝层和待封装基板形成塑封结构；将塑封结构切割成若干个封装结构。这样，通过在待封装基板靠近待封装滤波器芯片的一侧设置隔绝层，在高温的情况下，通过隔绝层阻挡挥发的有机物介质材料和阻焊材料，使得有机物介质材料和阻焊材料不会附着到待封装滤波器芯片，不会造成滤波器频率偏移，使得滤波器可靠性高。同时，先形成第一塑封料层，再形成第二塑封料层，更好的保护由第一塑封料层与待封装滤波器芯片、待封装基板和隔绝层围合形成的空腔。
以上描述和附图充分地示出了本发明的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。
Claims (9)
1.一种封装结构，其特征在于，包括：
待封装基板，用于支撑待封装滤波器芯片；
所述待封装滤波器芯片，倒装焊接在所述待封装基板上；
隔绝层，设置在所述待封装基板靠近所述待封装滤波器芯片的一侧；
塑封层，与所述待封装滤波器芯片、所述待封装基板和所述隔绝层围合形成有空腔；
所述隔绝层由干膜、塑封薄膜材料或聚酰亚胺制成。
2.根据权利要求1所述的封装结构，其特征在于，所述待封装基板设置有多个第一焊盘；所述待封装滤波器芯片设置有多个第二焊盘；各所述第一焊盘与各所述第二焊盘通过焊接凸点一一对应连接。
3.根据权利要求2所述的封装结构，其特征在于，各所述焊接凸点的厚度均大于所述隔绝层的厚度。
4.根据权利要求2所述的封装结构，其特征在于，所述隔绝层不与各所述第一焊盘接触。
5.根据权利要求2所述的封装结构，其特征在于，所述隔绝层覆盖各所述第一焊盘且不与各所述焊接凸点接触。
6.根据权利要求1所述的封装结构，其特征在于，所述塑封层包括：
第一塑封料层，与所述待封装滤波器芯片、所述待封装基板和所述隔绝层围合形成有空腔；
第二塑封料层，设置在所述第一塑封料层远离所述待封装滤波器芯片、所述待封装基板和所述隔绝层的一侧。
7.根据权利要求1所述的封装结构，其特征在于，还包括第三焊盘，设置在所述待封装基板远离所述待封装滤波器芯片的一侧。
8.一种如权利要求1所述的封装结构的制作方法，其特征在于，包括：
在预设的待封装基板上形成隔绝层；
将预设的若干个待封装滤波器芯片倒装焊接在所述待封装基板上；
对各所述待封装滤波器芯片进行塑封，形成塑封层；各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的塑封层、所述隔绝层和所述待封装基板分别围合形成空腔；各所述待封装滤波器芯片、各所述待封装滤波器芯片对应的塑封层、所述隔绝层和所述待封装基板形成塑封结构；
将所述塑封结构切割成若干个封装结构。
9.根据权利要求8所述的方法，其特征在于，所述待封装基板设置有多个第一焊盘，在预设的待封装基板上形成隔绝层，包括：
在所述待封装基板上淀积所述隔绝层；
刻蚀所述隔绝层暴露出各所述第一焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111544252.7A CN114284234B (zh) | 2021-12-16 | 2021-12-16 | 一种封装结构和用于封装结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111544252.7A CN114284234B (zh) | 2021-12-16 | 2021-12-16 | 一种封装结构和用于封装结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114284234A CN114284234A (zh) | 2022-04-05 |
| CN114284234B true CN114284234B (zh) | 2024-06-25 |
Family
ID=80872767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111544252.7A Active CN114284234B (zh) | 2021-12-16 | 2021-12-16 | 一种封装结构和用于封装结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114284234B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115020396B (zh) * | 2022-05-25 | 2023-08-01 | 杭州道铭微电子有限公司 | 一种芯片封装结构及封装方法 |
| CN115882811A (zh) * | 2023-02-09 | 2023-03-31 | 深圳新声半导体有限公司 | 一种声表面波滤波器的封装结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035855A (zh) * | 2021-03-01 | 2021-06-25 | 青岛歌尔智能传感器有限公司 | 射频模组***级封装结构及其制作方法和电子设备 |
| CN113675102A (zh) * | 2021-10-22 | 2021-11-19 | 深圳新声半导体有限公司 | 用于芯片封装的方法和芯片颗粒 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109087911A (zh) * | 2018-08-10 | 2018-12-25 | 付伟 | 带有容纳功能芯片腔室的多芯片封装结构及其制作方法 |
| CN109473539B (zh) * | 2018-12-14 | 2024-04-12 | 苏州科阳半导体有限公司 | 一种滤波器芯片模组及其制备方法 |
| CN209057183U (zh) * | 2018-12-20 | 2019-07-02 | 杰群电子科技（东莞）有限公司 | 声表面滤波器及电子产品 |
| CN113794461B (zh) * | 2021-09-13 | 2022-06-17 | 江苏卓胜微电子股份有限公司 | 一种模组芯片封装结构及电路板 |
-
2021
- 2021-12-16 CN CN202111544252.7A patent/CN114284234B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035855A (zh) * | 2021-03-01 | 2021-06-25 | 青岛歌尔智能传感器有限公司 | 射频模组***级封装结构及其制作方法和电子设备 |
| CN113675102A (zh) * | 2021-10-22 | 2021-11-19 | 深圳新声半导体有限公司 | 用于芯片封装的方法和芯片颗粒 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114284234A (zh) | 2022-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5042623B2 (ja) | 半導体デバイス | |
| JP5052130B2 (ja) | 三次元積層構造を持つ半導体装置及びその製造方法 | |
| US7691672B2 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
| US9337165B2 (en) | Method for manufacturing a fan-out WLP with package | |
| JP3951091B2 (ja) | 半導体装置の製造方法 | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7951649B2 (en) | Process for the collective fabrication of 3D electronic modules | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| CN114284234B (zh) | 一种封装结构和用于封装结构的制作方法 | |
| KR101632249B1 (ko) | 멀티 다이 패키지 구조들 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR100652242B1 (ko) | 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법 | |
| US20110115036A1 (en) | Device packages and methods of fabricating the same | |
| JP6061937B2 (ja) | 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法 | |
| US20040036164A1 (en) | Semiconductor device and its manufacturing method | |
| US20040016995A1 (en) | MEMS control chip integration | |
| US9984900B2 (en) | Semiconductor device including at least one element | |
| US9735128B2 (en) | Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules | |
| CN112117982B (zh) | 封装结构及其制作方法 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100557516B1 (ko) | 반도체용 칩 사이즈 패키지형 패키지의 제조 방법 | |
| CN113675102A (zh) | 用于芯片封装的方法和芯片颗粒 | |
| CN113675101B (zh) | 用于芯片封装的方法和芯片颗粒 | |
| US7911043B2 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
| JPS6189657A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |