CN114270205A

CN114270205A - 用于通过功率半导体开关中的饱和检测来进行短路探测的方法和装置

Info

Publication number: CN114270205A
Application number: CN202080060461.1A
Authority: CN
Inventors: C·普尔卡利亚; F·福里瑟; D·马泰; D·施维克
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2019-08-28
Filing date: 2020-08-13
Publication date: 2022-04-01
Also published as: US20220294441A1; WO2021037580A1; EP4022770A1; DE102019212889A1; US11942927B2

Abstract

本发明涉及一种用于通过功率半导体开关中的饱和检测来进行短路探测的方法以及一种相应的装置。根据功率半导体开关的供电电压（U_VDD）来提供参考电压（U_ref）。由所述功率半导体开关的负载路径的电压降（U_Δ）与所提供的参考电压（U_ref）之差来产生电压差（U_diff）。将所产生的电压差（U_diff）与预先确定的极限电压（U_lim）进行比较。如果所述电压差（U_diff）超过所述极限电压（U_lim），则检测出所述功率半导体开关的负载路径中的短路电流并且在这种情况下断开所述功率半导体开关。

Description

用于通过功率半导体开关中的饱和检测来进行短路探测的方法和装置

技术领域

本发明涉及用于通过功率半导体开关中的饱和检测来进行短路探测的方法和装置。

背景技术

功率电子电路通常拥有功率半导体，其作为开关来运行（功率半导体开关）。这些功率半导体开关大多是金属氧化物半导体场效应晶体管（MOSFET）或具有绝缘栅电极的双极晶体管（绝缘栅双极晶体管，IGBT）。对于绝大多数应用情况来说，这些MOSFET和IGBT基于硅（Si）。

在许多应用情况中，尤其对于功率半导体开关的较高的功率和串联电路来说（例如作为半桥），必须保护功率半导体开关以免受短路电流、特别是半桥短路的影响。为此要直接或间接地测量功率半导体开关的负载电流，并且在超过允许的运行范围时所述功率半导体开关在不取决于其正常的操控信号的情况下被断开，从而中断短路电流。短路检测必须比较快地进行，因为功率半导体开关由于其小的热惯性而仅仅拥有有限的短路稳定性。所述短路稳定性通常被表明为允许的短路持续时间。对于工业应用情况来说，这大约是10μs[微秒]并且对车辆牵引逆变器来说大约是3μs。短路电流的切断过程持续约1-2μs。因此，车辆牵引逆变器中的短路检测必须在大约1-2μs内进行。

主要已知两种短路检测方法：

-I-Sense

-Desat（去饱和检测，在IGBT中）或者Sat（饱和检测，在MOSFET中）

为了避开对于功率半导体开关的负载电流的耗费的测量，所述（De）Sat检测旨在间接地测量功率半导体开关的负载路径上的电压降（IGBT：集电极-发射极-电压，MOSFET：漏极-源-电压）。

在被接通的状态下，在正常运行中，所述功率半导体开关上的电压降应该尽可能小，以便使传导损耗最小化。例如在500V应用情况中，常见的电压降为大约1-3V[伏特]。短路电流大多为正常的工作电流的许多倍并且因此导致功率半导体开关上的明显更高的电压降。在短路的情况下，所述功率半导体开关经常自身限制短路电流，因为离开了在导通状态下的正常的运行范围（例如MOSFET：欧姆范围）。在这种情况下，IGBT去饱和并且MOSFET饱和。因此，也可以使用这些短路探测方法的名称：“去饱和检测”的Desat（IGBT）和“饱和检测”的Sat（MOSFET）。

因为功率半导体开关上的电压降在被关断的状态下明显比在导通状态下（例如500V至1.5V）高并且短路检测尽管陡沿的开关过程仍应当快速地进行，所以所述电压降不直接通过高欧姆的分压器（加上滤波器和测量放大器）来测量。取而代之，使用借助于去耦二极管进行的间接测量。

为了测量在导通状态下在功率半导体开关上的电压降，通过所述去耦二极管将（较小的）（辅助）电流馈入到功率半导体的功率路径中。借助上拉电阻或电源电路从正的（栅极驱动器）供电电压、即功率半导体开关的供电电压中馈给这种（辅助）电流。所述去耦二极管的阳极上的电压降现在相应于在功率半导体开关上的电压降加上去耦二极管的正向电压。能够额外地对测量信号进行滤波并且借助于比较器电路对其进行测评。

如果所述功率半导体开关上的电压降超过事先定义的极限值，则检测出短路电流并且开始相应的切断过程。

在被关断的状态下，所述功率半导体开关上的电压下降，该电压大于（栅极驱动器）供电电压。因此，所述去耦二极管关断。因此，在关断状态下不可能（但是也不需要）进行短路监控。为了防止通过上拉电阻给输入滤波器充电，在被切断的状态下激活接地的箝位晶体管。

所描述的短路检测形式代表着最常见的短路检测方法并且已经被集成在许多在市场上可获得的栅极驱动器-集成电路中，从而作为外部的布线结构仅仅需要一个去耦二极管和一个模拟的（RC）滤波器。

DE 10 2016 212 211 A1描述了一种短路检测。公开了一种用于切断具有集电极接头、发射极接头和栅极接头的双极晶体管的装置。所述装置包括：电压检测单元，其用于检测在栅极接头与发射极接头之间下降的栅极-发射极-电压；与所述电压检测单元相连接的比较单元，其用于将栅极-发射极-电压和预先给定的阈值进行比较，其中所述比较单元在栅极-发射极-电压大于阈值时在输出侧提供触发信号；开关状态检测单元（19），其用于检测从集电极接头流向发射极接头的负载电流，其中所述开关状态检测单元在检测到负载电流时在输出侧提供负载电流信号；以及与所述开关状态检测单元及比较单元相连接的控制单元，该控制单元在接收到负载电流信号和触发信号的同时产生用于将双极晶体管切断的切断信号。

发明内容

本发明提供一种根据独立权利要求1所述的用于通过所述功率半导体开关中的饱和检测来进行短路探测的方法和一种根据另一独立权利要求5所述的相应的装置。本发明的设计方案和改进方案是从属权利要求的主题。

所述比较器电路的触发阈值一般来说对于被集成在栅极驱动器-集成电路中的集成式的（De）Sat检测来说固定地被预先配置或者能够从初级侧来配置。因为对于功率半导体上的电压降的间接测量基于从（栅极驱动器）供电电压经由去耦二极管和功率半导体进行的电流流动，所以不能测量所述功率半导体上的比（栅极驱动器）供电电压大的电压降。

所述（栅极驱动器）供电电压由于公差和误差而变化。常见的数值能够是：

-典型的供电：18V

-典型的公差：±1V

-在误差情况下的电压：10V..20 V

由于所述短路检测是安全相关的功能，所以它必须在整个供电电压范围内（也就是说也在供电电压的误差情况下）进行工作。必须如此选择所述短路检测的触发阈值，使得正常的工作电流不被识别为短路并且被切断。由此产生最小允许的触发阈值（功率半导体上的电压降）。它取决于功率半导体的应用和类型以及设计。用于最小的触发阈值的典型值在IGBT应用情况中能够是大约3V并且在使用宽带隙功率半导体时能够是10V..15V。仅仅必须在供电电压的有限范围内、例如在标称供电电压范围内（供电没有误差）保证在最小触发阈值以下的短路检测。

本发明为此根据供电电压来跟踪触发阈值。尤其对于大的供电电压范围、高的最小触发阈值和/或宽带隙功率半导体（SiC、GaN等）来说，用本发明也能够进行短路检测。

根据本发明的第一方面，一种用于通过功率半导体开关中的饱和检测来进行短路探测的方法包括以下步骤：提供参考电压U_ref、产生电压差U_diff、将所产生的电压差U_diff与预先确定的极限电压U_lim进行比较并且断开功率半导体开关。在提供参考电压U_ref的步骤中，根据功率半导体开关的供电电压U_VDD来提供所述参考电压U_ref，使得所述参考电压U_ref跟随供电电压U_VDD中的变化。在产生电压差U_diff的步骤中，所述电压差U_diff相应于所述功率半导体开关的负载路径的电压降U_Δ与所提供的参考电压U_ref之差。在将所产生的电压差U_diff与预先确定的极限电压U_lim进行比较的步骤中，如果所述电压差U_diff超过极限电压U_lim，则检测出所述功率半导体开关的负载路径中的短路电流。在断开功率半导体开关的步骤中，如果识别出所述功率半导体开关的负载路径中的短路电流，则断开所述功率半导体开关。

根据本发明的第二方面，用于通过功率半导体开关中的饱和检测来进行短路探测的装置包括至少一个去耦二极管、电源、参考电压源、比较器电路和测评电子装置。所述至少一个去耦二极管被构造用于与功率半导体开关的漏极接头或集电极接头电连接。在所述至少一个去耦二极管的阳极处的电压降U_Δ相应于功率半导体开关的负载路径的电压降U_Δ。所述电源与至少一个去耦二极管电连接。所述电源被构造用于：当所述至少一个去耦二极管与功率半导体开关的漏极接头或集电极接头电连接时，将辅助电流馈入到所述功率半导体开关的负载路径中。所述参考电压源被构造用于与用于功率半导体开关的供电电源电连接。所述参考电压源此外被构造用于根据供电电源的供电电压U_VDD来提供参考电压U_ref，使得所述参考电压U_ref跟随供电电压U_VDD中的变化。所述比较器电路与至少一个去耦二极管和所述参考电压源电连接。所述比较器电路被构造用于产生电压差U_diff，所述电压差相应于功率半导体开关的负载路径的电压降U_Δ与所提供的参考电压U_ref之差。所述测评电子装置被构造用于将所产生的电压差U_diff与预先确定的极限电压U_lim进行比较。如果所述电压差U_diff超过极限电压U_lim，则检测出所述功率半导体开关的负载路径中的短路电流。此外，所述测评电子装置被构造用于：当识别出所述功率半导体开关的负载路径中的短路电流时，断开所述功率半导体开关。

所述参考电压U_ref如此与功率半导体开关的供电电压U_VDD耦合，使得在所述供电电压U_VDD上升或下降的情况下所述参考电压U_ref同样相应地上升或下降。所述参考电压U_ref与供电电压U_VDD的这种耦合能够通过模拟电路来进行，使得所述参考电压U_ref的变化根据供电电压U_VDD来高动态地（基本上无时间差地）进行。由此使所述参考电压U_ref跟踪供电电压U_VDD。例如，所述供电电源能够提供具有18V的供电电压U_VDD的电流。

产生所述功率半导体的负载路径的电压降U_Δ与所述参考电压U_ref之间的电压差U_diff（U_diff＝U_Δ-U_ref）并且将其与预先确定的极限电压U_lim进行比较。如此选择了所述预先确定的极限电压U_lim，使得其相应于在短路情况下至少出现的电压，例如U_lim＝10V..20V。因此，如果所述功率半导体的负载路径的电压降U_Δ由于短路而超过正常的运行范围（例如17V..19V）（例如U_Δ= 40V），则所述电压差U_diff同样升高（例如U_diff = U_Δ-U_ref= 40V-18V =12V）。由此，所述电压差U_diff超过预先确定的极限电压（例如U_diff＝10V）并且检测出所述功率半导体开关的短路。通过对于参考电压U_ref的跟踪，在电压降U_Δ非常高时，也能够明确地检测或者测量（De）Sat检测的触发阈值。

如果所述电压差U_diff与预先确定的极限电压U_lim的比较表明，所述电压差U_diff等于或大于预先确定的极限电压U_lim，那么就检测出短路并且断开所述功率半导体开关。所述电压差U_diff与预先确定的极限电压U_lim的比较以及当通过比较检测出短路时所述功率半导体开关的断开能够通过在集成电路（IC）中所实现的（De）Sat检测来进行。所描述的功能性作为替代方案也能够完全在分立的（模拟）电路中进行。

因为根据本发明通过所跟踪的参考电压U_ref进行的（De）Sat检测的触发阈值取决于供电电压U_VDD，所以在电路设计时实现额外的自由度。这种自由度引起的结果是，达到高的最小触发阈值（在受限制的供电电压范围内）并且同时能够在整个供电电压范围内保证短路检测。

根据本发明的一种改进方案，在和用于功率半导体开关的供电电源电连接的齐纳二极管与由第一电阻和第一电容器构成的和地线GND电连接的并联电路之间提供所述参考电压U_ref。

根据本发明的另一种改进方案，所述参考电压源包括齐纳二极管和由第一电阻及第一电容器构成的并联电路。在所述和用于功率半导体开关的供应电源电连接的齐纳二极管与所述和地线GND电连接的并联电路之间提供所述参考电压U_ref。

所述参考电压源的这种设计方案提供了足够精确地提供参考电压U_ref的结果（与例如纯分压器相比）并且尽管如此是便宜的（与例如精确参考相比）。

根据本发明的一种改进方案，在至少一个去耦二极管的阳极上截取所述功率半导体开关的负载路径的电压降U_Δ。所述至少一个去耦二极管与功率半导体开关的漏极接头或集电极接头电连接。通过上拉电阻向所述至少一个去耦二极管馈给来自电源的辅助电流。

所述上拉电阻允许稳健地提供辅助电流并且仍然是便宜的。

根据本发明的一种改进方案，所述装置此外包括输入滤波器，该输入滤波器与功率半导体开关并联电连接。

所述输入滤波器提高了电路或者应用的稳健性。

根据本发明的一种改进方案，所述方法此外包括防止对于输入滤波器的充电的步骤。在防止对于输入滤波器的充电的步骤中，在被切断的状态中通过上拉电阻借助于与输入滤波器并联电连接的箝位晶体管来防止对于所述与功率半导体开关并联电连接的输入滤波器的充电。

根据本发明的另一种改进方案，所述装置此外包括箝位晶体管。所述箝位晶体管与输入滤波器并联电连接。所述箝位晶体管被构造用于防止在被切断的状态中通过上拉电阻对输入滤波器进行充电。

所述箝位晶体管为此在被切断的状态中被接地（GND）。

附图说明

下面借助于附图来详细解释本发明以及技术领域。要指出的是，本发明不应受到所示出的实施例的限制。只要未明确地另外描述，则尤其也能够提取在附图中所阐述的事实情况的部分方面并且与来自本说明书和/或附图的其他组成部分和认识相组合。尤其要指出，附图和尤其所示出的尺寸比例仅仅是示意性的。相同的附图标记表示相同的对象，从而必要时能够补充地考虑来自其他附图的解释。其中：

图1示出了用于通过功率半导体开关中的饱和检测来进行短路探测的方法的示意性的流程图；

图2示出了用于通过功率半导体开关中的饱和检测来进行短路探测的装置的示意性的原理电路图；

图3示出了图2的装置的一种特殊的实施方式的示意性的等效电路图。

具体实施方式

在图1中示意性地示出了所述用于通过功率半导体开关中的饱和检测来进行短路探测的方法。该方法包括以下步骤：提供1参考电压U_ref、产生2电压差U_diff、将所产生的电压差U_diff与预先确定的极限电压U_lim进行比较3；断开4所述功率半导体开关并且可选地防止5对于输入滤波器的充电。所述方法的步骤能够以任意的顺序和/或至少部分地同时进行。

在提供1参考电压U_ref的步骤中，根据所述功率半导体开关的供电电压U_VDD来提供参考电压。所述参考电压U_ref在此跟随供电电压U_VDD中的变化。为此，在齐纳二极管与由第一电阻和第一电容器构成的并联电路之间提供或者截取所述参考电压U_ref。所述齐纳二极管与用于功率半导体开关的供电电源电连接。所述由第一电阻和第一电容器构成的并联电路与地线GND电连接。所述供电电源提供具有18V的供电电压U_VDD的电流。

在产生2电压差U_diff的步骤中，所述电压差U_diff相应于功率半导体开关的负载路径的电压降U_Δ与所提供的参考电压U_ref之差。

在至少一个去耦二极管的阳极上截取所述功率半导体开关的负载路径的电压降U_Δ，所述至少一个去耦二极管与功率半导体开关的漏极接头或集电极接头电连接。在此，通过上拉电阻向所述至少一个去耦二极管馈给来自电源的辅助电流。

在将所产生的电压差U_diff与预先确定的极限电压U_lim进行比较3的步骤中，将所述电压差U_diff与预先确定的极限电压U_lim进行比较。在这里，所述极限电压U_lim为10V至20V。在此，如果所述电压差U_diff达到或超过极限电压U_lim，则检测出所述功率半导体开关的负载路径中的短路电流。

在断开4功率半导体开关的步骤中，如果检测出所述功率半导体开关的负载路径中的短路电流，则断开所述功率半导体开关。

此外，在防止5对于所述输入滤波器的充电的可选步骤中，防止所述输入滤波器在被切断的状态中通过上拉电阻被充电。所述输入滤波器与功率半导体开关并联电连接。通过上拉电阻，所述输入滤波器能够在被切断的状态下被充电。这通过与所述输入滤波器并联电连接的箝位晶体管来防止。

在图2中示意性地示出了所述用于通过功率半导体开关中的饱和检测进行短路探测的装置10（短路检测电路）。所述装置10能够实施图1的方法。

所述装置10包括以下组件：

-通往功率半导体20的漏极接头21（或者作为替代方案通往功率半导体20的集电极接头（未示出））的去耦二极管11；

-电源12 （呈上拉电阻的形式，未示出）；

-取决于功率半导体20的供电电压U_VDD的参考电压源13；

-比较器电路14；

-测评电子装置15；

-箝位晶体管16；和

-输出布线结构17。

所述去耦二极管11（以其阳极）与电源12电连接并且沿着流动方向此外（以其阴极）与功率半导体开关20的漏极接头21电连接。在所述去耦二极管11的阳极上截取功率半导体开关20的负载路径上的电压降U_Δ。在此，所述电源12从供电电压U_VDD提供用于去耦二极管11的辅助电流，以便能够测量或者截取所述去耦二极管11的阳极上的电压降U_Δ。

所述参考电压源13提供参考电压U_ref。所述参考电压U_ref跟随功率半导体开关20的供电电源的供电电压U_VDD。

所述去耦二极管11 （以其阳极）和所述参考电压源13与比较器电路14如此电连接，使得所述比较器电路14的输出端具有电压差U_diff，其中所述电压差U_diff相应于功率半导体开关20的负载路径上的电压降U_Δ与参考电压U_ref之差。

所述比较器电路14以其输出端与测评电子装置15电连接。所述测评电子装置15在这里是集成电路（IC），它能够实施去饱和-方法（Desat-Verfahren）。在此，如果所述电压差U_diff等于或大于预先确定的极限电压U_lim，则通过所述测评电子装置/ IC 15来断开所述功率半导体开关20。在此如此选择了所述预先确定的极限电压U_lim，从而当所述电压差U_diff达到或超过预先确定的极限电压U_lim时在所述功率半导体开关20中存在短路。

所述箝位晶体管16与比较器电路14的输出端和电源12电连接。在此，所述箝位晶体管16防止在被切断的状态中通过电源12的上拉电阻对装置10的输入滤波器进行充电。

此外，输出布线结构17与所述比较器电路14的输出端电连接。所述输出布线结构被接地（GND）。

在所述装置10的原理电路图中示出的功能也能够在（唯一的）集成电路（IC）中或完全在分立的（模拟）电路中实现。

在图3中示意性地示出了图2的装置10的一种特殊的实施方式。仅仅解释图3中的装置10相对于图2的装置的区别或者特殊的设计方案。

所述去耦二极管11以其阳极通过上拉电阻19与电源12 （更准确地说与电源12的第一PNP晶体管12.4的集电极接头）电连接。

所述电源12包括第二电阻12.1和第四电阻12.3，它们与功率半导体20的提供供电电压U_VDD的供电电源电连接。此外，所述电源包括第三电阻12.2，其与第一电阻12.1串联电连接。此外，所述电源12包括第一PNP晶体管12.4，其中所述第一PNP晶体管12.4的主体接头（Bulk-Anschluss）被电连接在第一电阻12.1与第二电阻12.2之间，所述第一PNP晶体管12.4的发射极接头与第三电阻12.3电连接，并且所述第一PNP晶体管12.4的集电极接头通过上拉电阻19与去耦二极管11的阳极电连接。此外，所述第一PNP晶体管12.4的集电极接头与第三电容器18电连接，其中所述第三电容器18此外被接地（GND）。

所述参考电压源13包括齐纳二极管13.1和由第一电阻13.2和第一电容器13.3构成的并联电路。所述齐纳二极管（以其阴极）与功率半导体开关20的供电电源电连接。此外，所述齐纳二极管（以其阳极）与并联电路电连接。此外，所述并联电路的第一电阻13.2和第一电容器13.3被接地（GND）。此外，所述齐纳二极管13.1以其阳极与比较器电路14 （更准确地说与NPN晶体管14.5的发射极接头并且与比较器电路14的第一二极管14.6的阳极）电连接。

所述比较器电路14包括第二PNP晶体管14.1，其以其发射极接头与功率半导体开关20的供电电源电连接、以其集电极接头与比较器电路14的第五电阻14.2电连接并且以其主体接头与比较器电路14的第六电阻14.3电连接。此外，所述比较器电路14包括第一NPN晶体管14.5，其以其集电极接头通过第六电阻14.3与第二PNP晶体管的主体接头电连接。此外，所述第一NPN晶体管14.5的集电极接头通过比较器电路14的第七电阻14.4与功率半导体开关20的供电电源电连接。所述第一NPN晶体管14.5的发射极接头与参考电压源13的齐纳二极管13.1的阳极、比较器电路14的第一二极管14.6的阳极以及电源12的第三电阻12.2电连接。所述第一NPN晶体管14.5的主体接头和所述第一二极管14.6的阴极与比较器电路14的第二二极管14.8的阴极电连接，并且通过比较器电路的第八电阻14.7与电源的第一PNP晶体管12.4的集电极接头电连接，或者额外地通过上拉电阻19与去耦二极管11的阳极电连接。所述第二PNP晶体管的集电极接头通过第五电阻14.2与测评电子装置15电连接。

所述箝位晶体管16是N通道绝缘层场效应晶体管，其以其栅极接头被接地（GND）并且一方面以其源极接头和其栅极接头与比较器电路14的第二PNP晶体管14.1的集电极接头和测评电子装置15电连接，并且另一方面以其漏极接头与电源12的第一PNP晶体管12.4的集电极接头电连接，并且通过上拉电阻19与去耦二极管11的阳极电连接。

所述输出布线结构17在这里包括由第九电阻17.1和第二电容器17.2构成的并联电路。所述第九电阻17.1和电容器一方面与地线（GND）电连接，并且另一方面与第二PNP晶体管14.1的集电极接头（通过第五电阻14.2）、测评电子装置15和N通道绝缘层场效应晶体管16的源极接头和栅极接头电连接。

虽然在这里已经图解并且描述了特殊的实施方式，但是对本领域的技术人员来说清楚的是，存在许多替代方案和/或等值的实现方式。应当认为，所述示范性的设计方案或实施例仅仅是实例并且不设想在以某种方式来限制范围、适用性或配置。相反，前面的概述和详细的说明为本领域的技术人员提供用于实施至少一种优选的实施方式的充分的指导，其中不言而喻的是，在示范性的设计方案中所描述的元件的功能和布置的各种变化不脱离在所随附的权利要求及其合法的等效的所阐述的应用范围。通常，本申请被设想用于覆盖在这里所讨论的特殊的实施方式的任何调整或变化。

在前面的详细的说明中，各种特征被概括在一种或多种实例中，以便使本公开文件简洁。不言而喻，上述说明应该是用作说明的而非限制性的。其应该覆盖所有能够在本发明的范围内所包含的替代方案、修改方案和等效方案。在研究以上公开内容时，许多其他实例对本领域的技术人员来说将是明显的。

为了提供对本发明的全面理解，要使用在前述公开内容中使用的特定术语。然而，本领域的技术人员根据在这点上所包含的说明书将会清楚知道，不需要所述特殊的细节来运用本发明。因此，为了图解和说明的目的而描述了本发明的特殊的实施方式的前述说明。它们未被设想是详尽的或将本发明限制于上述公开的精确的实施方式；很显然的是，根据上面所提到的教导许多修改和变化是可能的。

选择且描述了所述实施方式，以用于最佳地解释本发明的原则及其实际上的应用并且由此使本领域的其他技术人员能够最佳地运用本发明和具有各种修改的各种实施方式，如果这对于相应的使用来说显得合适的话。在整个说明书中，概念“包括”和“在其中”分别被用作相应的概念“包含”和“其中”的等效概念。此外，概念“第一”、“第二”、“第三”等等仅仅用作标识并且并未设想用于给对象提出数字上的要求或预先给定特定的顺序。结合本说明书和权利要求，连接词“或”应该被理解为容纳（“与/或”）并且不是排他性的（“要么…要么”）。

Claims

1.用于通过功率半导体开关中的饱和检测来进行短路探测的方法，该方法包括以下步骤：

-根据功率半导体开关（20）的供电电压（U_VDD）来提供（1）的参考电压（U_ref），使得所述参考电压（U_ref）跟随所述供电电压（U_VDD）中的变化；

-产生（2）电压差（U_diff），所述电压差相应于所述功率半导体开关（20）的负载路径的电压降（U_Δ）与所提供的参考电压（U_ref）之差；

-将所产生的电压差（U_diff）与预先确定的极限电压（U_lim）进行比较（3），其中，如果所述电压差（U_diff）超过所述极限电压（U_lim），则检测到所述功率半导体开关（20）的负载路径中的短路电流；并且

-如果检测到所述功率半导体开关（20）的负载路径中的短路电流，则断开（4）所述功率半导体开关（20）。

2.根据权利要求1所述的方法，其中在与用于所述功率半导体开关（20）的供电电源电连接的齐纳二极管（13.1）与由第一电阻（13.2）和第一电容器（13.3）构成的与地线（GND）电连接的并联电路之间提供所述参考电压（U_ref）。

3.根据权利要求1或2所述的方法，其中在至少一个去耦二极管（11）的阳极上截取所述功率半导体开关（20）的负载路径的电压降（U_Δ），所述至少一个去耦二极管与所述功率半导体开关（20）的漏极接头或集电极接头电连接，其中通过上拉电阻（19）向所述至少一个去耦二极管（11）馈给来自电源（12）的辅助电流。

4.根据权利要求3所述的方法，该方法此外包括以下步骤：

-在被切断的状态中通过所述上拉电阻（19）借助于与输入滤波器并联电连接的箝位晶体管（16）来防止（5）对所述输入滤波器进行充电，所述输入滤波器与所述功率半导体开关（20）并联电连接。

5.用于通过功率半导体开关中的饱和检测来进行短路探测的装置（10），其包括：

-至少一个去耦二极管（11），所述去耦二极管被构造用于与功率半导体开关（20）的漏极接头（21）或者集电极接头电连接，其中所述至少一个去耦二极管（11）的阳极上的电压降（U_Δ）相应于所述功率半导体开关（20）的负载路径的电压降（U_Δ）；

-电源（12），所述电源与所述至少一个去耦二极管（11）电连接并且被构造用于：在所述至少一个去耦二极管（11）与所述功率半导体开关（20）的漏极接头或集电极接头电连接时，将辅助电流馈入到所述功率半导体开关（20）的负载路径中；

-参考电压源（13），所述参考电压源被构造用于与用于所述功率半导体开关（20）的供电电源电连接并且根据所述供电电源的供电电压（U_VDD）来提供参考电压（U_ref），使得所述参考电压（U_ref）跟随所述供电电压（U_VDD）的变化；

-比较器电路（14），所述比较器电路与所述至少一个去耦二极管（11）和所述参考电压源（13）电连接并且被构造用于产生电压差（U_diff），所述电压差相应于所述功率半导体开关（20）的负载路径的电压降（U_Δ）与所提供的参考电压（U_ref）之差；以及

-测评电子装置（15），所述测评电子装置被构造用于：将所产生的电压差（U_diff）与预先确定的极限电压（U_lim）进行比较，其中如果所述电压差（U_diff）超过所述极限电压（U_lim），则检测出所述功率半导体开关（20）的负载路径中的短路电流，并且如果检测出所述功率半导体开关（20）的负载路径中的短路电流，则断开所述功率半导体开关（20）。

6.根据权利要求5所述的装置（10），其中所述参考电压源（13）包括齐纳二极管（13.1）和由第一电阻（13.2）和第一电容器（13.3）构成的并联电路，其中在和用于所述功率半导体开关（20）的供电电源电连接的齐纳二极管（13.1）与和地线（GND）电连接的并联电路之间提供所述参考电压（U_ref）。

7.根据权利要求5或6所述的装置（10），其中通过上拉电阻（19）向所述至少一个去耦二极管（11）馈给所述辅助电流。

8.根据权利要求5至7中任一项所述的装置（10），该装置此外包括与所述功率半导体开关（20）并联电连接的输入滤波器。

9.根据权利要求8所述的装置（10），该装置此外包括箝位晶体管（16），所述箝位晶体管与所述输入滤波器并联电连接并且被构造用于防止在被切断的状态中通过所述上拉电阻（19）给所述输入滤波器充电。