CN114266217A - 一种封装基板的电源设计方法 - Google Patents
一种封装基板的电源设计方法 Download PDFInfo
- Publication number
- CN114266217A CN114266217A CN202111434862.1A CN202111434862A CN114266217A CN 114266217 A CN114266217 A CN 114266217A CN 202111434862 A CN202111434862 A CN 202111434862A CN 114266217 A CN114266217 A CN 114266217A
- Authority
- CN
- China
- Prior art keywords
- core
- power supply
- plane
- layer
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 title abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 63
- 239000012792 core layer Substances 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000004080 punching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种芯片封装，尤其是一种封装基板的电源设计方法，包括以下步骤：设计电源平面铺设数量和位置；从Bump处向下打孔至平面或转孔至Core上层；设计过孔比例从Core上层过Core层；设计过孔比例从Core下层至下一块平面；在Ball对应位置设计1:4比例打孔至Ball中心。本发明提供的一种封装基板的电源设计方法对电源平面和过孔的多维参数进行优化设计，针对电源平面布局易散乱、过孔排布不合理等造成的电源阻抗和寄生电感较大的情况，综合电源平面布局设计和过孔的结构与布局设计，优化电源路径，可以有效降低封装电源的阻抗和寄生电感值，提升电源完整性，改善封装电源性能。
Description
技术领域
本发明涉及一种芯片封装，尤其是一种封装基板的电源设计方法。
背景技术
超大规模集成电路（VeryLargeScaleIntegrationCircuit，VLSI），是一种将大量晶体管组合到单一芯片的集成电路，其集成度大于大规模集成电路。随着集成度、工作频率、运算性能的不断提升，超大规模集成电路芯片运行需要的功耗也逐渐提高。与此同时，芯片工作电压随着工艺制程的进步而不断降低，导致芯片工作电压的容限也随之减小，为了确保芯片稳定可靠运行，电源分配网络面临严峻的挑战。
芯片封装技术，是将裸芯片包裹起来，以避免芯片与外界直接接触，防止外界对裸芯片损害的一种技术。芯片封装是芯片支撑、保护的必要条件，也是其功能实现的主要组成部分。随着芯片及集成的水平不断提高，电子封装的作用正变得越来越重要，当今芯片封装技术发展也越来越快，以满足不断快速增长的电子产品的需求，其电源完整性研究的重要性日益凸显。
电源完整性，是指电源波形的质量，研究的是电源分配网络，其设计目标是把电源噪声控制在运行的范围内，为芯片提供干净稳定的电压，并使它能够维持在一个很小的容差范围，实现响应电流的快速变化，且能够为其它信号提供低阻抗的回流路径。因此，在芯片封装的设计中，如何降低电源寄生电感和电源阻抗，保持电源完整性是亟待解决的问题。
发明内容
为解决上述问题，本发明提供一种能降低电源寄生电感和电源阻抗、电源完整性好的一种封装基板的电源设计方法，具体技术方案为：
一种封装基板的电源设计方法，包括以下步骤：
设计电源平面铺设数量和位置；
从Bump处向下打孔至平面或转孔至Core上层；
设计过孔比例从Core上层过Core层；
设计过孔比例从Core下层至下一块平面；
在Ball对应位置设计1:4比例打孔至Ball中心。
优选的，所述设计电源平面铺设数量和位置时，根据电源bump数量和性能指标要求设计电源的平面铺设数量和位置，所述平面铺设数量为1-3层，所述平面铺设位置位于所述Core层附近。
优选的，所述从Bump处向下打孔至平面或转孔至Core上层时，根据电源平面数量和位置及工艺要求，若在Core上一层设计了平面且工艺允许，则从Bump处直接向下打孔至平面或根据工艺要求转孔；若在Core上一层未设计平面，则根据工艺要求打孔或转孔至Core上一层。
优选的，所述设计过孔比例从Core上层过Core层时，若在Core上一层设计了平面，则在合适位置选择适量孔过Core层；若在Core上一层未设计平面，则直接转孔穿过Core层至Core下一层，按1:3或1:4增加过Core层孔的数量，并将其均匀分布为三角形或十字形。
优选的，所述设计过孔比例从Core下层至下一块平面时，Core下一层继续往下打孔时需增加孔的数量，上下两层过孔的比例为1:3-5，且均匀分布过孔，将若干过孔连接在一起形成一小块金属平面，所述过孔至下一块电源平面处。
优选的，所述在Ball对应位置设计1:4比例打孔至Ball中心时：从该电源平面引出过孔，根据Ball对应位置，按1个Ball对应4个孔的比例设计，并将4个孔均匀分布于Ball位置；根据该电源bump数量和性能指标要求，若设计的电源平面较多，则直接增加即可，其它不变。
与现有技术相比本发明具有以下有益效果：
本发明提供的一种封装基板的电源设计方法对电源平面和过孔的多维参数进行优化设计，针对电源平面布局易散乱、过孔排布不合理等造成的电源阻抗和寄生电感较大的情况，综合电源平面布局设计和过孔的结构与布局设计，优化电源路径，可以有效降低封装电源的阻抗和寄生电感值，提升电源完整性，改善封装电源性能。
附图说明
图1是一种封装基板的电源设计方法的参数设计示意图；
图2是一种封装基板的电源设计方法的多维参数优化设计流程图；
图3 是第三步和第四步转孔示意图。
具体实施方式
现结合附图对本发明作进一步说明。
在封装基板的电源设计中，考虑分析电源平面和过孔结构对电源阻抗的影响，针对电源平面数量与位置、过孔数量、过孔排布方式三种参数进行优化设计。
如图1所示，一种封装基板的电源设计方法，包括：
（1）设计该电源平面铺设数量和位置；
（2）从Bump处向下打孔至平面或转孔至Core上层；
（3）设计过孔比例从Core上层过Core层；
（4）设计过孔比例从Core下层至下一块平面；
（5）在Ball对应位置设计1:4比例打孔至Ball中心。
本发明通过综合考虑电源平面数量与位置、过孔数量、过孔排布方式三种参数，优化确定封装基板的电源布局结构，降低电源寄生电感和阻抗，提升芯片封装的电源完整性。
具体的，如图2和图3所示，本封装基板的电源设计方法针对过孔多维参数进行优化设计，包括如下步骤：
第一步，根据该电源bump数量和性能指标要求，设计该电源的平面铺设数量和位置，一般可铺设1-3层，位置位于Core层附近；
第二步，根据上一步中确定的平面数量和位置及工艺要求，若在Core上一层设计了平面且工艺允许，则从Bump处直接向下打孔至平面或根据工艺要求转孔；若在Core上一层未设计平面，则根据工艺要求打孔或转孔至Core上一层；
第三步，若在Core上一层设计了平面，则在合适位置选择适量孔过Core层；若在Core上一层未设计平面，则直接转孔穿过Core层至Core下一层，一般按1:3或1:4增加过Core层孔的数量，并将其均匀分布为三角形或十字形；
第四步，Core下一层继续往下打孔需增加过孔的数量，比例一般为1:4左右，并均匀分布过孔的位置，将其连接在一起形成一小块金属平面，该组过孔连接至下一块电源平面；
第五步，从上一步中电源平面引出过孔，根据Ball对应位置，按1个Ball对应4个过孔的比例设计，并将4个过孔均匀分布连接于Ball。根据该电源bump数量和性能指标要求，若设计的电源平面较多，直接增加即可，其它不变。
在本实施例的第一步中：根据该电源bump数量和性能指标要求，设计该电源的平面铺设数量和位置，一般可铺设1-3层，位置位于Core层附近。在本案例中，核电源VDD由于电源bump数量较多，对芯片工作的作用更大，设计了3层平面，分别位于Core的上下层和Core与Base中间层，而对于bump数量较少的I/O接口电源，且其性能要求相对宽松，则设计了1个电源平面，位于Core下层。
在本实施例的第二步中：根据上一步中确定的平面数量和位置及工艺要求，若在Core上一层设计了平面，则从Bump处直接向下打孔至平面或根据工艺要求转孔；若在Core上一层未设计平面，则根据工艺要求打孔或转孔至Core上一层。具体是对于层数较多的基板，在Core上方未设置电源平面，根据工艺要求，若不能连续设计数层过孔，则在适当位置进行转孔，可选用1:1的比例转孔过Core层，如：不能设计连续5层以上过孔，则在第5层以1:1的比例转孔过Core层。
在本实施例的第三步中：若在Core上一层设计了平面，则在合适位置选择适量孔过Core层；若在Core上一层未设计平面，则直接转孔穿过Core层至Core下一层，一般按1:3或1:4增加过Core层孔的数量，并将其均匀分布为三角形或十字形。具体是若在Core上方设计了电源平面时，一般是将该平面设计于Core上一层，若在Core上一层未设计平面，则直接转孔穿过Core层至Core下一层，转孔时，增加过孔的数量，若按1:3增加过孔，则将过孔尽量连接成等边三角形，若按1:4增加过孔，则将过孔尽量连接成十字形。
在本实施例的第四步中：Core下一层继续往下打孔需增加过孔的数量，比例一般为1:4左右，并均匀分布过孔的位置，将其连接在一起形成一小块金属平面，该组过孔连接至下一块电源平面。具体是Core下一层转孔时，增加过孔的数量，将其均匀排布，并以小块金属平面方式连接在该层。
在本实施例的第五步中从上一步中电源平面引出过孔，根据Ball对应位置，按1个Ball对应4个过孔的比例设计，并将4个过孔均匀分布连接于Ball。根据该电源bump数量和性能指标要求，若设计的电源平面较多，直接增加即可，其它不变。具体是从上一步中金属平面往Base层设计过孔时，其位置设计在Ball垂直对应位置，将过孔垂直打孔后连接至Ball上，并尽量成正方形均匀排布。在第一步中提到设计三层电源平面时，第三个电源平面位于Core与Base中间层，这时直接在过孔处铺设平面。
本方法中的步骤流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤，并且本发明的优选实施方式的范围包括另外的实现方式，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
Claims (6)
1.一种封装基板的电源设计方法，其特征在于，包括以下步骤：
设计电源平面铺设数量和位置；
从Bump处向下打孔至平面或转孔至Core上层；
设计过孔比例从Core上层过Core层；
设计过孔比例从Core下层至下一块平面；
在Ball对应位置设计1:4比例打孔至Ball中心。
2.根据权利要求1所述的一种封装基板的电源设计方法，其特征在于，所述设计电源平面铺设数量和位置时，根据电源bump数量和性能指标要求设计电源的平面铺设数量和位置，所述平面铺设数量为1-3层，所述平面铺设位置位于所述Core层附近。
3.根据权利要求1所述的一种封装基板的电源设计方法，其特征在于，所述从Bump处向下打孔至平面或转孔至Core上层时，根据电源平面数量和位置及工艺要求，若在Core上一层设计了平面且工艺允许，则从Bump处直接向下打孔至平面或根据工艺要求转孔；若在Core上一层未设计平面，则根据工艺要求打孔或转孔至Core上一层。
4.根据权利要求1所述的一种封装基板的电源设计方法，其特征在于，所述设计过孔比例从Core上层过Core层时，若在Core上一层设计了平面，则在合适位置选择适量孔过Core层；若在Core上一层未设计平面，则直接转孔穿过Core层至Core下一层，按1:3或1:4增加过Core层孔的数量，并将其均匀分布为三角形或十字形。
5.根据权利要求1所述的一种封装基板的电源设计方法，其特征在于，所述设计过孔比例从Core下层至下一块平面时，Core下一层继续往下打孔时需增加孔的数量，上下两层过孔的比例为1:3-5，且均匀分布过孔，将若干过孔连接在一起形成一小块金属平面，所述过孔至下一块电源平面处。
6.根据权利要求1所述的一种封装基板的电源设计方法，其特征在于，所述在Ball对应位置设计1:4比例打孔至Ball中心时：从该电源平面引出过孔，根据Ball对应位置，按1个Ball对应4个孔的比例设计，并将4个孔均匀分布于Ball位置；根据该电源bump数量和性能指标要求，若设计的电源平面较多，则直接增加即可，其它不变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111434862.1A CN114266217A (zh) | 2021-11-29 | 2021-11-29 | 一种封装基板的电源设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111434862.1A CN114266217A (zh) | 2021-11-29 | 2021-11-29 | 一种封装基板的电源设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114266217A true CN114266217A (zh) | 2022-04-01 |
Family
ID=80825799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111434862.1A Pending CN114266217A (zh) | 2021-11-29 | 2021-11-29 | 一种封装基板的电源设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114266217A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158890B1 (en) * | 2008-02-20 | 2012-04-17 | Altera Corporation | Method and apparatus for low inductive design pattern |
| CN102800649A (zh) * | 2012-09-05 | 2012-11-28 | 无锡江南计算技术研究所 | 多层封装基板以及封装件 |
| CN103811356A (zh) * | 2012-11-09 | 2014-05-21 | 辉达公司 | 将cpu/gpu/逻辑芯片嵌入堆叠式封装结构的衬底的方法 |
| CN208521923U (zh) * | 2018-05-15 | 2019-02-19 | 日月光半导体(上海)有限公司 | 封装基板及包含该封装基板的集成电路封装体 |
| CN113192923A (zh) * | 2021-03-30 | 2021-07-30 | 新华三半导体技术有限公司 | 一种封装基板的设计方法、封装基板和芯片 |
-
2021
- 2021-11-29 CN CN202111434862.1A patent/CN114266217A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158890B1 (en) * | 2008-02-20 | 2012-04-17 | Altera Corporation | Method and apparatus for low inductive design pattern |
| CN102800649A (zh) * | 2012-09-05 | 2012-11-28 | 无锡江南计算技术研究所 | 多层封装基板以及封装件 |
| CN103811356A (zh) * | 2012-11-09 | 2014-05-21 | 辉达公司 | 将cpu/gpu/逻辑芯片嵌入堆叠式封装结构的衬底的方法 |
| CN208521923U (zh) * | 2018-05-15 | 2019-02-19 | 日月光半导体(上海)有限公司 | 封装基板及包含该封装基板的集成电路封装体 |
| CN113192923A (zh) * | 2021-03-30 | 2021-07-30 | 新华三半导体技术有限公司 | 一种封装基板的设计方法、封装基板和芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 刘琦;刘卫东;陈兴隆;王昕捷;: "基板非圆过孔的信号完整性和电源完整性研究", 电子与封装, no. 12, 20 December 2017 (2017-12-20) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9349692B2 (en) | Integrated voltage regulator with embedded passive device(s) for a stacked IC | |
| CN101944525B (zh) | 集成电路结构 | |
| DE112012002506B4 (de) | Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung | |
| US8648475B2 (en) | Low noise flip-chip packages and flip chips thereof | |
| US20110215863A1 (en) | Integrated Voltage Regulator with Embedded Passive Device(s) | |
| US7956713B2 (en) | Forming a helical inductor | |
| US8413100B2 (en) | Power mesh managing method | |
| DE102015102682A1 (de) | Elektronische baugruppe, die gestapelte elektronische komponenten enthält | |
| CN102165584A (zh) | 用于已安装处理器的输入/输出架构及使用其的方法 | |
| US20110107284A1 (en) | Semiconductor integrated circuit and method of designing semiconductor integrated circuit | |
| CN103311225A (zh) | 半导体封装件及其制法 | |
| US9831198B2 (en) | Inductors for integrated voltage regulators | |
| CN102017815B (zh) | 印刷电路板及在印刷电路板中排列平面的方法 | |
| EP1753274A2 (en) | Alternating micro-vias and through-hole vias for a BGA interconnect grid in order to create improved PCB routing channels | |
| DE112012002736B4 (de) | Verfahren zur herstellung in situ gebauter kontaktstift-rasterfelder für kernlose substrate | |
| US7640523B1 (en) | Substrate via patterns for optimal power distribution and manufacturability in semiconductor die packages | |
| CN114266217A (zh) | 一种封装基板的电源设计方法 | |
| DE102019129742A1 (de) | Halbleiterpakete | |
| CN109657315B (zh) | 一种敏感电路的版图设计方法及版图 | |
| CN113435154B (zh) | 一种芯片及其pin出线设计方法 | |
| US9070684B2 (en) | Integrated circuit power grid with improved routing resources and bypass capacitance | |
| CN114093810A (zh) | 芯片及其设计方法 | |
| US7210114B2 (en) | Redistribution metal for output driver slew rate control | |
| CN101499470B (zh) | 集成电路电源布局及其设计方法 | |
| KR20160146751A (ko) | Pdn(power distribution network)의 스태거 파워 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |