CN114256389A - 一种高密度微led阵列及其制作方法与应用 - Google Patents
一种高密度微led阵列及其制作方法与应用 Download PDFInfo
- Publication number
- CN114256389A CN114256389A CN202111514528.7A CN202111514528A CN114256389A CN 114256389 A CN114256389 A CN 114256389A CN 202111514528 A CN202111514528 A CN 202111514528A CN 114256389 A CN114256389 A CN 114256389A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- micro led
- passivation layer
- led array
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 101
- 238000002161 passivation Methods 0.000 claims abstract description 97
- 239000002184 metal Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 14
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052593 corundum Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 23
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种高密度微LED阵列及其制作方法与应用,属于LED技术领域。该方法包括:将待处理LED外延片按预设的微LED阵列进行台面刻蚀至露出N型半导体,于刻蚀后的外延片表面制备第一钝化层;按预设的N型半导体接触金属层图形光刻图案;去除需制备金属层的区域所对应的第一钝化层并制备N型半导体接触金属层;于上述外延片表面制备第二钝化层;去除P型半导体表面的部分第二和第一钝化层;于露出的部分P型半导体表面制备P型半导体接触金属层。该方法利用自对准工艺及二次钝化技术,改善了高密度微LED阵列单个微LED N型导电通道电阻大且分布不均的问题,所得的微LED阵列具有较优的发光均匀性、一致性和可靠性。
Description
技术领域
本发明涉及LED技术领域,具体而言,涉及一种高密度微LED阵列及其制作方法与应用。
背景技术
微LED阵列是由多个微米度的发光二极管排列构成,可广泛用于显示和照明等领域。近年来,微LED的发展取得了长足的进步,微LED的尺寸从最初的50-100μm缩小至近的5-10μm。未来,随着技术的进步,其尺寸将近一步地缩小,阵列密度近一步地提高,以满足其在高亮度,高分辨率等新型显示中的应用。
微LED阵列制作方法一般需要将外延片进行台面刻蚀,形成独立的台面作为微LED单元,然后在每个单元的台面上制作独立P型欧姆接触的电极,与驱动连接从而可以独立控制每个微LED单元;N电极为整个阵列所有微LED阵列共用,直接与地或低电平连接。
N电极有多种设置方法,其一是设置在微LED阵列***,N型半导体作为导电通道与进行电微LED连接(如图1所示)。其二是将共用的N电极金属层铺设在微LED台面与台面之中的间隙,再将金属层引至阵列的***(如图2所示)。
两种方法各有优缺点,方法一,采用N型半导体作为导电通道,存在电阻大,阵列中微LED电阻分布不均的问题,方法二,采用铺设的金属层作为导电的通道,电阻较小,均匀好,但是随着微LED尺寸减小,阵列密度的提高,在微LED的间隙采用常规方法铺设金属层工艺难度越来越大,常规工艺难以满足高密度微LED阵列的技术要求,限制了微LED阵列密度的进一步提高。
鉴于此,特提出本发明。
发明内容
本发明的目的之一在于提供一种高密度微LED阵列的制作方法,该方法工艺简单,操作容易,且能避免高密度微LED阵列N型导电通道电阻大且分布不均的问题。
本发明的目的之二在于提供一种由上述制作方法制作而得的高密度微LED阵列,该高密度微LED阵列具有较优的发光均匀性、一致性和可靠性。
本发明的目的之三在于提供一种含有上述高密度微LED阵列的发光器件。
本申请可这样实现:
第一方面,本申请提供一种高密度微LED阵列制作方法,包括以下步骤:
以由上至下依次包括P型半导体、多量子阱有源区、N型半导体、缓冲层及生长衬底的外延片作为待处理LED外延片;
将待处理LED外延片按预设的微LED阵列进行台面刻蚀至露出N型半导体,形成微LED阵列初品;
于微LED阵列初品的上表面制备第一钝化层;
于具有第一钝化层的微LED阵列初品上,按预设的N型半导体接触金属层图形光刻图案;
去除具有光刻图案的微LED阵列初品上需制备金属层的区域所对应的第一钝化层,随后于区域制备N型半导体接触金属层;
于具有N型半导体接触金属层和第一钝化层的微LED阵列初品上表面制备第二钝化层;
于P型半导体的顶部由上至下去除部分第二钝化层和部分第一钝化层以露出部分P型半导体;
于露出的部分P型半导体的上表面制备P型半导体接触金属层。
在可选的实施方式中,P型半导体的厚度为400-1000nm,多量子阱有源区的厚度为10-100nm,N型半导体的厚度为1-4μm,缓冲层的厚度为1-6μm。
在可选的实施方式中,生长衬底包括硅衬底、蓝宝石衬底、碳化硅衬底、GaN单晶衬底及AlN单晶衬底中的至少一种。
在可选的实施方式中,台面刻蚀深度为500-1200nm,台面刻蚀宽度小于5μm。
在可选的实施方式中,台面刻蚀深度和台面刻蚀宽度均为500-1200nm,更优地,台面刻蚀的深宽比为1:1。
在可选的实施方式中,第一钝化层和第二钝化层的材料分别独立地包括Al2O3、SiNx、SiO2及HfO2中的至少一种;SiNx中x的取值为1-3。
在可选的实施方式中,第一钝化层的厚度为20-3000nm,和/或,第二钝化层的厚度为20-3000nm。
在可选的实施方式中,N型半导体接触金属层的厚度为100-1000nm,和/或,P型半导体接触金属层的厚度为100-1000nm。
在可选的实施方式中,待去除的第一钝化层和第二钝化层通过干法刻蚀或湿法腐蚀方式除去。
在可选的实施方式中,N型半导体接触金属层和P型半导体接触金属层中的金属原料通过蒸镀或溅射方式进行沉积。
第二方面,本申请提供一种高密度微LED阵列,其由前述实施方式任一项的制作方法制作而得。
第三方面,本申请提供一种发光器件,其含有前述实施方式的高密度微LED阵列。
本申请的有益效果包括:
本申请采用自对准工艺在小间距下铺设金属层,通过设置第一钝化层和第二钝化层并在不同的位置进行开孔,使得整个制作过程中只进行一次曝光,较现有技术的两次曝光工艺大大降低了制作难度,简单有效;且上述方法还可有效改善高密度微LED阵列单个微LED N型导电通道电阻大且分布不均的问题,提高了高微LED阵列的可靠性。制作所得的微LED阵列具有较优的发光均匀性、一致性和可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本申请所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为背景技术中方法一所制备的微LED阵列的结构示意图;
图2为背景技术中方法二所制备的微LED阵列的结构示意图;
图3为本申请高密度微LED阵列中LED外延片的结构示意图;
图4为本申请中台面刻蚀后形成的微LED阵列初品的结构示意图;
图5为本申请中制备得到的第一钝化层的结构示意图;
图6为本申请中光刻图案的示意图;
图7为本申请中第一钝化层开孔的结构示意图;
图8为本申请中制备得到的N型半导体接触金属层的结构示意图;
图9为本申请中制备得到的第二钝化层的结构示意图;
图10为本申请中第二钝化层和第一钝化层共同开孔的结构示意图;
图11为本申请中制备得到的P型半导体接触金属层的结构示意图。
图标:1-N电极;10-P型半导体;20-多量子阱有源区;30-N型半导体;40-缓冲层;50-生长衬底;60-第一钝化层;61-第一孔隙;62-第二孔隙;63-光刻胶;70-N型半导体接触金属层;80-第二钝化层;90-P型半导体接触金属层;100-微LED台面单元。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
下面对本申请提供的高密度微LED阵列及其制作方法与应用进行具体说明。
本申请提出一种高密度微LED阵列制作方法,其主要步骤包括:制备微LED阵列初品、制备第一钝化层60、制备N型半导体接触金属层70、制备第二钝化层80、制备P型半导体接触金属层90。
本申请中,制备LED阵列可通过以下方式进行:对待处理的LED外延片进行微LED阵列定义,随后将待处理LED外延片按预设的微LED阵列进行台面刻蚀至露出N型半导体30,以形成多个微LED台面单元100,即构成微LED阵列初品(如图4所示)。
上述待处理LED外延片的结构由上至下依次包括P型半导体10、多量子阱有源区20、N型半导体30、缓冲层40及生长衬底50(如图3所示)。
可参考地,P型半导体10的厚度示例性但非限定性地可以为400-1000nm,如400nm、450nm、500nm、550nm、600nm、650nm、700nm、750nm、800nm、850nm、900nm、950nm或1000nm等,也可以为400-1000nm范围内的其它任意值。
多量子阱有源区20的厚度示例性但非限定性地可以为10-100nm,如10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90m或100nm等,也可以为10-100nm范围内的其它任意值。
N型半导体30的厚度示例性但非限定性地可以为1-4μm,如1μm、1.5μm、2μm、2.5μm、3μm、3.5μm或4μm等,也可以为1-4μm范围内的其它任意值。
缓冲层40的厚度示例性但非限定性地可以为1-6μm,如1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、5μm、5.5μm或6μm等,也可以为1-6μm范围内的其它任意值。
生长衬底50示例性但非限制性地可包括硅衬底、蓝宝石衬底、碳化硅衬底、GaN单晶衬底及AlN单晶衬底中的至少一种。也即,生长衬底50可以为单材料衬底,也可以为多种材料复合后的复合衬底。
需强调的是,在制作过程中,可根据具体需要对上述各结构层的厚度及材料进行调整。
在可选的实施方式中,台面刻蚀的深度可以为500-1200nm,如500nm、600nm、700nm、800nm、900nm、1000nm、1100nm或1200nm等,也可以为500-1200nm范围内的其它任意值。
台面刻蚀的宽度可以小于5μm,如0.5μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm或5μm等,也可以为小于5μm范围内的其它任意值。
在一些优选的实施方式中,台面刻蚀深度和台面刻蚀宽度均为500-1200nm,更优地,台面刻蚀的深宽比为1:1。
需强调的是,刻蚀所形成的台阶高度对钝化层和金属层覆盖能力有一定影响,本申请中,刻蚀所形成的台阶需要覆盖钝化层和金属层台阶。刻蚀的宽度根据微LED尺寸和像素密度决定,像素密度越高,像素尺寸越小,像素间距越小。并且,刻蚀深宽比还会影响本申请中刻蚀工艺以及后续的钝化层与金属层的制备。
以微LED尺寸小于5μm为例,像素之间的Gap为1μm,刻蚀深度优选为1μm,刻蚀的深宽比优选为1:1。
承上,刻蚀尺寸首先受像素密度的限制,像素密度越高,刻蚀横向尺寸越小;另一方面,当外延结构确定后,纵向结构即已确定,横向尺寸的变化影响刻蚀的深宽比,图形深宽比影响工艺实现的难易与器件可靠性,优选将刻蚀深宽比设置成越小越好。
进一步地,于微LED阵列初品的上表面制备第一钝化层60(如图5所示)。
可参考地,第一钝化层60的材料可包括Al2O3、SiNx、SiO2及HfO2中的至少一种;上述SiNx中x的取值可以为1-3。上述材料一方面可起到绝缘作用,避免LED工作过程中发生短路;另一方面,可对芯片起到保护作用,避免杂质原子对芯片的吸附,减少LED器件的漏电流。
此外,第一钝化层60的材料还可采用其它常用的LED钝化材料,在此不做过多赘述。
第一钝化层60的厚度可以为20-3000nm,如20nm、50nm、100nm、200nm、500nm、1000nm、1500nm、2000nm、2500nm或3000nm等,也可以为20-3000nm范围内的其它任意值。
若第一钝化层60的厚度过薄,会导致钝化层绝缘特性差,造成漏电或器件短路。若第一钝化层60厚度过厚,会导致本申请中后续第一钝化层60开孔工序耗费较长的刻蚀或腐蚀时间,影响光刻胶63(如图7所示)的质量,并且还会进一步影响N型半导体接触金属层70的制备。
作为列举地,上述第一钝化层60的制备方法可采用磁控溅射、电子束蒸发或等离子体增强化学气相沉积法等。
进一步地,于具有第一钝化层60的微LED阵列初品上,按预设的N型半导体接触金属层70图形光刻图案(如图6所示),去除具有光刻图案的微LED阵列初品需制备金属层的区域所对应的第一钝化层60(也即对第一钝化层60进行开孔处理,得到第一孔隙61,如图7所示),再利用同样的图案,于上述区域制备金属层,剥离后,得到N型半导体接触金属层70(如图8所示)。
上述开孔位置位于第一钝化层60与N型半导体30接触的区域。
作为举例地,去除上述特定区域的第一钝化层60的方式可包括干法刻蚀或湿法腐蚀。金属层的制备方法包括蒸镀或溅射等(也即,金属层中的金属原料通过蒸镀或溅射方式进行沉积)。
上述制备N型半导体接触金属层70采用的为自对准工艺,上述工艺不但减小了导电通道的电阻,而且还提高了阵列的集成度。
在可选的实施方式中,N型半导体接触金属层70的厚度可以为100-1000nm,如100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1000nm等,也可以为100-1000nm范围内的其它任意值。
需说明的是,N型半导体接触金属层70越厚,其导电电阻越小,效果越好,但越厚的N型半导体接触金属层70不但会明显提高制备成本,而且制备难度也大大提高。
进一步地,于具有N型半导体接触金属层70和第一钝化层60的微LED阵列初品的上表面制备第二钝化层80(如图9所示)。
同理地,第二钝化层80的材料也可包括Al2O3、SiNx、SiO2及HfO2中的至少一种;上述SiNx中x的取值可以为1-3。此外,第二钝化层80的材料还可采用其它常用的LED钝化材料,在此不做过多赘述。
第二钝化层80的厚度也可以为20-3000nm,如20nm、50nm、100nm、200nm、500nm、1000nm、1500nm、2000nm、2500nm或3000nm等,也可以为20-3000nm范围内的其它任意值。
上述第二钝化层80的制备方法也可采用磁控溅射、电子束蒸发或等离子体增强化学气相沉积法等。
通过设置上第二钝化层80,一方面可避免短路,减少漏电流,另一方面可使得整个工艺仅需一次曝光,降低了制备难度。
进一步地,于P型半导体10的顶部由上至下去除部分第二钝化层80和部分第一钝化层60(也即对第一钝化层60和第二钝化层80进行开孔处理,得到第二孔隙62,如图10所示)以露出部分P型半导体10。
上述需去除的第一钝化层60和第二钝化层80优选在竖直方向的投影重合,也即二者的位置和尺寸均相互对应。去除方法也可采用干法刻蚀或湿法腐蚀等方式。
随后,再于露出的部分P型半导体10的上表面制备P型半导体接触金属层90(如图11所示)。
同理地,P型半导体接触金属层90的厚度也可以为100-1000nm,如100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1000nm等,也可以为100-1000nm范围内的其它任意值。
P型半导体接触金属层90的制备可参照N型半导体接触金属层70的制备工艺,在此不做过多赘述。
承上,本申请针对的高密度微LED阵列,其所含的任意两个相邻微LED台面单元100之间的间距较小,若采用现有技术中以N电极1作为导电通道,而微LED台面单元100之间不设置金属层的方案,虽该过程中不涉及曝光和开孔工艺,但其会导致电流分布不均匀,电阻大;若采用现有技术中的铺设金属层作为导电通道的方案,其需要在同一位置开孔两次,导致曝光两次,一次为钝化层的制备(一次曝光),另一次为金属层的制备(二次曝光),在此过程中,微LED台面单元100之间的间距越来越小,增大了金属层的铺设难度,常规工艺无法满足上述技术要求。
本申请采用自对准工艺在小间距下铺设金属层,通过设置第一钝化层60和第二钝化层80并在不同的位置进行开孔,使得整个制作过程中只进行一次曝光,较现有技术的两次曝光工艺大大降低了制作难度,简单有效。
相应地,本申请还提供了一种由上述制作方法制作而得的高密度微LED阵列。
该高密度微LED阵列在高密度条件下能够发光均匀、一致,可靠性高。比如大于400PPI(手机像素密度,单个像素尺寸50μm左右),且,微LED显示阵列可用于更高像素密度的显示。
此外,本申请还提供了一种发光器件,其含有上述高密度微LED阵列。
可参考地,发光器件例如可显示设备及照明设备等。
以下结合实施例对本发明的特征和性能作进一步的详细描述。
实施例1
本实施例提供一种高密度微LED阵列制作方法,具体包括:
(1)提供待处理的LED外延片:外延片从上至下依次包含P型半导体10、多量子阱有源区20、N型半导体30、缓冲层40及生长衬底50。
其中,P型半导体10的厚度为700nm,所述多量子阱有源区20的厚度为50nm,所述N型半导体30的厚度为2μm,所述缓冲层40的厚度为3μm。生长衬底50为硅衬底。
(2)制备微LED阵列初品:对上述待处理的LED外延片进行微LED阵列定义,并按预设的阵列将外延片进行台面刻蚀至露出N型半导体30,形成多个微LED台面单元100,构成微LED阵列初品。
台面刻蚀深度为750nm,台面刻蚀宽度为750nm。
(3)制备第一钝化层60:在上述微LED阵列初品的上表面制备第一钝化层60,第一钝化层60的材料为SiO2,厚度为50nm。
(4)利用自对准工艺制备N型半导体接触金属层70:在上述具有第一钝化层60的微LED阵列初品上,按预设的N型半导体接触金属层70图形光刻图案;随后采用干法刻蚀方式对上述完成光刻图案的微LED阵列初品去除需要制备金属层的区域的第一钝化层60,露出N型半导体30,然后利用同样的图案,蒸镀金属层,采用剥离工艺剥离金属,得到厚度为50nm的N型半导体接触金属层70。
(5)制备第二钝化层80:在完成N型半导体接触金属层70制备后的微LED阵列初品上制备第二钝化层80(绝缘层),以保护和隔离N型半导体接触金属层70。第二钝化层80的材料为SiO2,厚度为50nm。
(6)制备P型半导体接触金属层90:采用干法刻蚀方式去除P型半导体10上的部分第二钝化层80和第一钝化层60,以露出部分P型半导体10;于露出的部分P型半导体10的上表面制备厚度为100nm的P型半导体接触金属层90。
由此制作得到的高密度微LED阵列发光均匀一致。
实施例2
本实施例提供一种高密度微LED阵列制作方法,具体包括:
(1)提供待处理的LED外延片:外延片从上至下依次包含P型半导体10、多量子阱有源区20、N型半导体30、缓冲层40及生长衬底50。
其中,P型半导体10的厚度为400nm,所述多量子阱有源区20的厚度为10nm,所述N型半导体30的厚度为1μm,所述缓冲层40的厚度为1μm。生长衬底50为蓝宝石衬底。
(2)制备微LED阵列初品:对上述待处理的LED外延片进行微LED阵列定义,并按预设的阵列将外延片进行台面刻蚀至露出N型半导体30,形成多个微LED台面单元100,构成微LED阵列初品。
台面刻蚀深度为410nm,台面刻蚀宽度为410nm。
(3)制备第一钝化层60:在上述微LED阵列初品的上表面制备第一钝化层60,第一钝化层60的材料为Al2O3,厚度为20nm。
(4)利用自对准工艺制备N型半导体接触金属层70:在上述具有第一钝化层60的微LED阵列初品上,按预设的N型半导体接触金属层70图形光刻图案;随后采用湿法腐蚀方式对上述完成光刻图案的微LED阵列初品去除需要制备金属层的区域的第一钝化层60,露出N型半导体30,然后利用同样的图案,溅射金属层,采用剥离工艺剥离金属,得到厚度为20nm的N型半导体接触金属层70。
(5)制备第二钝化层80:在完成N型半导体接触金属层70制备后的微LED阵列初品上制备第二钝化层80(绝缘层),以保护和隔离N型半导体接触金属层70。第二钝化层80的材料为Al2O3,厚度为20nm。
(6)制备P型半导体接触金属层90:采用湿法腐蚀方式去除P型半导体10上的部分第二钝化层80和第一钝化层60,以露出部分P型半导体10;于露出的部分P型半导体10的上表面制备厚度为40nm的P型半导体接触金属层90。
由此制作得到的高密度微LED阵列发光均匀一致。
综上,本申请为了解决现有技术中高密度微LED阵列制作面临的问题,利用自对准工艺技术及二次钝化技术,改善了高密度微LED阵列单个微LED N型导电通道电阻大且分布不均的问题,同时自对准技术进一步的提高了高微LED阵列的可靠性。该高密度微LED阵列制作方法,可实现高密度微LED阵列的制作,有效提高微LED阵列的发光均匀性、一致性和可靠性。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种高密度微LED阵列的制作方法,其特征在于,包括以下步骤:
以由上至下依次包括P型半导体、多量子阱有源区、N型半导体、缓冲层及生长衬底的外延片作为待处理LED外延片;
将所述待处理LED外延片按预设的微LED阵列进行台面刻蚀至露出N型半导体,形成微LED阵列初品;
于所述微LED阵列初品的上表面制备第一钝化层;
于具有所述第一钝化层的微LED阵列初品上,按预设的N型半导体接触金属层图形光刻图案;
去除具有光刻图案的微LED阵列初品上需制备金属层的区域所对应的第一钝化层,随后于所述区域制备N型半导体接触金属层;
于具有所述N型半导体接触金属层和所述第一钝化层的微LED阵列初品的上表面制备第二钝化层;
于P型半导体的顶部由上至下去除部分第二钝化层和部分第一钝化层以露出部分P型半导体;
于露出的部分P型半导体的上表面制备P型半导体接触金属层。
2.根据权利要求1所述的制作方法,其特征在于,所述P型半导体的厚度为400-1000nm,所述多量子阱有源区的厚度为10-100nm,所述N型半导体的厚度为1-4μm,所述缓冲层的厚度为1-6μm;
优选地,所述生长衬底包括硅衬底、蓝宝石衬底、碳化硅衬底、GaN单晶衬底及AlN单晶衬底中的至少一种。
3.根据权利要求1所述的制作方法,其特征在于,台面刻蚀深度为500-1200nm,台面刻蚀宽度小于5μm;
优选地,台面刻蚀深度和台面刻蚀宽度均为500-1200nm,更优地,台面刻蚀的深宽比为1:1。
4.根据权利要求1-3任一项所述的制作方法,其特征在于,所述第一钝化层和所述第二钝化层的材料分别独立地包括Al2O3、SiNx、SiO2及HfO2中的至少一种;所述SiNx中x的取值为1-3。
5.根据权利要求4所述的制作方法,其特征在于,所述第一钝化层的厚度为20-3000nm,和/或,所述第二钝化层的厚度为20-3000nm。
6.根据权利要求1-3任一项所述的制作方法,其特征在于,所述N型半导体接触金属层的厚度为100-1000nm,和/或,所述P型半导体接触金属层的厚度为100-1000nm。
7.根据权利要求1所述的制作方法,其特征在于,待去除的第一钝化层和第二钝化层通过干法刻蚀或湿法腐蚀方式除去。
8.根据权利要求1所述的制作方法,其特征在于,所述N型半导体接触金属层和所述P型半导体接触金属层中的金属原料通过蒸镀或溅射方式进行沉积。
9.一种高密度微LED阵列,其特征在于,所述高密度微LED阵列由权利要求1-8任一项所述的制作方法制作而得。
10.一种发光器件,其特征在于,含有权利要求9所述的高密度微LED阵列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111514528.7A CN114256389B (zh) | 2021-12-13 | 2021-12-13 | 一种高密度微led阵列及其制作方法与应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111514528.7A CN114256389B (zh) | 2021-12-13 | 2021-12-13 | 一种高密度微led阵列及其制作方法与应用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114256389A true CN114256389A (zh) | 2022-03-29 |
CN114256389B CN114256389B (zh) | 2024-05-17 |
Family
ID=80791980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111514528.7A Active CN114256389B (zh) | 2021-12-13 | 2021-12-13 | 一种高密度微led阵列及其制作方法与应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114256389B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012091042A1 (ja) * | 2010-12-27 | 2012-07-05 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
CN103236475A (zh) * | 2013-04-16 | 2013-08-07 | 华南理工大学 | 深沟槽隔离的led发光单元的电极桥接方法 |
CN103500790A (zh) * | 2013-10-08 | 2014-01-08 | 杭州士兰明芯科技有限公司 | 一种倒装高压led芯片的结构及其制造方法 |
CN104821350A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
CN104821351A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
WO2016177333A1 (zh) * | 2015-05-05 | 2016-11-10 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
CN110473891A (zh) * | 2018-05-11 | 2019-11-19 | 三星电子株式会社 | 半导体发光器件及使用其的半导体发光器件封装件 |
CN110828422A (zh) * | 2018-08-07 | 2020-02-21 | 三星显示有限公司 | 显示装置及制造其的方法 |
CN112038333A (zh) * | 2020-07-16 | 2020-12-04 | 华灿光电(浙江)有限公司 | 微型发光二极管显示阵列及其制作方法 |
CN113299803A (zh) * | 2021-06-11 | 2021-08-24 | 苏州大学 | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 |
-
2021
- 2021-12-13 CN CN202111514528.7A patent/CN114256389B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012091042A1 (ja) * | 2010-12-27 | 2012-07-05 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
CN103236475A (zh) * | 2013-04-16 | 2013-08-07 | 华南理工大学 | 深沟槽隔离的led发光单元的电极桥接方法 |
CN103500790A (zh) * | 2013-10-08 | 2014-01-08 | 杭州士兰明芯科技有限公司 | 一种倒装高压led芯片的结构及其制造方法 |
CN104821350A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
CN104821351A (zh) * | 2015-05-05 | 2015-08-05 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
WO2016177333A1 (zh) * | 2015-05-05 | 2016-11-10 | 湘能华磊光电股份有限公司 | Iii族半导体发光器件倒装结构的制作方法 |
CN110473891A (zh) * | 2018-05-11 | 2019-11-19 | 三星电子株式会社 | 半导体发光器件及使用其的半导体发光器件封装件 |
CN110828422A (zh) * | 2018-08-07 | 2020-02-21 | 三星显示有限公司 | 显示装置及制造其的方法 |
CN112038333A (zh) * | 2020-07-16 | 2020-12-04 | 华灿光电(浙江)有限公司 | 微型发光二极管显示阵列及其制作方法 |
CN113299803A (zh) * | 2021-06-11 | 2021-08-24 | 苏州大学 | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114256389B (zh) | 2024-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110416249B (zh) | 一种半导体发光器件及其制作方法 | |
US9087971B2 (en) | Light-emitting device having dielectric reflector and method of manufacturing the same | |
US20060244005A1 (en) | Lateral current blocking light-emitting diode and method for manufacturing the same | |
CN106575688A (zh) | 半导体器件及其制造方法 | |
US11984470B2 (en) | Light-emitting diode and display device comprising same | |
US11611027B2 (en) | Semiconductor device, method of fabricating the same, and display device including the same | |
TWI803827B (zh) | 高分辨率單體式rgb陣列 | |
CN108010933A (zh) | 一种微led发光显示阵列像素单元构造及其制作方法 | |
DE102014115562A1 (de) | Optoelektronische komponente, verfahren zur herstellung einer optoelektronischen komponente und verfahren zum bearbeiten eines trägers | |
US11362134B2 (en) | Vertical stacks of light emitting diodes and control transistors and method of making thereof | |
US20220173273A1 (en) | Micro light-emitting diode structure and micro light-emitting diode display device using the same | |
US20230062456A1 (en) | Semiconductor device, method of fabricating the same, and display device including the same | |
JP7407181B2 (ja) | Ledアレイ | |
US20220020810A1 (en) | Multi-colour electroluminescent display device and method for manufacturing such a device | |
CN114256389B (zh) | 一种高密度微led阵列及其制作方法与应用 | |
TWI829038B (zh) | 電壓可控的單片原生rgb陣列 | |
KR20180007621A (ko) | 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법 | |
CN110838538A (zh) | 一种发光二极管元件及其制备方法 | |
TWI755009B (zh) | Led陣列及形成led陣列之方法 | |
CN211238280U (zh) | 一种发光二极管 | |
CN111415931A (zh) | 一种led芯片结构及其制作方法 | |
US6762437B2 (en) | Light emitting semiconductor device | |
EP4243075A2 (en) | Display device and method of fabricating the same | |
CN211957648U (zh) | 圆片及其边缘的半导体结构 | |
Melanson et al. | Photoresist planarized trench isolation for monolithic GaN µLED displays |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |