CN114256208A - 芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法 - Google Patents
芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法 Download PDFInfo
- Publication number
- CN114256208A CN114256208A CN202111553701.4A CN202111553701A CN114256208A CN 114256208 A CN114256208 A CN 114256208A CN 202111553701 A CN202111553701 A CN 202111553701A CN 114256208 A CN114256208 A CN 114256208A
- Authority
- CN
- China
- Prior art keywords
- splicing
- chip
- target
- module
- design layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001259 photo etching Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000013461 design Methods 0.000 title claims abstract description 27
- 238000012544 monitoring process Methods 0.000 title claims abstract description 20
- 238000005259 measurement Methods 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000001459 lithography Methods 0.000 description 16
- 238000005520 cutting process Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法，该结构包括：多个拼接模块，所述多个拼接模块包括目标拼接模块，所述目标拼接模块的四周均需要与相邻的拼接模块进行拼接，所述每个拼接模块小于或等于光刻机的最大曝光视场；遮光带，设置在所述目标拼接模块四周的拼接位置；测量标记，分别位于所述目标拼接模块的空闲区域，所述空闲区域为不作为有效输出数据的区域；切割道，位于所述目标拼接模块中除了所述拼接位置之外的边缘位置。利用空闲区域上放置的测量标记的套刻测量结果来监测和补偿光刻拼接精度，能够提高光刻工艺的拼接精度。
Description
技术领域
本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法。
背景技术
目前，CMOS图像传感器尺寸越大，感光面积越大，感光器件的面积越大，捕捉的光子越多，感光性能越好，信噪比越高，成像效果越好。例如，一些全画幅数码相机、医学成像等专业成像应用领域就需要用到大尺寸的图像传感器。单次曝光视场最大尺寸有限，而这些大尺寸的图像传感器超过了最大曝光视场，因此在制造过程中，需要使用到拼接技术。拼接技术，顾名思义就是把在芯片的制造过程中，把涉及的图形分区，依次曝光，最终拼接成一个大尺寸的图像传感器。所以，产品的图形进行分区的切割位置处的套刻精度就成为了拼接产品能否成功的关键。
目前针对尺寸小于或等于光刻机的曝光视场的芯片，单次曝光可以完成单个芯片的光刻。该芯片周围的切割道中会放置线宽和套刻等测量标记对工艺进行监控，通过监控的结果反馈和补偿光刻的套刻精度。但是针对大尺寸芯片，在拼接光刻时，拼接模块之间是不能有切割道的，所以只能在非拼接的一侧的切割道上放置测量标记。这会导致大尺寸芯片的光刻拼接工艺的套刻精度和拼接精度无法得到精确的补偿，影响产品良率。
因此，如何监控和补偿拼接光刻工艺的拼接精度，是本领域技术人员亟待解决的问题。
发明内容
本发明实施例提供一种大尺寸芯片光刻拼接精度的监控方法，用提高光刻工艺的拼接精度。
第一方面，本发明提供一种芯片设计版图结构，包括：多个拼接模块，所述多个拼接模块包括目标拼接模块，所述目标拼接模块的四周均需要与相邻的拼接模块进行拼接，所述每个拼接模块小于或等于光刻机的最大曝光视场；遮光带，设置在所述目标拼接模块四周的拼接位置；测量标记，分别位于所述目标拼接模块的空闲区域，所述空闲区域为不作为有效输出数据的区域；切割道，位于所述目标拼接模块中除了所述拼接位置之外的边缘位置。
本发明提供的芯片设计版图结构的有益效果在于：空闲区域指的是重复的单元组成阵列，在阵列***N圈是有相同结构的单元，但是并不输出。常用的做法是这些不输出的单元在工艺中也是形成实际图形占据位置的，这导致芯片尺寸的增大。本发明能够通过光刻工艺过程中，调节曝光视场大小，不但不需要将虚拟(dummy)区域曝光形成图形，减小芯片尺寸；同时，在空闲区域上放置的测量标记能够得到套测测量结果，该结果有助于监测和补偿光刻拼接精度，能够提高光刻工艺的拼接精度。
在一种可能的方案中，所述测量标记还位于除了所述目标拼接模块之外的任意相邻的两个非目标拼接模块的拼接位置，所述非目标拼接模块的至少一侧设有划片道。
在另一种可能的方案中，在所述目标拼接模块四周的拼接位置上对称设置。
在其它可能的方案中，测量标记为关键图形层和/或离子注入层；关键图形层包括有源区、多晶硅、第一金属层、深沟槽结构和金属栅极中的至少一种，所述离子注入层包括源漏区、阱区、轻掺杂区中的至少一种。
在其它可能的方案中，测量标记为光刻测量标记或者其它测量标记。
在其它可能的方案中，拼接模块为小尺寸图形。
在其它可能的方案中，大尺寸芯片包括图像传感器类型的芯片。
在其它可能的方案中，所述目标拼接模块的空闲区域的测量标记为两个或两个以上。
第二方面，本发明还提供一种大尺寸芯片光刻拼接精度的监控方法，该方法包括：基于上述芯片设计版图结构，对拼接模块按照实际芯片版图进行逐一逐层曝光，以在目标晶圆上形成实际芯片版图，利用空闲区域上放置的测量标记的套刻测量结果来监测和补偿光刻拼接精度。
可选地，为了获得无缝拼接芯片，可以通过调整光刻机曝光视场，不对空闲区域进行曝光。
本发明提供的大尺寸芯片光刻拼接精度的监控方法的有益效果在于：在对大尺寸芯片的光刻拼接工艺中，本质上就是将测量标记放置在了光罩版内的空闲区域，即在硅片上无法形成完整芯片的地方设置测量标记，该设计方式更容易实现。利用测量标记来测量得到虚拟曝光场的套刻测量结果，从而利用此套刻测量结果来监测和补偿大尺寸芯片区域的光刻拼接精度，从而提升大尺寸芯片产品光刻拼接精度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种芯片设计版图结构示意图；
图2为本发明实施例提供的另一种芯片设计版图结构示意图；
图3为本发明实施例提供的一种大尺寸芯片光刻拼接精度的监控方法流程示意图。
元件标号说明
100拼接模块
11遮光带
22切割道
33测量标记
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
根据本发明的发明目的，本发明提供一种芯片设计版图结构，如图1所示，包括：多个拼接模块100、遮光带11、切割道22和测量标记33。
具体来说，多个拼接模块100，所述多个拼接模块包括目标拼接模块，所述目标拼接模块的四周均需要与相邻的拼接模块进行拼接，如拼接模块D。所述非目标拼接模块的至少一侧设有划片道，拼接模块A、拼接模块B、拼接模块C、拼接模块E、拼接模块F和拼接模块G。
所述每个拼接模块100小于或等于光刻机的最大曝光视场。也就是说，将大于光刻机的最大曝光视场的芯片设计版图分割成多个大小小于等于所述光刻机的最大曝光视场的拼接设计版图，该芯片设计版图适用于大尺寸芯片，大尺寸芯片可以包括图像传感器类型的芯片。示例性地，光刻机的最大曝光视场为26mm×33mm。图1示出了拼接模块A、拼接模块B、拼接模块C、拼接模块D、拼接模块E、拼接模块F和拼接模块G。如图所示，拼接模块为小尺寸图形，如方形，需要说明的是，图2中的拼接模块数量和图形形状只是示例的一种，实际芯片可以是更多或更少的拼接模块构成的芯片设计版图结构。
本实施例中，遮光带11，设置在所述目标拼接模块四周的拼接位置。一种可能的实现方案中，遮光带11的宽度可以为60um以上。可选地，遮光带11可以由金属铬等不透光材料覆盖于光罩上构成，主要用于在曝光目标区域时，遮挡相邻不曝光区域的边缘。示例性地，结合图1来说，遮光带11位于拼接模块C和拼接模块D之间的拼接位置、遮光带11位于拼接模块B和拼接模块D之间的拼接位置，遮光带11位于拼接模块D和拼接模块F之间的拼接位置，依次类推，具体可以参见图1，此处不再一一赘述。
本实施例中，切割道22，位于拼接模块100中除了拼接位置之外的边缘位置。可选地，切割道的宽度为60um以上。
本实施例中，测量标记33，所述测量标记33分别位于所述目标拼接模块的空闲(dummy)区域400，所述空闲区域400为不作为有效输出数据的区域。所述目标拼接模块的空闲区域的测量标记可以为两个或两个以上。空闲区域指的是重复的单元组成阵列，在阵列***N圈是有相同结构的单元，但是并不输出。常用的做法是这些不输出的单元在工艺中也是形成实际图形占据位置的，这导致芯片尺寸的增大。本发明能够通过光刻工艺过程中，调节曝光视场大小，不但不需要将虚拟(dummy)区域曝光形成图形，减小芯片尺寸；同时，在空闲区域上放置的测量标记能够得到套测测量结果，该结果有助于监测和补偿光刻拼接精度，能够提高光刻工艺的拼接精度。
结合图1来说，测量标记33可以包括测量子标记331和测量子标记332，所述测量子标记331和测量子标记332还位于任意相邻的两个所述拼接模块的拼接位置。测量子标记331和测量子标记332可以是光刻测量标记或其它测量标记。
本实施例中，拼接模块100中的空闲区域可以存在于拼接模块100一侧或多侧；可选地，对空闲区域数据进行重新设计，可以在空闲区域内选择N个(N可以为整数，也可以是小数)小区域，将N个小区域替换成光刻监测标记，或者在空闲区域上增加N个光刻监测标记。所述测量标记为关键图形层和/或离子注入层；关键图形层包括有源区、多晶硅、第一金属层、深沟槽结构和金属栅极中的至少一种，所述离子注入层包括源漏区、阱区、轻掺杂区中的至少一种。
图2示意性地示出了本发明提供的一种大尺寸芯片设计版图结构示意图，从图2中可见拼接模块D空闲区域设有测量标记，在本发明提供的拼接芯片版图中，通过在大尺寸拼接工艺拼接芯片版图的空闲区域内设计出一个或多个测量标记，空闲区域上对称地放置的测量标记能够得到套测测量结果，该结果有助于监测和补偿光刻拼接精度，能够提高光刻工艺的拼接精度。
基于上述本发明实施例提供的芯片设计版图结构，本发明还提供一种大尺寸芯片光刻拼接精度的监控方法包括如下步骤：
S301，基于上述芯片设计版图结构，对所述拼接模块按照实际芯片版图进行逐一逐层曝光，以在目标晶圆上形成所述实际芯片版图。
S302，利用所述空闲区域上放置的测量标记的套刻测量结果来监测和补偿光刻拼接精度。
一种可能的实施例中，为了获得无缝拼接芯片，可以在先行试验片中对空闲区域进行曝光，通过量测结果，对后续的正式片中通过缩小光刻机曝光视场，不对空闲区域进行曝光，只对有效数据区域进行曝光，从而实现芯片的无缝拼接。
与现有技术相比，本发明技术方案至少存在如下有益效果：空闲区域指的是重复的单元组成阵列，在阵列***N圈是有相同结构的单元，但是并不输出。常用的做法是这些不输出的单元在工艺中也是形成实际图形占据位置的，这导致芯片尺寸的增大。本发明能够通过光刻工艺过程中，调节曝光视场大小，不但不需要将虚拟(dummy)区域曝光形成图形，减小芯片尺寸；同时，在空闲区域上放置的测量标记能够得到套测测量结果，该结果有助于监测和补偿光刻拼接精度，能够提高光刻工艺的拼接精度。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种芯片设计版图结构，其特征在于，包括：
多个拼接模块，所述多个拼接模块包括目标拼接模块，所述目标拼接模块的四周均需要与相邻的拼接模块进行拼接，每个拼接模块小于或等于光刻机的最大曝光视场；
遮光带，设置在所述目标拼接模块四周的拼接位置；
测量标记，分别位于所述目标拼接模块的空闲区域，所述空闲区域是不作为有效输出数据的区域；
切割道，位于所述目标拼接模块中除了所述拼接位置之外的边缘位置。
2.根据权利要求1所述的芯片设计版图结构，其特征在于，所述测量标记还位于除了所述目标拼接模块之外的任意相邻的两个非目标拼接模块的拼接位置，所述非目标拼接模块的至少一侧设有划片道。
3.根据权利要求2所述的芯片设计版图结构，其特征在于，所述测量标记在所述目标拼接模块四周的拼接位置上对称设置。
4.根据权利要求1至3任一项所述的芯片设计版图结构，其特征在于，所述测量标记为关键图形层和/或离子注入层；
所述关键图形层包括有源区、多晶硅、第一金属层、深沟槽结构和金属栅极中的至少一种，所述离子注入层包括源漏区、阱区、轻掺杂区中的至少一种。
5.根据权利要求1至3任一项所述的芯片设计版图结构，其特征在于，所述测量标记为光刻测量标记。
6.根据权利要求1至3任一项所述的芯片设计版图结构，其特征在于，所述拼接模块为小尺寸图形。
7.根据权利要求1至3任一项所述的芯片设计版图结构，其特征在于，所述大尺寸芯片包括图像传感器类型的芯片。
8.根据权利要求2所述的芯片设计版图结构，其特征在于，所述目标拼接模块的空闲区域的测量标记为两个或两个以上。
9.一种大尺寸芯片光刻拼接精度的监控方法，其特征在于，包括：
基于如权利要求1至8任一项所述的芯片设计版图结构，对所述拼接模块按照实际芯片版图进行逐一逐层曝光，以在目标晶圆上形成所述实际芯片版图；
利用所述空闲区域上放置的测量标记的套刻测量结果来监测和补偿光刻拼接精度。
10.根据权利要求9所述的监控方法，其特征在于，对所述拼接模块按照实际芯片版图进行逐一逐层曝光，包括：
在曝光时通过调整光刻机曝光视场，以使不对所述空闲区域进行曝光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111553701.4A CN114256208A (zh) | 2021-12-17 | 2021-12-17 | 芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111553701.4A CN114256208A (zh) | 2021-12-17 | 2021-12-17 | 芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114256208A true CN114256208A (zh) | 2022-03-29 |
Family
ID=80792832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111553701.4A Pending CN114256208A (zh) | 2021-12-17 | 2021-12-17 | 芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114256208A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116203808A (zh) * | 2023-04-20 | 2023-06-02 | 长鑫存储技术有限公司 | 套刻误差的量测方法及套刻标记 |
-
2021
- 2021-12-17 CN CN202111553701.4A patent/CN114256208A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116203808A (zh) * | 2023-04-20 | 2023-06-02 | 长鑫存储技术有限公司 | 套刻误差的量测方法及套刻标记 |
| CN116203808B (zh) * | 2023-04-20 | 2023-10-03 | 长鑫存储技术有限公司 | 套刻误差的量测方法及套刻标记 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110471259B (zh) | 芯片拼接方法 | |
| CN101349864B (zh) | 光掩模及其制造方法和图案转印方法 | |
| JP3754378B2 (ja) | 半導体集積回路装置の製造方法 | |
| US8728713B2 (en) | Stitching methods using multiple microlithographic expose tools | |
| JP5023653B2 (ja) | 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法 | |
| KR0168772B1 (ko) | 포토마스크 및 그를 이용한 반도체 장치 제조 방법 | |
| WO2019012499A1 (en) | METHOD FOR ALIGNING PHOTOLITHOGRAPHIC MASKS AND CORRESPONDING METHOD FOR MANUFACTURING INTEGRATED CIRCUITS IN A SEMICONDUCTOR MATERIAL WAFER | |
| CN101458443A (zh) | 光掩模版及其制作方法、图形化的方法 | |
| JP2013033870A (ja) | 半導体デバイスおよびその製造方法 | |
| KR100611041B1 (ko) | 대면적 액정표시장치를 위한 포토마스크와 어레이기판제작방법 | |
| CN112540507A (zh) | 拼接芯片版图及光刻拼接工艺的套刻精度监控方法 | |
| CN116560193A (zh) | 掩膜版和芯片的形成方法 | |
| CN114256208A (zh) | 芯片设计版图结构及大尺寸芯片光刻拼接精度的监控方法 | |
| KR19990031315A (ko) | 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법 | |
| JP2003209049A (ja) | 半導体装置の製造方法及び製造用マスクセット | |
| US6517997B1 (en) | Production of an integrated optical device | |
| CN114256209A (zh) | 一种大尺寸芯片设计版图结构 | |
| CN112799279A (zh) | 掩膜版 | |
| KR20200003180A (ko) | 마스크 및 어레이 기판의 제조방법 | |
| JP4794408B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
| US7029799B2 (en) | Exposure method for forming pattern for IC chips on reticle by use of master masks | |
| CN113075857B (zh) | 光掩膜图案的处理方法、处理装置和光掩膜版 | |
| JP3555208B2 (ja) | 露光方法 | |
| JP2001305717A (ja) | 半導体集積回路用レチクル | |
| CN117311098A (zh) | 线性图像传感器及制作方法和光刻掩膜版 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |