CN114244347B - 一种用于四端口隔离器的cmt抑制电路及四端口隔离器 - Google Patents
一种用于四端口隔离器的cmt抑制电路及四端口隔离器 Download PDFInfo
- Publication number
- CN114244347B CN114244347B CN202111485155.5A CN202111485155A CN114244347B CN 114244347 B CN114244347 B CN 114244347B CN 202111485155 A CN202111485155 A CN 202111485155A CN 114244347 B CN114244347 B CN 114244347B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- cmt
- output
- port isolator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及一种用于四端口隔离器的CMT抑制电路及四端口隔离器,CMT抑制电路包括:过压保护电路、单向导通电路、开关电路、CMT检测电路和电流泄放电路;CMT检测电路用于接收并根据单向导通电路的第二输出端所输出的输出信号的变化,导通或关断开关电路或电流泄放电路;电流泄放电路用于对开关电路的输出信号进行电流泄放,以控制开关电路的输出信号幅值稳定;开关电路用于接收并依据CMT检测电路的输出信号将单向导通电路的第一输出端所输出的输出信号发送至四端口隔离器的输出电路。本发明提供的CMT抑制电路的结构简单,能够有效抑制CMT事件,应用到四端口隔离器中能显著提高四端口隔离器的CMTI性能和工作可靠性。
Description
技术领域
本发明涉及共模瞬态抑制电路,尤其涉及一种用于四端口隔离器的CMT抑制电路及四端口隔离器。
背景技术
在军用电子***、航空航天设备和医疗设备等电子设备中,为了消除信号的噪声,保护器件及使用者免受高压伤害,通常在电子设备中加入隔离器。
当前,光耦合器一直是隔离器的主要选择,但是其存在易老化、功耗高、寿命短等缺点,限制了其使用场景。为了兼容光耦合器的端口且规避光耦合器的缺点,申请号为201610878177.0的专利提出一种使用集成电路工艺制造的四端口数字隔离器在***级1:1替换光耦合器。但是该四端口隔离器仅支持外部正电平信号输入,随后申请号为201910330563.X的专利提出的线性隔离器,引脚兼容四端口光耦合器,能够隔离传输模拟信号或数字信号,同时还能够传输正电平信号或负电平信号。然而,上述专利提出的四端口隔离器的接收端对共模噪声较敏感,共模瞬态抑制的性能差,工作可靠性低。
发明内容
为解决上述技术问题,本发明提供了一种用于四端口隔离器的CMT抑制电路及四端口隔离器。
本发明的一种用于四端口隔离器的CMT抑制电路的技术方案如下:
包括:过压保护电路(110)、单向导通电路(120)、开关电路(130)、CMT检测电路(140)和电流泄放电路(150);所述过压保护电路(110)的输入端与四端口隔离器的整流滤波电路(25)连接,所述过压保护电路(110)的输出端与所述单向导通电路(120)的输入端连接,所述单向导通电路(120)包括两个输出端,分别连接所述开关电路(130)的第一输入端和所述CMT检测电路(140)的输入端;
所述CMT检测电路(140)用于:接收并根据单向导通电路(120)的第二输出端所输出的输出信号的变化,导通或关断所述开关电路(130)或所述电流泄放电路(150);
所述电流泄放电路(150)用于:对所述开关电路(130)的输出信号进行电流泄放,以控制所述开关电路(130)的输出信号幅值稳定;
所述开关电路(130)用于:接收并依据所述CMT检测电路(140)的输出信号将所述单向导通电路(120)的第一输出端所输出的输出信号发送至所述四端口隔离器的输出电路(27)。
本发明的一种用于四端口隔离器的CMT抑制电路的有益效果如下:
本发明提供的一种用于四端口隔离器的CMT抑制电路的结构简单,能够有效抑制CMT事件,应用到四端口隔离器中能显著提高四端口隔离器的CMTI性能和工作可靠性。
在上述方案的基础上,本发明的一种用于四端口隔离器的CMT抑制电路还可以做如下改进。
进一步,所述CMT检测电路(140)具体包括:信号输入端、第一PMOS管(1)、第二PMOS管(8)、第三PMOS管(10)、第一NMOS管(7)、第二NMOS管(9)、第三NMOS管(11)、第一电阻(2)、第二电阻(3)、第三电阻(4)、第四电阻(6)、电容(5)和信号输出端,其中,所述CMT检测电路(140)的信号输入端分别与所述第一PMOS管(1)的源极、所述第二PMOS管(8)的源极、所述第三PMOS管(10)的源极和所述第四电阻(6)连接,所述第一PMOS管(1)的栅极与所述第一电阻(2)连接,所述第一PMOS管(1)的漏极分别与所述第二电阻(3)和所述第三电阻(4)连接,所述第三电阻(4)的另一端分别与所述电容(5)和所述第一NMOS管(7)的栅极连接,所述第一NMOS管(7)的漏极与所述第四电阻(6)、所述第二PMOS管(8)的栅极和所述第二NMOS管(9)的栅极连接,所述第二PMOS管(8)的漏极、所述第二NMOS管(9)的漏极、所述第三PMOS管(10)的栅极和所述第三NMOS管(11)的栅极连接,所述第三PMOS管(10)的漏极和所述第三NMOS管(11)的漏极与所述CMT检测电路(140)的信号输出端连接。
采用上述进一步方案的有益效果是:通过CMT检测电路监测输入信号的变化控制开关电路和电流泄放电路的状态;当输入信号的变化达到预设的阈值时,CMT检测电路输出控制信号,将电流泄放电路置于导通状态,将开关电路置于关断状态;当输入信号的幅值变化未达到预设阈值时,开关电路处于导通状态,电流泄放电路处于关断状态。
进一步,所述电流泄放电路(150)具体包括:第四NMOS管,所述第四NMOS管的栅极与所述CMT检测电路(140)的信号输出端连接,所述第四NMOS管的漏极与所述开关电路(130)的输出端连接,所述第四NMOS管的源极接地。
采用上述进一步方案的有益效果是:通过电流泄放电路控制输出信号的幅值。
本发明的一种四端口隔离器的技术方案如下:
包括四端口隔离器本体和上述一种用于四端口隔离器的CMT抑制电路,所述CMT抑制电路(26)的所述过压保护电路(110)的输入端与所述四端口隔离器本体的所述整流滤波电路(25)的输出端连接,所述CMT抑制电路(26)的所述开关电路(130)的输出端与所述四端口隔离器本体的所述输出电路(27)连接。
本发明的一种四端口隔离器的有益效果如下:
本发明通过在四端口隔离器本体中设置一个CMT抑制电路,能够有效抑制CMT事件,显著提高了四端口隔离器的性能和工作的可靠性。
进一步,还包括:依次连接的发送电路(22)、耦合传输电路(23),所述发送电路(22)设置第一信号输入端(20)和第一接地端(21);
所述耦合传输电路(23)用于:向整流滤波电路(25)耦合所述发送电路(22)的输出信号;
所述发送电路(22)用于:对所述第一信号输入端(20)接收的原始输入信号进行转换并编码,得到编码信号并经所述耦合传输电路(23)发送至所述整流滤波电路(25)。
进一步,还包括:所述整流滤波电路(25)、所述CMT抑制电路(26)和所述输出电路(27)构成接收电路(24),所述接收电路(24)设置第一信号输出端(28)和第二接地端(29);
所述接收电路(24)用于:将接收到的所述编码信号通过所述整流滤波电路(25)进行解码得到解码信号,所述解码信号传输至所述CMT抑制电路(26)进行处理,得到驱动信号,并根据所述驱动信号驱动所述输出电路(27),以使所述输出电路(27)通过所述第一信号输出端(28)输出最终输出信号。
进一步,所述四端口隔离器可传输数字信号或模拟信号,所述模拟信号或所述数字信号可为正电平信号或负电平信号。
本发明的一种封装管壳的技术方案如下:
包括:第一芯片(100)和第二芯片(200),其中:
第一芯片(100)由上述四端口隔离器的实施例中的发送电路(22)和耦合传输电路(23)封装而成;
第二芯片(200)由上述四端口隔离器的实施例中的接收电路(24)封装而成。
本发明的一种电子设备的技术方案如下:
包括如上述技术方案所述的四端口隔离器。
本发明附加方面的优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明实践了解到。
附图说明
图1为本发明实施例的一种用于四端口隔离器的CMT抑制电路的框架示意图;
图2为本发明实施例的一种用于四端口隔离器的CMT抑制电路中的过压保护电路的结构示意图;
图3为本发明实施例的一种用于四端口隔离器的CMT抑制电路中的单向导通电路的结构示意图;
图4为本发明实施例的一种用于四端口隔离器的CMT抑制电路中的CMT检测电路的结构示意图;
图5为一种用于四端口隔离器的CMT抑制电路的另一种实施例的电路结构示意图;
图6为本发明实施例的一种四端口隔离器的结构示意图;
图7为本发明实施例中的一种四端口隔离器中的无CMT事件时的关键节点信号波形示意图;
图8为本发明实施例中的一种四端口隔离器中的发生CMT事件时的关键节点信号波形示意图;
图9为本发明实施例中的一种四端口隔离中的无CMTI抑制电路时各节点信号波形图;
图10为本发明实施例中的一种封装管壳的芯片封装结构示意图。
具体实施方式
如图1所示,本发明实施例的一种用于四端口隔离器的CMT抑制电路,包括:过压保护电路(110)、单向导通电路(120)、开关电路(130)、CMT检测电路(140)和电流泄放电路(150);所述过压保护电路(110)的输入端与四端口隔离器的整流滤波电路(25)连接,所述过压保护电路(110)的输出端与所述单向导通电路(120)的输入端连接,所述单向导通电路(120)包括两个输出端,分别连接所述开关电路(130)的第一输入端和所述CMT检测电路(140)的输入端;
所述CMT检测电路(140)用于:接收并根据单向导通电路(120)的第二输出端所输出的输出信号的变化,导通或关断所述开关电路(130)或所述电流泄放电路(150);
所述电流泄放电路(150)用于:对所述开关电路(130)的输出信号进行电流泄放,以控制所述开关电路(130)的输出信号幅值稳定;
所述开关电路(130)用于:接收并依据所述CMT检测电路(140)的输出信号将所述单向导通电路的第一输出端所输出的输出信号发送至所述四端口隔离器的输出电路(27)。
本发明提供的一种用于四端口隔离器的CMT抑制电路的结构简单,能够有效抑制CMT事件,应用到四端口隔离器中能显著提高四端口隔离器的CMTI性能和工作可靠性。
具体地,在CMT抑制电路(26)中,过压保护电路(110)的输入端用于连接四端口隔离器的整流滤波电路(25)的输出端;过压保护电路(110)的输出端与所述单向导通电路(120)的输入端连接,所述单向导通电路(120)包括两个输出端,分别连接所述开关电路(130)的第一输入端和所述CMT检测电路(140)的输入端;CMT检测电路(140)的输出端分别连接电流泄放电路(150)的第一输入端和开关电路(130)的第二输入端;开关电路(130)的输出端连接电流泄放电路(150)的第二输入端。
其中,所述过压保护电路(110)用于:接收所述整流滤波电路(25)输出端发送的第一原始输入信号,对超过预设第二阈值电压的所述第一原始输入信号进行钳位处理,得到所述第一输入信号,并将所述第一输入信号发送至所述单向导通电路(120);所述单向导通电路(120)用于:当所述单向导通电路(120)的正端电压高于负端电压时,向所述开关电路(130)和所述CMT检测电路(140)传输所述第一输入信号;否则,所述单向导通电路(120)截止。
具体地,如图2所示,过压保护电路(110)可采用齐纳二极管实现,其中齐纳二极管的正极与参考地连接,二极管的负极与输入信号连接。受到CMT干扰,当输入信号幅值高于过压保护电路预设高阈值时,过压保护电路(110)中的齐纳二极管被击穿,将输入信号幅值钳位在二极管的击穿电压值,被钳位的信号无共模干扰,从而避免输入信号电位过高将电路中其他的器件击穿的危害;受到CMT干扰,当输入信号幅值低于过压保护电路(110)预设低阈值时,通常为一个齐纳二极管导通压降,此时,齐纳二极管正向导通,二极管两端的电压被钳位在一个二极管的导通压降上,被钳位的信号无共模干扰,从而避免接地端的电位过高将电路中其他的器件击穿的危害。
如图3所示,单向导通电路(120)可由两个二极管实现,二极管的正极都与输入信号连接,一个二极管的负极即第一输出端与开关电路(130)的第一输入端连接,另一个二极管的负极即第二输出端与CMT检测电路(140)连接。
较优地,所述CMT检测电路(140)具体包括:信号输入端、第一PMOS管(1)、第二PMOS管(8)、第三PMOS管(10)、第一NMOS管(7)、第二NMOS管(9)、第三NMOS管(11)、第一电阻(2)、第二电阻(3)、第三电阻(4)、第四电阻(6)、电容(5)和信号输出端,其中,所述CMT检测电路(140)的信号输入端分别与所述第一PMOS管(1)的源极、所述第二PMOS管(8)的源极、所述第三PMOS管(10)的源极和所述第四电阻(6)连接,所述第一PMOS管(1)的栅极与所述第一电阻(2)连接,所述第一PMOS管(1)的漏极分别与所述第二电阻(3)和所述第三电阻(4)连接,所述第三电阻(4)的另一端分别与所述电容(5)和所述第一NMOS管(7)的栅极连接,所述第一NMOS管(7)的漏极与所述第四电阻(6)、所述第二PMOS管(8)的栅极和所述第二NMOS管(9)的栅极连接,所述第二PMOS管(8)的漏极、所述第二NMOS管(9)的漏极、所述第三PMOS管(10)的栅极和所述第三NMOS管(11)的栅极连接,所述第三PMOS管(10)的漏极和所述第三NMOS管(11)的漏极与所述CMT检测电路(140)的信号输出端连接。
其中,当存在CMT干扰时,导通所述第一PMOS管(1),以使通过所述第一PMOS管(1)的电流通过所述第三电阻(4)为所述电容(5)充电,所述第一NMOS管(7)的栅极电压未达到NMOS管阈值电压,控制所述电流泄放电路(150)置于导通状态、所述开关电路(130)置于关断状态,;当没有CMT干扰或所述电容(5)充电完成,所述第一NMOS管(7)的栅级电压达到对应的阈值电压时,所述第一NMOS管(7)导通,控制所述开关电路(130)置于导通状态,所述电流泄放电路(150)置于关断状态。
具体地,如图4所示,当受到CMT干扰,第一PMOS管(1)的源极电压升高,当第一PMOS管(1)的源极电压达到PMOS管阈值电压时,第一PMOS管(1)导通,第一PMOS管(1)的漏极电压与第一PMOS管(1)源极电压一致,流过第一PMOS管(1)的电流通过第三电阻(4)给电容(5)充电,由于第三电阻(4)和电容(5)的存在,第一NMOS管(7)的栅极电压不跟随第一PMOS管(1)的漏极电压变化,第一NMOS管(7)的漏极电压和第一PMOS管(1)的源极电压都高于PMOS管阈值电压,经过两级反相器后的CMT检测电路(140)的信号输出端电压也都高于PMOS管阈值电压,此时开关电路(130)置于关断状态,电流泄放电路(150)置于导通状态将CMT电流泄放掉;当所述电容(5)充电完成,第一NMOS管(7)的栅极电压升高到NMOS管阈值电压,第一NMOS管(7)导通,第一NMOS管(7)的漏极电压被置低,经过两级反相器之后也为低,此时开关电路(130)置于开通状态,电流泄放电路(150)置于截止状态。
较优地,所述电流泄放电路(150)具体包括:第四NMOS管,所述第四NMOS管的栅极与所述CMT检测电路(140)的信号输出端连接,所述第四NMOS管的漏极与所述开关电路(130)的输出端连接,所述第四NMOS管的源极接地。
其中,所述电流泄放电路(150)具体用于:通过所述第四NMOS管的栅极接收所述CMT检测电路(140)的信号输出端所输出的输出信号,当所述CMT检测电路(140)的输出电压小于所述预设阈值时,所述电流泄放电路(150)中无电流通过;否则,控制所述电流泄放电路(150)处于导通状态时,将流过所述开关电路(130)的CMT电流通过所述第四NMOS管的源极泄放。
具体地,电流泄放电路(150)控制CMT抑制电路(26)的输出信号的幅值,有导通和截止两个状态,电路处于截止状态时,电路所在支路为高阻态,此时电路中无电流流过;当电路处于导通状态时,电路所在支路为低阻态,为电流泄放提供电流通路;电流泄放电路(150)可通过第四NMOS管实现,第四NMOS管的栅极与CMT检测电路(140)的输出端连接,第四NMOS管的漏极与所述开关电路(130)输出端连接,第四NMOS管的源极接地。
本发明的一种用于四端口隔离器的CMT抑制电路的另一种实施例具体内容为:
针对CMT干扰,电路分为四种情况分别处理。
第一种情况是输入信号高,CMT干扰将进一步增加信号的幅值使其达到过压保护电路(110)的高阈值,此时过压保护电路(110)开始工作将输入信号幅值钳位在一个安全电压值,被钳位的信号消除共模干扰,信号经过单向导通电路(120)和开关电路(130)后输出,此时单向导通电路(120)导通,CMT检测电路(140)工作,输出控制信号将开关电路(130)置于开通状态、电流泄放电路(150)置于截止状态,电流泄放电路(150)中无电流流过;
第二种情况是输入信号低,CMT干扰使信号的幅值增加但未达到过压保护电路1的高阈值,此时过压保护电路(110)不工作,单向导通电路(120)导通,CMT检测电路(140)工作,输出控制信号将开关电路(130)置于关断状态,阻断CMT传输通路,同时将电流泄放电路(150)置于导通状态,将CMT事件产生的电流泄放,保证输出信号稳定;
第三种情况是输入信号高,CMT干扰使信号的幅值降低但未达到过压保护电路(110)的低阈值,此时过压保护电路(110)不工作,单向导通电路(120)截止,阻断共模干扰通路,CMT检测电路(140)工作,输出控制信号将开关电路(130)置于开通状态、电流泄放电路(150)置于截止状态,电流泄放电路(150)中无电流流过,确保输出信号幅值保持稳定;
第四种情况是输入信号低,CMT事件将进一步降低信号的幅值使其达到过压保护电路(110)的低阈值,此时过压保护电路(110)开始工作,将输入信号幅值钳位在一个安全电压值,被钳位的信号消除共模干扰,信号经过单向导通电路(120)和开关电路(130)后输出,此时单向导通电路(120)导通,CMT检测电路(140)工作,输出控制信号将开关电路(130)置于开通状态、电流泄放电路(150)置于截止状态,电流泄放电路(150)中无电流流过。
具体地,如图5所示,包括:第一二极管(51)、第二二极管(52)、第三二极管(69),第五电阻(53)、第六电阻(55)、第七电阻(56)、第八电阻(57)、第九电阻(60)、第十电阻(68)、第一电容(58),第五PMOS管(54)、第六PMOS管(59)、第七PMOS管(62)、第八PMOS管(64)、第九PMOS管(66)、第五NMOS管(61)、第六NMOS管(63)、第七NMOS管(65)、第八NMOS管(67)。
第三二极管(69)可采用齐纳二极管,第三二极管(69)的负极与输入端连接,正极与参考地连接。第一二极管(51)的正极和第二二极管(52)的正极和输入端连接。第一二极管(51)的负极与第五电阻(53)的一端、第五PMOS管(54)的源极、第九电阻(60)的一端、第七PMOS管(62)的源极,第八PMOS管(64)的源极、第九PMOS管(66)的栅极连接。第二二极管(52)的负极与第六PMOS管(59)的源极连接。第六PMOS管(59)的栅极与第八PMOS管(64)的漏极、第七NMOS管(65)的漏极、第八NMOS管(67)的栅极连接。第六PMOS管(59)的漏极、第九PMOS管(66)的源极、第八NMOS管(67)的漏极、第十电阻(68)的一端与输出端连接。第五PMOS管(54)的栅极与第六电阻(55)的一端连接,第五PMOS管(54)的漏极与第七电阻(56)、第八电阻(57)的一端连接。第八电阻(57)的另一端与第一电容(58)的一端,第五NMOS管(61)的栅极连接。第五NMOS管(61)的漏极与第九电阻(60)的另一端、第七PMOS管(62)的栅极、第六NMOS管(63)的栅极连接。第七PMOS管(62)的漏极与第六NMOS管(63)的漏极、第八PMOS管(64)的栅极、第七NMOS管(65)的栅极连接。第五电阻(53)的另一端、第六电阻(55)的另一端、第七电阻(56)的另一端、第一电容(58)的另一端、第五NMOS管(61)的源极、第六NMOS管(63)的源极、第七NMOS管(65)的源极、第九PMOS管(66)的漏极、第八NMOS管(67)的源极,第十电阻(68)的另一端与参考地连接。V1为CMT抑制电路(26)的输入信号,V4为CMT抑制电路(26)的输出信号,V4可用于驱动输出电路。无CMT事件发生时,V4的信号幅值略低于V1的信号幅值。
CMT事件发生时,当发送电路的地电势高于接收电路地电势时,共模干扰导致V1的信号幅值迅速增加,当V1的信号幅值达到第三二极管(69)的击穿电压时,第三二极管(69)被击穿,V1的信号幅值被钳位在第三二极管(69)的击穿电压值。
当V1的信号幅值未达到第三二极管(69)的击穿电压时,V2的信号幅值跟随V1迅速增加,V3跟随V2变化也迅速增加,此时第六PMOS管(59)关断,第八NMOS管(67)打开将CMT电流迅速泄放,保证V4信号的稳定,保护输出电路不被击穿。当第八电阻(57)和第一电容(58)构成的RC电路完成充电时,V3变为低电平,此时第六PMOS管(59)打开,第八NMOS管(67)关断,V4正常输出。
当接收电路的地电势高于接收发送电路地电势时,共模干扰导致V1的信号幅值迅速减小,当V1的信号幅值低于参考地的一个第三二极管(69)的导通压降时,二极管第三二极管(69)被导通,V1的信号幅值被钳位在第三二极管(69)的一个导通压降。
当V1的信号幅值迅速降低但高于参考地的一个第三二极管(69)的导通压降时,二极管第一二极管(51)和第二二极管(52)截止,此时V2和V4不跟随V1迅速减小,保证V4信号的稳定,使得V4正常输出。
无CMT事件时,当输入信号为高电平时,V1,V2为高电平,第九PMOS管(66)关断,此时V3是低电平,第六PMOS管(59)打开,第八NMOS管(67)关断,V4输出稳定的高电平。无CMT事件时,当输入信号从高电平变为低电平时,V1,V2,V3为低电平,第六PMOS管(59)关断,第九PMOS管(66)打开,第八NMOS管(67)关断,V4留存的电荷通过第九PMOS管(66)泄放到地,V4稳定输出低电平。
如图6所示,本发明实施例的一种四端口隔离器,包括:
所述CMT抑制电路(26)的所述过压保护电路(110)的输入端与所述四端口隔离器本体的所述整流滤波电路(25)的输出端连接,所述CMT抑制电路(26)的所述开关电路(130)的输出端与所述四端口隔离器本体的所述输出电路(27)连接。
较优地,还包括:依次连接的发送电路(22)、耦合传输电路(23),所述发送电路(22)设置第一信号输入端(20)和第一接地端(21);
所述耦合传输电路(23)用于:向整流滤波电路(25)耦合所述发送电路(22)的输出信号;
所述发送电路(22)用于:对所述第一信号输入端(20)接收的原始输入信号进行转换并编码,得到编码信号并经所述耦合传输电路(23)发送至所述整流滤波电路(25)。
较优地,还包括:所述整流滤波电路(25)、所述CMT抑制电路(26)和所述输出电路(27)构成接收电路(24),所述接收电路(24)设置第一信号输出端(28)和第二接地端(29);
所述接收电路(24)用于:将接收到的所述编码信号通过所述整流滤波电路(25)进行解码得到解码信号,所述解码信号传输至所述CMT抑制电路(26)进行处理,得到驱动信号,并根据所述驱动信号驱动所述输出电路(27),以使所述输出电路(27)通过所述第一信号输出端(28)输出最终输出信号。
较优地,所述四端口隔离器可传输数字信号或模拟信号,所述模拟信号或所述数字信号可为正电平信号或负电平信号。
具体地,四端口隔离器包括:依次连接的发送电路(22)、耦合传输电路(23)和接收电路(24),发送电路(22)设置第一信号输入端(20)、第一接地端(21),接收电路(24)设置有第一信号输出端(28)和第二接地端(29),当所述输入信号为负电平信号(如-5~0V)时,将所述负电平信号转换成正电平信号(0~5V),并对正电平信号进行编码得到频率较高且随机变化的编码信号;当所述输入信号为正电平信号(如0~5V)时,对正电平信号进行编码得到频率较高且随机变化的编码信号;当所述输入信号为参考电平时(通常为0),输出编码信号为参考电平。所述编码信号通过耦合传输电路(23)传输至接收电路(24)。所述接收电路(24)包括依次连接的整流滤波电路(25)、CMT抑制电路(26)和输出电路(27),整流滤波电路(25)对编码信号进行整流滤波得到解码信号,解码信号经过CMT抑制电路(26)处理后得到驱动信号,驱动信号用于驱动输出电路(27)并得到最终输出信号。通过CMT抑制电路(26)抑制CMT事件对输出电路(27)的影响,确保输出电路(27)结构不被损坏并输出正确信号。当编码信号为频率随机变化的的信号时,编码信号通过耦合传输电路(23)传输至接收电路(24)。所述接收电路(24)中的整流滤波电路(25)对编码信号进行整流滤波得到解码信号,解码信号经过CMT抑制电路(26)后得到驱动信号,驱动信号用于驱动输出电路(27),输出电路(27)工作并最终输出低电平信号,即预设参考电平,通常采用0V;当编码信号为参考电平时,所述接收电路3中的整流滤波电路(25)输出的解码信号为参考电平,驱动信号为参考电平,输出电路(27)截止并最终输出高电平信号,即正电平。
其中,整流滤波电路(25)可采用全桥整流和RC滤波电路实现,用于对接收到的编码信号进行整流滤波得到解码信号。
如图7所示,输入信号可能为正电平信号,也可能为负电平信号,其中,当输入负电平信号时,经过发送电路(22)中的双向整流电路处理后,将负电平信号的相位翻转180度,转换为正电平信号,变为A波形。然后该正电平信号经过再经过发送电路(22)中的编码电路编码得到频率较高且随机变化的编码信号,即为B波形。编码信号经耦合传输电路(23)传输后,变为C波形,无CMT事件发生时,C经过整流滤波电路(25)解码后得到与输入信号的频率相同的解码信号,即为D波形,通过CMT抑制电路(26)后得到驱动信号,即为E波形。驱动信号E驱动输出电路(27)得到最终输出波形,当驱动信号为高电平时,输出电路打开,输出低电平信号,当驱动信号为低电平时,输出电路截止,输出高电平,因此输出信号与输入信号相位相反。
如图8所示,输入信号可能为正电平信号,也可能为负电平信号,其中,当输入负电平信号时,经过发送电路(22)中的双向整流电路处理后,将负电平信号的相位翻转180度,转换为正电平信号,变为A波形。然后该正电平信号经过发送电路(22)中的编码电路编码得到频率较高且随机变化的编码信号,即为B波形。编码信号经耦合传输电路(23)传输后,变为C波形,C经过整流滤波电路(25)解码后得到与输入信号的频率相同的解码信号,即为D波形,D波形通过CMT抑制电路(26)后得到驱动信号,即为E波形。当输入信号为低电平且第一接地端(21)的电势高于第二接地端(29)时,受到共模噪声干扰,编码信号B在1104点出现尖峰,1104点信号经过耦合传输和解调后对应解调信号D的1107点,受到CMT抑制电路(26)作用,1107点信号幅值与图9中307点信号幅值相比显著降低,1107点信号经过CMT抑制电路(26)处理后对应E信号1110点,1110信号幅值非常低,不会导致输出电路错误打开,进而避免出现错误输出信号。当输入信号为高电平且第一接地端(21)的电势高于第二接地端(29)时,受到共模噪声干扰,编码信号B在1105点振荡幅值显著增加,1105点信号经过耦合传输和解调后对应解调信号D的1108点,受到CMT抑制电路(26)作用,1108点信号幅值与图9中308点信号幅值相比显著降低,1108点信号经过CMT抑制电路(26)后幅值正常,不会导致输出电路被击穿。当输入信号为高电平且第二接地端(29)的电势高于第一接地端(21)时,受到共模噪声干扰,编码信号B在1106点的振荡幅值显著降低,1106点的信号经过耦合传输和解调后对应解调信号D的1109点,受到CMT抑制电路(26)作用,1109点信号幅值与图9中309点信号幅值相比显著增加,该点信号不会导致输出电路错误关断,进而避免出现错误输出信号。
如图10所示,本发明实施例的一种封装管壳,包括:第一芯片(100)和第二芯片(200),其中:
第一芯片(100)由上述四端口隔离器的实施例中的发送电路(22)和耦合传输电路(23)封装而成;
第二芯片(200)由上述四端口隔离器的实施例中的接收电路(24)封装而成。
第一芯片(100)和第二芯片(200)之间通过键合线或其他连接方式封装在同一管壳中,第一芯片(100)的引脚为信号输入端和第一接地端,第二芯片(200)的引脚为信号输出端和第二接地端,在实际工作时,第二芯片(200)的信号输出端口可以外接电阻RL和电源VCC,完成信号输出。
在本发明实施例中的一种电子设备,包括如上述任意实施例所述的一种用于四端口隔离器的CMT抑制电路或一种四端口隔离器。
应理解,电子设备指的是包含上述各实施例中任一所述的四端口隔离器的军用电子***、航空航天电子设备、医疗设备等。
读者应理解,在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置,可以通过其它的方式实现。例如,以上所描述的装置实施例仅是示意性的,例如,电路的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个电子元器件可以结合或者可以集成到另一个电路。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (7)
1.一种用于四端口隔离器的CMT抑制电路,其特征在于,包括:过压保护电路(110)、单向导通电路(120)、开关电路(130)、CMT检测电路(140)和电流泄放电路(150);所述过压保护电路(110)的输入端与四端口隔离器的整流滤波电路(25)连接,所述过压保护电路(110)的输出端与所述单向导通电路(120)的输入端连接,所述单向导通电路包括两个输出端,分别连接所述开关电路(130)的第一输入端和所述CMT检测电路(140)的输入端;
所述CMT检测电路(140)用于:接收并根据单向导通电路(120)的第二输出端所输出的输出信号的变化,导通或关断所述开关电路(130)或所述电流泄放电路(150);
所述电流泄放电路(150)用于:对所述开关电路(130)的输出信号进行电流泄放,以控制所述开关电路(130)的输出信号幅值稳定;
所述开关电路(130)用于:接收并依据所述CMT检测电路(140)的输出信号将所述单向导通电路(120)的第一输出端所输出的输出信号发送至所述四端口隔离器的输出电路(27)。
2.根据权利要求1所述的一种用于四端口隔离器的CMT抑制电路,其特征在于,所述CMT检测电路(140)具体包括:信号输入端、第一PMOS管(1)、第二PMOS管(8)、第三PMOS管(10)、第一NMOS管(7)、第二NMOS管(9)、第三NMOS管(11)、第一电阻(2)、第二电阻(3)、第三电阻(4)、第四电阻(6)、电容(5)和信号输出端,其中,所述CMT检测电路(140)的信号输入端分别与所述第一PMOS管(1)的源极、所述第二PMOS管(8)的源极、所述第三PMOS管(10)的源极和所述第四电阻(6)连接,所述第一PMOS管(1)的栅极与所述第一电阻(2)连接,所述第一PMOS管(1)的漏极分别与所述第二电阻(3)和所述第三电阻(4)连接,所述第三电阻(4)的另一端分别与所述电容(5)和所述第一NMOS管(7)的栅极连接,所述第一NMOS管(7)的漏极与所述第四电阻(6)、所述第二PMOS管(8)的栅极和所述第二NMOS管(9)的栅极连接,所述第二PMOS管(8)的漏极、所述第二NMOS管(9)的漏极、所述第三PMOS管(10)的栅极和所述第三NMOS管(11)的栅极连接,所述第三PMOS管(10)的漏极和所述第三NMOS管(11)的漏极与所述CMT检测电路(140)的信号输出端连接。
3.根据权利要求1或2所述的一种用于四端口隔离器的CMT抑制电路,其特征在于,所述电流泄放电路(150)具体包括:第四NMOS管,所述第四NMOS管的栅极与所述CMT检测电路(140)的信号输出端连接,所述第四NMOS管的漏极与所述开关电路(130)的输出端连接,所述第四NMOS管的源极接地。
4.一种四端口隔离器,其特征在于,包括四端口隔离器本体和上述权利要求1-3任一项所述的一种用于四端口隔离器的CMT抑制电路,所述CMT抑制电路(26)的所述过压保护电路(110)的输入端与所述四端口隔离器本体的所述整流滤波电路(25)的输出端连接,所述CMT抑制电路(26)的所述开关电路(130)的输出端与所述四端口隔离器本体的所述输出电路(27)连接。
5.根据权利要求4所述的一种四端口隔离器,其特征在于,还包括:依次连接的发送电路(22)、耦合传输电路(23),所述发送电路(22)设置第一信号输入端(20)和第一接地端(21);
所述耦合传输电路(23)用于:向整流滤波电路(25)耦合所述发送电路(22)的输出信号;
所述发送电路(22)用于:对所述第一信号输入端(20)接收的原始输入信号进行转换并编码,得到编码信号并经所述耦合传输电路(23)发送至所述整流滤波电路(25)。
6.根据权利要求5所述的一种四端口隔离器,其特征在于,还包括:所述整流滤波电路(25)、所述CMT抑制电路(26)和所述输出电路(27)构成接收电路(24),所述接收电路(24)设置第一信号输出端(28)和第二接地端(29);
所述接收电路(24)用于:将接收到的所述编码信号通过所述整流滤波电路(25)进行解码得到解码信号,所述解码信号传输至所述CMT抑制电路(26)进行处理,得到驱动信号,并根据所述驱动信号驱动所述输出电路(27),以使所述输出电路(27)通过所述第一信号输出端(28)输出最终输出信号。
7.根据权利要求4-6任一项所述的一种四端口隔离器,其特征在于,所述四端口隔离器可传输数字信号或模拟信号,所述模拟信号或所述数字信号可为正电平信号或负电平信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111485155.5A CN114244347B (zh) | 2021-12-07 | 2021-12-07 | 一种用于四端口隔离器的cmt抑制电路及四端口隔离器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111485155.5A CN114244347B (zh) | 2021-12-07 | 2021-12-07 | 一种用于四端口隔离器的cmt抑制电路及四端口隔离器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114244347A CN114244347A (zh) | 2022-03-25 |
CN114244347B true CN114244347B (zh) | 2022-11-08 |
Family
ID=80753636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111485155.5A Active CN114244347B (zh) | 2021-12-07 | 2021-12-07 | 一种用于四端口隔离器的cmt抑制电路及四端口隔离器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114244347B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10601614B1 (en) * | 2018-09-24 | 2020-03-24 | Texas Instruments Incorporated | Methods, apparatus, and systems to increase common-mode transient immunity in isolation devices |
CN113037057A (zh) * | 2021-03-16 | 2021-06-25 | 电子科技大学 | 一种具有高共模噪声抑制能力的ldo和驱动电路 |
EP3846345A1 (en) * | 2019-12-31 | 2021-07-07 | Vddtech | Fast digital isolator |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10819543B2 (en) * | 2016-01-11 | 2020-10-27 | Texas Instruments Incorporated | Common mode transient immunity circuit for opto-isolator emulation |
-
2021
- 2021-12-07 CN CN202111485155.5A patent/CN114244347B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10601614B1 (en) * | 2018-09-24 | 2020-03-24 | Texas Instruments Incorporated | Methods, apparatus, and systems to increase common-mode transient immunity in isolation devices |
EP3846345A1 (en) * | 2019-12-31 | 2021-07-07 | Vddtech | Fast digital isolator |
CN113037057A (zh) * | 2021-03-16 | 2021-06-25 | 电子科技大学 | 一种具有高共模噪声抑制能力的ldo和驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN114244347A (zh) | 2022-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10819543B2 (en) | Common mode transient immunity circuit for opto-isolator emulation | |
US20160323115A1 (en) | Power Supply Protection System and Method for POE | |
CN108199362B (zh) | 一种io接口esd漏电保护电路 | |
CN101227087A (zh) | PoE端口及其防雷保护装置 | |
CN107359608A (zh) | 一种直流电防接反保护电路 | |
US8773823B2 (en) | Overvoltage protection structure for a differential link | |
CN114244347B (zh) | 一种用于四端口隔离器的cmt抑制电路及四端口隔离器 | |
CN115513921A (zh) | 过流保护电路、电路板组件及热插拔设备 | |
CN117060910A (zh) | 一种绝缘栅双极型晶体管驱动电路 | |
CN211530726U (zh) | 过压保护电路及仪表终端 | |
US8754698B2 (en) | Circuit and method for signal voltage transmission within a driver of a power semiconductor switch | |
CN207475184U (zh) | 一种电池保护电路 | |
CN109449910A (zh) | 一种保护电路 | |
CN103259254B (zh) | 一种串联igbt阀组保护***及保护方法 | |
JP2012244716A (ja) | 保護回路、および電子機器 | |
CN209104802U (zh) | 一种保护电路 | |
CN221428894U (zh) | 一种安全型数字量输入电路 | |
CN110912081A (zh) | 电机过压保护电路及电机 | |
CN111064161A (zh) | 一种增强服务器抗eft干扰的*** | |
CN219535630U (zh) | 一种抗浪涌冲击电路和抗浪涌冲击器 | |
CN217543837U (zh) | 通用串行总线开关电路及电子设备 | |
CN116800246B (zh) | 隔离电路和聚变拍摄装置 | |
CN113608004B (zh) | 一种宽幅电压检测电路 | |
CN116248094A (zh) | 一种共模瞬态抑制电路及非光隔离直流固态继电器 | |
CN210985644U (zh) | 电机过压保护电路及电机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |