CN114244300A - 滤波器组件及其制造方法、电子设备 - Google Patents

滤波器组件及其制造方法、电子设备 Download PDF

Info

Publication number
CN114244300A
CN114244300A CN202010941985.3A CN202010941985A CN114244300A CN 114244300 A CN114244300 A CN 114244300A CN 202010941985 A CN202010941985 A CN 202010941985A CN 114244300 A CN114244300 A CN 114244300A
Authority
CN
China
Prior art keywords
filter
layer
film layer
film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010941985.3A
Other languages
English (en)
Inventor
庞慰
黄源清
张孟伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROFS Microsystem Tianjin Co Ltd
Original Assignee
ROFS Microsystem Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ROFS Microsystem Tianjin Co Ltd filed Critical ROFS Microsystem Tianjin Co Ltd
Priority to CN202010941985.3A priority Critical patent/CN114244300A/zh
Priority to PCT/CN2021/116977 priority patent/WO2022052915A1/zh
Publication of CN114244300A publication Critical patent/CN114244300A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明涉及一种滤波器组件及其制造方法，所述组件包括：基底；多个滤波器，其设置在所述基底上，所述多个滤波器包括在水平方向上彼此相邻设置的第一滤波器和第二滤波器，第一滤波器具有多个膜层形成的第一叠置结构，第二滤波器具有多个膜层形成的第二叠置结构，其中：第一叠置结构中的至少两个膜层的厚度不同于第二叠置结构中的对应膜层的厚度。本发明还涉及一种包括该组件的电子设备。

Description

滤波器组件及其制造方法、电子设备
技术领域
本发明的实施例涉及半导体领域，尤其涉及一种滤波器组件及其制造方法，和一种电子设备。
背景技术
随着5G通信技术的日益发展，对通信频段的要求越来越高。传统的射频滤波器受结构和性能的限制，不能满足高频通信的要求。薄膜体声波谐振器(FBAR)作为一种新型的体声波谐振器，具有体积小、质量轻、***损耗低、频带宽以及品质因子高等优点，很好地适应了无线通信***的更新换代，使FBAR技术成为通信领域的研究热点之一。
在现有设计中，在单个基底(wafer)上设置滤波器/谐振器的频率、机电耦合系数相对固定，这限制了在单个基底上集成多种频率和机电耦合系数的器件。
单个基底上的滤波器/谐振器的频率、机电耦合系数相对固定，虽然可以采用剥离工艺(lift-off工艺)以及刻蚀的方式增加、减小某些膜层的厚度来进行调节，但是这些工艺过程中一般需要采用有机光刻胶来形成特定的图形，这会造成一些界面的污染与缺陷，而给后续膜层的生长带来了不良的影响，尤其是底电极以及压电层，其生长的缺陷会导致谐振器的频率、机电耦合系数以及Q值的异常掉落，这限制了在单个基底上集成多种频率的器件。
另外，虽然通过频率调节层能够在小范围内调整谐振器、滤波器的频率，但调整范围有限。
此外，目前的技术一般针对于某个膜层，没有可以改变几个膜层或所有膜层的方式。
此外随着5G对滤波器频率要求越来越高，体声波谐振器的厚度方向上的薄膜厚度变得越来越薄，其横向尺寸亦变得越来越小，此时器件本身的尺寸不再是限制器件整体大小的主要因素，但是封装结构成为了限制器件尺寸的重要因素。图1A为双工器的结构示意图；图1B为TX滤波器的电路示意图；图1C为RX滤波器的电路示意图；图1D示例性示出了现有的TX滤波器的封装结构；图1E示例性示出了现有的RX滤波器的封装结构。在现有封装结构中，如图1D和1E所示，为了封装并保证密闭性及使用的可靠性，封装环10、划片道20、密封胶30，这些结构加起来的横向尺寸大于100微米，极大的增加了滤波器的面积。
从图1D和图1E可以看到，目前一般采用各个频率的器件分别封装后再集成在同一基底的方式进行集成，这会导致最终器件尺寸的增大。
发明内容
为缓解或解决现有技术中的上述问题的至少一个方面，提出本发明。
根据本发明的实施例的一个方面，提出了一种滤波器组件，包括：
基底；
多个滤波器，其设置在所述基底上，所述多个滤波器包括在水平方向上彼此相邻设置的第一滤波器和第二滤波器，第一滤波器具有多个膜层形成的第一叠置结构，第二滤波器具有多个膜层形成的第二叠置结构，
其中：
第一叠置结构中的至少两个膜层的厚度不同于第二叠置结构中的对应膜层的厚度。
本发明的实施例还涉及一种滤波器组件的制造方法，所述滤波器组件至少包括第一滤波器和第二滤波器，所述方法包括步骤：
提供基底；
在基底上依次形成第一滤波器和第二滤波器的多个膜层，第一滤波器的多个膜层形成第一叠层结构，第二滤波器的多个膜层形成第二叠层结构，
其中：
所述方法包括步骤A：利用遮罩掩膜使得第一叠层结构的至少两个膜层的厚度不同于第二叠层结构的对应膜层的厚度。
本发明的实施例也涉及一种电子设备，包括上述的滤波器组件。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：
图1A为双工器的结构示意图；
图1B为TX滤波器的电路示意图；
图1C为RX滤波器的电路示意图；
图1D示例性示出了现有的TX滤波器的封装结构；
图1E示例性示出了现有的RX滤波器的封装结构；
图2为根据本发明的一个示例性实施例的双工器的封装结构；
图3为根据本发明的一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的多个体声波谐振器，声学镜为声学镜空腔；
图4A-4K为示例性示出图3中的组件的制造过程的截面示意图，其中示出了对应膜层被减薄的工艺过程；
图4L-4V为示例性示出图3中的组件的制造过程的截面示意图，其中示出了一个膜层被增厚的工艺过程；
图5为根据本发明的另一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的多个体声波谐振器，声学镜为声学镜空腔；
图6为图5中的两个相邻滤波器之间的部分的局部放大示意图；
图7为根据本发明的再一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的体声波谐振器，声学镜为布拉格反射层；
图8为根据本发明的又一个示例性实施例的滤波器组件的截面示意图，其中仅示出了两个体声波谐振器，该两个谐振器的膜层存在厚度不同；
图9为根据本发明的还一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的多个体声波谐振器，且相邻滤波器的相邻谐振器的压电层彼此断开；
图10为根据本发明的还一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的多个体声波谐振器，且相邻滤波器的相邻谐振器的膜层厚度仅仅压电层的膜层厚度不同；
图11A-11D示例性示出了对相邻的两个滤波器中的一个的底电极进行减薄的工艺流程图；
图11E-11G示例性示出了对相邻的两个滤波器中的一个的底电极进行增厚的工艺流程图；
图12A-12C示例性示出了对相邻的两个滤波器中的一个的底电极进行减薄的工艺流程图；
图13A-13C示例性示出了利用遮罩掩膜分别形成相邻的两个滤波器的底电极的工艺流程图，该两个滤波器的底电极具有不同厚度。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。发明的一部分实施例，而并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
本发明供一种利用遮罩掩膜(shadow mask)在同一基底上设计多种频率和机电耦合系数(对应于滤波器中的谐振器)的滤波器的方法，可实现大范围调整频率和机电耦合系数的效果，不受调整范围的限制。
在本发明中，利用遮罩掩膜，可以在同一基底上自由设计多种滤波器，且具有流程简单，制备过程无污染等特点，还可实现较大的频率差。例如，利用本发明的技术方案，可以在同一基板上制备1G以下、5G、6G乃至更高频的滤波器、射频器件，最终体现为不同的滤波器、射频器件等集成在单个芯片上(SOC集成)。不同滤波器之间的对应不同的膜层厚度(如同为压电层)，在具体的实施例中，膜层厚度的差距可以大于10％；不同滤波器之间的可以具有明显的频率差，在具体的实施例中，频率差可以大于10％；此外，在具体的实施例中，不同滤波器的谐振器之间的机电耦合系数差值可以超过1％(如6％和7％之间的差值)。
在本发明中，通过利用遮罩掩膜来调节膜层的厚度，可以降低模组、多工器、多滤波器的尺寸：在同一基底上直接制备多种频率的器件可以减少封装次数，间接的减小封装结构的尺寸，并最终减小整个多工器、模组的尺寸。
首先，本发明的附图中的附图标记说明如下：
101：基底，可选材料为单晶硅、氮化镓、砷化镓、蓝宝石、石英、碳化硅、金刚石等。
102：声学镜，可为空腔，也可采用布拉格反射层及其他等效形式。
103：底电极(包括底电极引脚)，材料可选：钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。
112：遮罩掩膜(shadow mask)，为带有特定通孔图形的掩膜版，其可以允许刻蚀气体分子、离子、等离子体等通过，使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。遮罩掩膜的选材十分的广阔，理论上不影响刻蚀反应的材料均可以选取，其材料可以为金属、玻璃、半导体、PCB等。
104：遮罩掩膜的无图形区域。
105：遮罩掩膜的有图形区域。
106：压电层，可以为单晶压电材料，可选的，如：单晶氮化铝、单晶氮化镓、单晶铌酸锂、单晶锆钛酸铅(PZT)、单晶铌酸钾、单晶石英薄膜、或者单晶钽酸锂等材料，也可以为多晶压电材料(与单晶相对应，非单晶材料)，可选的，如多晶氮化铝、氧化锌、PZT等，还可是包含上述材料的一定原子比的稀土元素掺杂材料，例如可以是掺杂氮化铝，掺杂氮化铝至少含一种稀土元素，如钪(Sc)、钇(Y)、镁(Mg)、钛(Ti)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)等。
107：顶电极(包括顶电极引脚)，材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。顶电极和底电极材料一般相同，但也可以不同。
108：质量负载层，可以选择用于形成电极的材料，其材料可以与电极相同也可以不同。
109：保护层或钝化层，一般为介质材料，如二氧化硅、氮化铝、氮化硅等。
110：牺牲层，形成牺牲层的材料可以是二氧化硅、掺杂二氧化硅等。
图2为根据本发明的一个示例性实施例的双工器的封装结构。
如前所述，在现有封装结构中，如图1D和1E所示，为了封装并保证密闭性及使用的可靠性，封装环10、划片道20、密封胶30，这些结构加起来的横向尺寸大于100微米，极大的增加了滤波器的面积。
遮罩掩膜具有制备小尺寸图形的能力，目前可以制备特征尺寸小于500nm、间距小于500nm的图形，因此可精确控制遮罩掩膜上图形的间距以及对准精度。在本发明中，通过采用遮罩掩膜工艺集成制备多滤波器，如图2所示，每个单滤波器可以节省一个单边的封装结构，这样做可以节省器件的面积；此外，基于遮罩掩膜工艺，两个滤波器之间的最小距离(对应于后面附图3中所示的距离D0)可以在5μm-100μm之间，进一步的，在5μm-50μm之间，这也有利于器件的小型化。
在本发明中，若没有明确排除，数值范围包括了端点，此外，如本领域技术人员能够理解的，可以采用数值范围内的中值或者三分之一或三分之二值。
因此，基于图2所示的结构，例如对于双工器而言，相对于现有封装结构，其总体的尺寸(die size)变小。
图3为根据本发明的一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的多个体声波谐振器，声学镜为声学镜空腔。
图3中的左侧示出了第一滤波器(例如TX滤波器)的两个谐振器201和204，右侧示出了第二滤波器(例如RX滤波器)的两个谐振器301和304。可以看到，在图3中，第二滤波器的谐振器的膜层的厚度小于第一滤波器的谐振器的膜层的厚度。因此，可以在同一基底上制备两个频率和/或机电耦合系数(对应于滤波器中的谐振器)不同的两个滤波器。
需要指出的是，在本发明的权利要求中，第一和第二仅仅是用来区分或命名，并不表示在实施例中的“第一”和“第二”对权利要求中的“第一”和“第二”有限定作用。
在本发明的示例性实施例中，膜层的厚度的差别例如可以不小于10％，即厚度较薄的膜层厚度不超过厚度较大的膜层的厚度的90％。可选的，基于膜层的厚度不同，不同的滤波器的之间具有的频率之差可例如以不小于10％，即频率较小的滤波器的频率不超过频率较大的滤波器的频率的90％。可选的，还可以基于膜层的厚度不同，使得不同的滤波器的谐振器之间具有的机电耦合系数的差值可以例如不小于1％，例如一个滤波器内的谐振器的机电耦合系数为6％，而另一个为7％。
需要指出的是，滤波器的膜层结构不限于底电极、压电层和顶电极形成的膜层结构，即滤波器的膜层除了可以是底电极、压电层和顶电极中的一种或几种之外，还可以是温补层、质量负载层和钝化层等中的一种或几种，换言之，可以是底电极、压电层和顶电极、温补层、质量负载层和钝化层等中的一种或几种。
在本发明中，膜层厚度差别是指一个滤波器的某一膜层与另一滤波器的对应膜层之间的厚度差别。
在图3中，谐振器201与谐振器304相邻，且两个谐振器的顶电极非连接端彼此断开，从而谐振器201与谐振器304之间在水平方向上存在距离D0。在本发明中，由于采用遮罩掩膜的工艺，可以精确控制遮罩掩膜上图形的间距以及对准精度，因此，该距离D0可以在5μm-200μm之间，进一步的，在5μm-100μm之间。
遮罩掩膜制备的不同厚度的膜层之间台阶的角度可以是直角(如图3所示)也可以是非直角(如图5-6所示)。如图3所示，两个滤波器的压电层彼此相接和连续，但第二滤波器的压电层的厚度小于第一滤波器的压电层的厚度，两者的压电层在相接处存在一台阶，该台阶的角度为90度的直角。图5-6中示出了该台阶的角度θ可以为锐角的情况。角度θ在0-90度之间可调，在本发明的实施例中，仅示出了压电层具有非直角的台阶，但本发明不限于此，在彼此相接的不同滤波器的对应膜层均可以存在该角度，该对应膜层可以是底电极、压电层和顶电极、温补层、质量负载层和钝化层中的一个层。
该角度可以通过遮罩掩膜与基底的间距来调节，遮罩掩膜距离基底越远，蚀刻气体/等离子体的侧向扩散作用越强，该角度越小；遮罩掩膜距离基底越近，蚀刻气体/等离子体的侧向扩散作用越强，该角度越大。
在图3、图5中，不同滤波器的相邻两个谐振器的顶电极的非连接端彼此断开，而压电层则彼此相接，但是本发明不限于此。图9为根据本发明的还一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的多个体声波谐振器，且相邻滤波器的相邻谐振器的压电层彼此断开。
图7为根据本发明的再一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的体声波谐振器，声学镜为布拉格反射层。
图8为根据本发明的又一个示例性实施例的滤波器组件的截面示意图，其中仅示出了两个体声波谐振器，该两个谐振器的膜层存在厚度不同。可以用在同一基底上制备不同频率、机电耦合系数(滤波器内的谐振器)的滤波器以构成其他射频器件，如振荡器等，双工器、多工器等。
在上述的实施例中，第一滤波器的膜层与第二滤波器的膜层例如底电极、压电层和顶电极均存在厚度差，但是本发明不限于此。可以仅仅是两个膜层或一个膜层存在厚度差。图10为根据本发明的还一个示例性实施例的滤波器组件的截面示意图，其中示出了分别属于不同的滤波器的多个体声波谐振器，且相邻滤波器的相邻谐振器的膜层厚度仅仅压电层的膜层厚度不同。
下面参照图4A-4K为示例性说明图3中的组件的制造过程的截面示意图，其中示出了对应膜层被减薄的工艺过程。
如图4A所示，在基底101的表面上形成空腔(即声学镜空腔)后沉积牺牲材料，牺牲材料填充该空腔，接着，通过CMP(化学机械研磨)法将牺牲材料磨平直至与露出基底101的表面，位于空腔内的牺牲材料则构成牺牲层。
如图4B所示，在图4A所示的结构的上表面沉积底电极对应的金属层。
如图4C所示，提供遮罩掩膜，可以看到，遮罩掩膜包括具有图形的区域105以及不具有图形的区域104。如图4C所示，区域105对应于图4C中的右侧部分的滤波器，而区域104则对应于图4C中的左侧部分的滤波器。基于该区域105，通过粒子束、等离子体或气体刻蚀剂，刻蚀或移除部分的用于底电极的金属层，如图4C所示，右侧的用于底电极的金属层被减薄。使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。
如图4D所示，对图4C所形成的用于底电极的金属层进一步图形化，以形成对应于每一个滤波器的底电极103。
如图4E所示，在图4D的结构的上表面沉积压电层106。
如图4F所示，提供遮罩掩膜，可以看到，遮罩掩膜包括具有图形的区域105以及不具有图形的区域104。如图4F所示，区域105对应于图4F中的右侧部分的滤波器，而区域104则对应于图4F中的左侧部分的滤波器。基于该区域105，通过粒子束、等离子体或气体刻蚀剂，刻蚀或移除部分的压电层，如图4F所示，右侧的压电层被减薄。使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。
如图4G所示，在图4F的结构的上表面沉积顶电极107对应的金属层。
如图4H所示，提供遮罩掩膜，可以看到，遮罩掩膜包括具有图形的区域105以及不具有图形的区域104。如图4H所示，区域105对应于图4H中的右侧部分的滤波器，而区域104则对应于图4H中的左侧部分的滤波器。基于该区域105，通过粒子束、等离子体或气体刻蚀剂，刻蚀或移除部分的顶电极对应的金属层，如图4H所示，右侧的金属层被减薄。使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。
如图4I所示，在图4H所示的结构的表面制作质量负载层108以及钝化层109。
如图4J所示，刻蚀顶电极对应的金属层(从而相应的刻蚀了钝化层(如有)和质量负载层(如有))，以形成顶电极107。如图4J所示，两个滤波器的相邻谐振器的顶电极的非连接端彼此断开。在图4J所示的步骤中，还释放了声学镜空腔内的牺牲层。
如图4K所示，提供遮罩掩膜，可以看到，遮罩掩膜包括具有图形的区域105以及不具有图形的区域104。如图4K所示，区域105对应于图4K的右侧部分的滤波器，而区域104则对应于图4K的左侧部分的滤波器。基于该区域105，通过粒子束、等离子体或气体刻蚀剂，刻蚀或移除部分的钝化层，如图4K的右侧部分所示，右侧的钝化层被减薄。使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。
在图4K中，可以对两个滤波器的钝化层分别使用遮罩掩膜执行减薄工艺以调整滤波器的频率。
在同一基底上直接制备多种频率的器件可以减少封装次数，如图2所示，间接的减小封装结构的尺寸，并最终减小整个多工器、模组的尺寸，因此在单个基底直接制备多频率的器件对减小器件尺寸也有着重要的作用。
对膜层进行减薄的工艺不限于以上示例中提到的在膜层形成之后对膜层减薄的方法，还可以采用其他的步骤。下面以形成减薄的底电极为例说明将膜层减薄的另外方法。
图11A-11D示例性示出了对相邻的两个滤波器中的一个的底电极进行减薄的工艺流程图。
如图11A所示，在基底101上形成一层底电极用的金属层。
如图11B所示，利用遮罩掩膜移除在右侧的金属层而保留在左侧的金属层。
如图11C所示，在图11B所示的结构上沉积用于底电极的金属层，最终形成的左侧的底电极的金属层的膜厚大于右侧的底电极的金属层的膜厚。
如图11D所示，对图11C所形成的用于底电极的金属层图形化，以形成每一个滤波器中的底电极103。
图12A-12C示例性示出了对相邻的两个滤波器中的一个的底电极进行减薄的工艺流程图。
如图12A所示，在基底101上形成一层底电极用的金属层。
如图12B所示，对金属层图形化。
如图12C所示，利用遮罩掩膜减薄在右侧的图形化的金属层，以形成每个滤波器中的底电极103。
上述对于底电极的形成方法或减薄方法也适用于滤波器的其他膜层，这里不再赘述。
下面参照图4L-4V为示例性示出图3中的组件的制造过程的截面示意图，其中示出了一个膜层被增厚的工艺过程。
如图4L所示，在基底101的表面上形成空腔(即声学镜空腔)后沉积牺牲材料，牺牲材料填充该空腔，接着，通过CMP(化学机械研磨)法将牺牲材料磨平直至与露出基底101的表面，位于空腔内的牺牲材料则构成牺牲层。
如图4M所示，在图4L所示的结构的上表面沉积底电极对应的金属层。
如图4N所示，提供遮罩掩膜，可以看到，遮罩掩膜包括具有图形的区域105以及不具有图形的区域104。如图4N所示，区域105对应于图4N中的左侧部分的滤波器，而区域104则对应于图4N中的右侧部分的滤波器。基于该区域105，可以在图4M的金属层上再沉积一层金属，如图4N所示，右侧的用于底电极的金属层的厚度小于左侧的用于底电极的金属层的厚度。使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。
如图4O所示，对图4N所形成的用于底电极的金属层进一步图形化，以形成对应于每一个滤波器中的底电极103。
如图4P所示，在图4O的结构的上表面沉积压电层106。
如图4Q所示，提供遮罩掩膜，可以看到，遮罩掩膜包括具有图形的区域105以及不具有图形的区域104。如图4Q所示，区域105对应于图4Q中的左侧部分的滤波器，而区域104则对应于图4Q中的右侧部分的滤波器。基于该区域105，可以在图4P形成的压电层上沉积另外的压电层，如图4Q所示，右侧的压电层的厚度小于左侧的压电层的厚度。使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。
如图4R所示，在图4Q的结构的上表面沉积顶电极107对应的金属层。
如图4S所示，提供遮罩掩膜，可以看到，遮罩掩膜包括具有图形的区域105以及不具有图形的区域104。如图4S所示，区域105对应于图4S中的左侧部分的滤波器，而区域104则对应于图4S中的右侧部分的滤波器。基于该区域105，可以在图4R形成的顶电极上再沉积一层金属层，如图4S所示，右侧的金属层(顶电极)的厚度小于左侧的金属层(顶电极)的厚度。使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。
如图4T所示，在图4S所示的结构的表面制作质量负载层108以及钝化层109。
如图4U所示，刻蚀顶电极对应的金属层(从而相应的刻蚀了钝化层(如有)和质量负载层(如有))，以形成顶电极107。如图4U所示，两个滤波器的相邻谐振器的顶电极的非连接端彼此断开。在图4U所示的步骤中，还释放了声学镜空腔内的牺牲层。
如图4V所示，提供遮罩掩膜，可以看到，遮罩掩膜包括具有图形的区域105以及不具有图形的区域104。如图4V所示，区域105对应于图4V的右侧部分的滤波器，而区域104则对应于图4V的左侧部分的滤波器。基于该区域105，通过粒子束、等离子体或气体刻蚀剂，刻蚀或移除部分的钝化层，如图4V的右侧部分所示，右侧的钝化层被减薄。使用时将遮罩掩膜与基底暂时结合(bonding)，进行成膜、刻蚀等操作后，通过简单的解结合技术可以将遮罩掩膜从基底上移除。
在图4V中，可以对两个滤波器的钝化层分别使用遮罩掩膜执行减薄工艺以调整滤波器的频率。
在同一基底上直接制备多种频率的器件可以减少封装次数，如图2所示，间接的减小封装结构的尺寸，并最终减小整个多工器、模组的尺寸，因此在单个基底直接制备多频率的器件对减小器件尺寸也有着重要的作用。
对膜层进行减薄的工艺不限于以上示例中提到的在膜层形成之后对膜层减薄的方法，还可以采用其他的步骤。下面以形成减薄的底电极为例说明将膜层减薄的另外方法。
图11A-11D示例性示出了对相邻的两个滤波器中的一个的底电极进行减薄的工艺流程图。
如图11A所示，在基底101上形成一层底电极用的金属层。
如图11B所示，利用遮罩掩膜移除在右侧的金属层而保留在左侧的金属层。
如图11C所示，在图11B所示的结构上沉积用于底电极的金属层，最终形成的左侧的底电极的金属层的膜厚大于右侧的底电极的金属层的膜厚。
如图11D所示，对图11C所形成的用于底电极的金属层图形化，以形成每一个滤波器中的底电极103。
图12A-12C示例性示出了对相邻的两个滤波器中的一个的底电极进行减薄的工艺流程图。
如图12A所示，在基底101上形成一层底电极用的金属层。
如图12B所示，对金属层图形化。
如图12C所示，利用遮罩掩膜减薄在右侧的图形化的金属层，以形成每个滤波器中的底电极103。
上述对于底电极的形成方法或减薄方法也适用于滤波器的其他膜层，这里不再赘述。
图11E-11G示例性示出了对相邻的两个滤波器中的一个的底电极进行增厚的工艺流程图。
如图11E所示，利用遮罩掩膜在基底101上仅在一个滤波器对应的部分形成一层底电极用的金属层。
如图11F所示，移除了遮罩掩膜之后在图11E所示的结构上再沉积一层金属层，最终形成的左侧的底电极的金属层的膜厚大于右侧的底电极的金属层的膜厚。
如图11G所示，对图11F所形成的用于底电极的金属层图形化，以形成每一个滤波器的底电极103。
图13A-13C示例性示出了利用遮罩掩膜分别形成相邻的两个滤波器的底电极的工艺流程图，该两个滤波器的底电极具有不同厚度。
如图13A所示，利用遮罩掩膜在基底101上仅在一个滤波器对应的部分形成一层底电极用的金属层。
如图13B所示，利用遮罩掩膜在基底101上仅在另一个滤波器对应的部分形成一层底电极用的金属层。如图13B所示，左侧的金属层的厚度大于右侧的金属层的厚度。
如图13C所示，对图13B所形成的用于底电极的金属层图形化，以形成每一个滤波器中的底电极103。
基于以上，本发明提出了如下技术方案：
1、一种滤波器组件，包括：
基底；
多个滤波器，其设置在所述基底上，所述多个滤波器包括在水平方向上彼此相邻设置的第一滤波器和第二滤波器，第一滤波器具有多个膜层形成的第一叠置结构，第二滤波器具有多个膜层形成的第二叠置结构，
其中：
第一叠置结构中的至少两个膜层的厚度不同于第二叠置结构中的对应膜层的厚度。
2、根据1所述的组件，其中：
第一滤波器与第二滤波器之间在水平方向上的距离在5μm-200μm的范围内。
3、根据1所述的组件，其中：
第一叠置结构的多个膜层包括叠置的第一底电极、第一压电层和第一顶电极，第二叠置结构的多个膜层包括叠置的第二底电极、第二压电层和第二顶电极；
第一底电极、第一压电层和第一顶电极中至少两个膜层的厚度不同于第二底电极、第二压电层和第二顶电极中的对应膜层的厚度。
4、根据3所述的组件，其中：
第一底电极、第一压电层和第一顶电极中至少两个膜层的厚度大于第二底电极、第二压电层和第二顶电极中对应膜层的厚度的至少10％。
5、根据1所述的组件，其中：
第一叠置结构的多个膜层包括叠置的第一底电极、第一压电层和第一顶电极，以及包括第一温补层、第一质量负载层和第一钝化层中的至少一层，第二叠置结构的多个膜层包括叠置的第二底电极、第二压电层和第二顶电极，以及包括第二温补层、第二质量负载层、第二钝化层中的至少一层。
6、根据1所述的组件，其中：
所述第一滤波器的频率与所述第二滤波器的频率相差超过10％；和/或
所述第一滤波器内的谐振器的机电耦合系数与所述第二滤波器内的谐振器的机电耦合系数之间的差值不小于1％。
7、根据1所述的组件，其中：
第一滤波器的膜层与第二滤波器的对应膜层相接且两者之间存在台阶部，所述台阶部形成的角度在0-90°的范围内；或者
所述第一滤波器的膜层与第二滤波器的对应膜层均在水平方向上断开，或者所述第一滤波器的膜层与第二滤波器的对应膜层除了压电层之外均在水平方向上断开。
8、根据1-7中任一项所述的组件，其中：
第一滤波器为单个RX滤波器，第二滤波器为单个TX滤波器；且
所述组件还包括一个围绕结构，所述一个围绕结构包括在水平方向上依次相接布置的封装环、划片道和密封胶，所述第一滤波器和第二滤波器同时布置在所述一个围绕结构内。
9、根据8所述的组件，其中：
所述第一滤波器的所有谐振器的相同膜层具有相同的厚度，且所述第二滤波器的所有谐振器的相同膜层具有相同的厚度。
10、一种滤波器组件的制造方法，所述滤波器组件至少包括第一滤波器和第二滤波器，所述方法包括步骤：
提供基底；
在基底上依次形成第一滤波器和第二滤波器的多个膜层，第一滤波器的多个膜层形成第一叠层结构，第二滤波器的多个膜层形成第二叠层结构，
其中：
所述方法包括步骤A：利用遮罩掩膜使得第一叠层结构的一个膜层的厚度不同于第二叠层结构的对应膜层的厚度。
11、根据10所述的方法，其中：
在形成了第一叠层结构的一个膜层以及第二叠层结构的对应膜层之后，所述方法还包括利用遮罩掩膜减薄所述对应膜层的厚度。
12、根据11所述的方法，其中：
所述遮罩掩膜包括无图形区域以及有图形区域，所述步骤A包括：使得所述无图形区域处于对应于第一叠层结构的所述一个膜层的位置而所述有图形区域则处于对应于第二叠层结构的所述对应膜层的位置；以及从所述有图形区域刻蚀或移除所述对应膜层的一部分以减薄所述对应膜层。
13、根据11所述的方法，其中：
所述减薄对应膜层的厚度的减薄工艺通过利用遮罩掩膜执行；且
对应膜层依次基于沉积工艺、减薄工艺和图形化工艺而形成，或者依次基于沉积工艺、图形化工艺和减薄工艺而形成，或者依次基于沉积工艺、减薄工艺、沉积工艺和图形化工艺而形成。
14、根据10所述的方法，其中：
所述步骤A包括：在形成了第一叠层结构的一个膜层以及第二叠层结构的对应膜层之后，所述方法还包括利用遮罩掩膜以沉积的方式增加所述一个膜层的厚度；或者
所述步骤A包括：利用遮罩掩膜以沉积的方式形成所述一个膜层的一层之后，利用沉积工艺形成所述对应膜层以及在所述一层上沉积另一层以形成所述一个膜层，所述对应膜层的厚度等于所述另一层的厚度。
15、根据14所述的方法，其中：
所述遮罩掩膜包括无图形区域以及有图形区域，所述步骤A包括：使得所述有图形区域处于对应于第一叠层结构的所述一个膜层的位置而所述无图形区域则处于对应于第二叠层结构的所述对应膜层的位置；以及在所述有图形区域执行沉积工艺以增加所述一层膜层的厚度。
16、根据14所述的方法，其中：
所述增加所述一层膜层的厚度的加厚工艺通过利用遮罩掩膜执行；且
所述一个膜层依次基于沉积工艺、加厚工艺和图形化工艺而形成，或者依次基于加厚工艺、沉积工艺、图形化工艺而形成。
17、根据10所述的方法，其中：
所述步骤A包括：利用遮罩掩膜以沉积的方式分别形成所述一个膜层和所述对应膜层，所述一个膜层的厚度不同于所述对应膜层的厚度。
18、根据17所述的方法，其中：
所述遮罩掩膜包括无图形区域以及有图形区域，所述步骤A包括：在形成所述一个膜层时，使得所述有图形区域处于对应于第一叠层结构的所述一个膜层的位置，而所述无图形区域则处于对应于第二叠层结构的所述对应膜层的位置；以及在形成所述对应膜层时，使得所述有图形区域处于对应于第二叠层结构的所述对应膜层的位置，而所述无图形区域则处于对应于第一叠层结构的所述一个膜层的位置。
19、根据10所述的方法，其中：
第一叠置结构的多个膜层包括叠置的第一底电极、第一压电层和第一顶电极，第二叠置结构的多个膜层包括叠置的第二底电极、第二压电层和第二顶电极；
所述步骤A包括：利用遮罩掩膜使得第一叠层结构中至少两个膜层的厚度不同于第二叠层结构中的对应膜层的厚度。
20、根据10所述的方法，其中：
第一叠置结构的多个膜层包括叠置的第一底电极、第一压电层和第一顶电极，以及包括第一温补层、第一质量负载层和第一钝化层中的至少一层，第二叠置结构的多个膜层包括叠置的第二底电极、第二压电层和第二顶电极，以及包括第二温补层、第二质量负载层、第二钝化层中的至少一层；
所述步骤A包括：利用遮罩掩膜使得第一叠层结构中至少两个膜层的厚度不同于第二叠层结构中的对应膜层的厚度。
21、根据10-20中任一项所述的方法，其中：
通过步骤A，使得：所述第一滤波器的膜层厚度与第二滤波器的对应膜层厚度的厚度差不小于10％；和/或所述第一滤波器的频率与所述第二滤波器的频率相差不小于10％；和/或所述第一滤波器内的谐振器的机电耦合系数与所述第二滤波器内的谐振器的机电耦合系数之间的差值不小于1％。
22、根据10-20中任一项所述的方法，其中：
第一滤波器为单个RX滤波器，第二滤波器为单个TX滤波器；且
所述方法还包括步骤：使用一个围绕结构封装所述组件，所述一个围绕结构包括在水平方向上依次相接布置的封装环、划片道和密封胶，所述第一滤波器和第二滤波器同时布置在所述一个围绕结构内。
23、一种电子设备，包括根据1-9中任一项所述的滤波器组件。
这里的电子设备，包括但不限于射频前端、滤波放大模块等中间产品，以及手机、WIFI、无人机等终端产品。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims (23)

1.一种滤波器组件，包括：
基底；
多个滤波器，其设置在所述基底上，所述多个滤波器包括在水平方向上彼此相邻设置的第一滤波器和第二滤波器，第一滤波器具有多个膜层形成的第一叠置结构，第二滤波器具有多个膜层形成的第二叠置结构，
其中：
第一叠置结构中的至少两个膜层的厚度不同于第二叠置结构中的对应膜层的厚度。
2.根据权利要求1所述的组件，其中：
第一滤波器与第二滤波器之间在水平方向上的距离在5μm-200μm的范围内。
3.根据权利要求1所述的组件，其中：
第一叠置结构的多个膜层包括叠置的第一底电极、第一压电层和第一顶电极，第二叠置结构的多个膜层包括叠置的第二底电极、第二压电层和第二顶电极；
第一底电极、第一压电层和第一顶电极中至少两个膜层的厚度不同于第二底电极、第二压电层和第二顶电极中的对应膜层的厚度。
4.根据权利要求3所述的组件，其中：
第一底电极、第一压电层和第一顶电极中至少两个膜层的厚度大于第二底电极、第二压电层和第二顶电极中对应膜层的厚度的至少10％。
5.根据权利要求1所述的组件，其中：
第一叠置结构的多个膜层包括叠置的第一底电极、第一压电层和第一顶电极，以及包括第一温补层、第一质量负载层和第一钝化层中的至少一层，第二叠置结构的多个膜层包括叠置的第二底电极、第二压电层和第二顶电极，以及包括第二温补层、第二质量负载层、第二钝化层中的至少一层。
6.根据权利要求1所述的组件，其中：
所述第一滤波器的频率与所述第二滤波器的频率相差超过10％；和/或
所述第一滤波器内的谐振器的机电耦合系数与所述第二滤波器内的谐振器的机电耦合系数之间的差值不小于1％。
7.根据权利要求1所述的组件，其中：
第一滤波器的膜层与第二滤波器的对应膜层相接且两者之间存在台阶部，所述台阶部形成的角度在0-90°的范围内；或者
所述第一滤波器的膜层与第二滤波器的对应膜层均在水平方向上断开，或者所述第一滤波器的膜层与第二滤波器的对应膜层除了压电层之外均在水平方向上断开。
8.根据权利要求1-7中任一项所述的组件，其中：
第一滤波器为单个RX滤波器，第二滤波器为单个TX滤波器；且
所述组件还包括一个围绕结构，所述一个围绕结构包括在水平方向上依次相接布置的封装环、划片道和密封胶，所述第一滤波器和第二滤波器同时布置在所述一个围绕结构内。
9.根据权利要求8所述的组件，其中：
所述第一滤波器的所有谐振器的相同膜层具有相同的厚度，且所述第二滤波器的所有谐振器的相同膜层具有相同的厚度。
10.一种滤波器组件的制造方法，所述滤波器组件至少包括第一滤波器和第二滤波器，所述方法包括步骤：
提供基底；
在基底上依次形成第一滤波器和第二滤波器的多个膜层，第一滤波器的多个膜层形成第一叠层结构，第二滤波器的多个膜层形成第二叠层结构，
其中：
所述方法包括步骤A：利用遮罩掩膜使得第一叠层结构的一个膜层的厚度不同于第二叠层结构的对应膜层的厚度。
11.根据权利要求10所述的方法，其中：
在形成了第一叠层结构的一个膜层以及第二叠层结构的对应膜层之后，所述方法还包括利用遮罩掩膜减薄所述对应膜层的厚度。
12.根据权利要求11所述的方法，其中：
所述遮罩掩膜包括无图形区域以及有图形区域，所述步骤A包括：使得所述无图形区域处于对应于第一叠层结构的所述一个膜层的位置而所述有图形区域则处于对应于第二叠层结构的所述对应膜层的位置；以及从所述有图形区域刻蚀或移除所述对应膜层的一部分以减薄所述对应膜层。
13.根据权利要求11所述的方法，其中：
所述减薄对应膜层的厚度的减薄工艺通过利用遮罩掩膜执行；且
对应膜层依次基于沉积工艺、减薄工艺和图形化工艺而形成，或者依次基于沉积工艺、图形化工艺和减薄工艺而形成，或者依次基于沉积工艺、减薄工艺、沉积工艺和图形化工艺而形成。
14.根据权利要求10所述的方法，其中：
所述步骤A包括：在形成了第一叠层结构的一个膜层以及第二叠层结构的对应膜层之后，所述方法还包括利用遮罩掩膜以沉积的方式增加所述一个膜层的厚度；或者
所述步骤A包括：利用遮罩掩膜以沉积的方式形成所述一个膜层的一层之后，利用沉积工艺形成所述对应膜层以及在所述一层上沉积另一层以形成所述一个膜层，所述对应膜层的厚度等于所述另一层的厚度。
15.根据权利要求14所述的方法，其中：
所述遮罩掩膜包括无图形区域以及有图形区域，所述步骤A包括：使得所述有图形区域处于对应于第一叠层结构的所述一个膜层的位置而所述无图形区域则处于对应于第二叠层结构的所述对应膜层的位置；以及在所述有图形区域执行沉积工艺以增加所述一层膜层的厚度。
16.根据权利要求14所述的方法，其中：
所述增加所述一层膜层的厚度的加厚工艺通过利用遮罩掩膜执行；且
所述一个膜层依次基于沉积工艺、加厚工艺和图形化工艺而形成，或者依次基于加厚工艺、沉积工艺、图形化工艺而形成。
17.根据权利要求10所述的方法，其中：
所述步骤A包括：利用遮罩掩膜以沉积的方式分别形成所述一个膜层和所述对应膜层，所述一个膜层的厚度不同于所述对应膜层的厚度。
18.根据权利要求17所述的方法，其中：
所述遮罩掩膜包括无图形区域以及有图形区域，所述步骤A包括：在形成所述一个膜层时，使得所述有图形区域处于对应于第一叠层结构的所述一个膜层的位置，而所述无图形区域则处于对应于第二叠层结构的所述对应膜层的位置；以及在形成所述对应膜层时，使得所述有图形区域处于对应于第二叠层结构的所述对应膜层的位置，而所述无图形区域则处于对应于第一叠层结构的所述一个膜层的位置。
19.根据权利要求10所述的方法，其中：
第一叠置结构的多个膜层包括叠置的第一底电极、第一压电层和第一顶电极，第二叠置结构的多个膜层包括叠置的第二底电极、第二压电层和第二顶电极；
所述步骤A包括：利用遮罩掩膜使得第一叠层结构中至少两个膜层的厚度不同于第二叠层结构中的对应膜层的厚度。
20.根据权利要求10所述的方法，其中：
第一叠置结构的多个膜层包括叠置的第一底电极、第一压电层和第一顶电极，以及包括第一温补层、第一质量负载层和第一钝化层中的至少一层，第二叠置结构的多个膜层包括叠置的第二底电极、第二压电层和第二顶电极，以及包括第二温补层、第二质量负载层、第二钝化层中的至少一层；
所述步骤A包括：利用遮罩掩膜使得第一叠层结构中至少两个膜层的厚度不同于第二叠层结构中的对应膜层的厚度。
21.根据权利要求10-20中任一项所述的方法，其中：
通过步骤A，使得：所述第一滤波器的膜层厚度与第二滤波器的对应膜层厚度的厚度差不小于10％；和/或所述第一滤波器的频率与所述第二滤波器的频率相差不小于10％；和/或所述第一滤波器内的谐振器的机电耦合系数与所述第二滤波器内的谐振器的机电耦合系数之间的差值不小于1％。
22.根据权利要求10-20中任一项所述的方法，其中：
第一滤波器为单个RX滤波器，第二滤波器为单个TX滤波器；且
所述方法还包括步骤：使用一个围绕结构封装所述组件，所述一个围绕结构包括在水平方向上依次相接布置的封装环、划片道和密封胶，所述第一滤波器和第二滤波器同时布置在所述一个围绕结构内。
23.一种电子设备，包括根据权利要求1-9中任一项所述的滤波器组件。
CN202010941985.3A 2020-09-09 2020-09-09 滤波器组件及其制造方法、电子设备 Pending CN114244300A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010941985.3A CN114244300A (zh) 2020-09-09 2020-09-09 滤波器组件及其制造方法、电子设备
PCT/CN2021/116977 WO2022052915A1 (zh) 2020-09-09 2021-09-07 滤波器组件及其制造方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010941985.3A CN114244300A (zh) 2020-09-09 2020-09-09 滤波器组件及其制造方法、电子设备

Publications (1)

Publication Number Publication Date
CN114244300A true CN114244300A (zh) 2022-03-25

Family

ID=80632089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010941985.3A Pending CN114244300A (zh) 2020-09-09 2020-09-09 滤波器组件及其制造方法、电子设备

Country Status (2)

Country Link
CN (1) CN114244300A (zh)
WO (1) WO2022052915A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722837A (zh) * 2023-05-31 2023-09-08 锐石创芯(重庆)科技有限公司 体声波滤波器组件、射频前端模块及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117895916A (zh) * 2024-03-14 2024-04-16 深圳新声半导体有限公司 一种集成式baw滤波器和制造集成式baw滤波器的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109565A1 (en) * 2001-02-15 2002-08-15 Juha Ella Method and system for wafer-level tuning of bulk acoustic wave resonators and filters
US20020121498A1 (en) * 2001-03-05 2002-09-05 Bradley Paul D. Method for producing thin film bulk acoustic resonators (FBARs) with different frequencies on the same substrate by subtracting method and apparatus embodying the method
US20050168102A1 (en) * 2004-02-04 2005-08-04 Hitachi Media Electronics Co., Ltd. Film bulk acoustic wave resonator, film bulk acoustic wave resonator filter and method of manufacturing film bulk acoustic wave resonator
CN1783712A (zh) * 2004-11-23 2006-06-07 三星电子株式会社 单片双工器及其制造方法
US20110291207A1 (en) * 2010-05-28 2011-12-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transducer devices having different frequencies based on layer thicknesses and method of fabricating the same
US20120182087A1 (en) * 2011-01-13 2012-07-19 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Single-chip duplexer with isolation shield between transmit and receive filters
US20140125432A1 (en) * 2012-11-02 2014-05-08 Qualcomm Mems Technologies, Inc. Selective tuning of acoustic devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007000929A1 (ja) * 2005-06-29 2007-01-04 Matsushita Electric Industrial Co., Ltd. 圧電共振器、圧電フィルタ、それを用いた共用器及び通信機器
US10038422B2 (en) * 2016-08-25 2018-07-31 Qualcomm Incorporated Single-chip multi-frequency film bulk acoustic-wave resonators

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109565A1 (en) * 2001-02-15 2002-08-15 Juha Ella Method and system for wafer-level tuning of bulk acoustic wave resonators and filters
US20020121498A1 (en) * 2001-03-05 2002-09-05 Bradley Paul D. Method for producing thin film bulk acoustic resonators (FBARs) with different frequencies on the same substrate by subtracting method and apparatus embodying the method
US20050168102A1 (en) * 2004-02-04 2005-08-04 Hitachi Media Electronics Co., Ltd. Film bulk acoustic wave resonator, film bulk acoustic wave resonator filter and method of manufacturing film bulk acoustic wave resonator
CN1783712A (zh) * 2004-11-23 2006-06-07 三星电子株式会社 单片双工器及其制造方法
US20110291207A1 (en) * 2010-05-28 2011-12-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transducer devices having different frequencies based on layer thicknesses and method of fabricating the same
US20120182087A1 (en) * 2011-01-13 2012-07-19 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Single-chip duplexer with isolation shield between transmit and receive filters
US20140125432A1 (en) * 2012-11-02 2014-05-08 Qualcomm Mems Technologies, Inc. Selective tuning of acoustic devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722837A (zh) * 2023-05-31 2023-09-08 锐石创芯(重庆)科技有限公司 体声波滤波器组件、射频前端模块及电子设备

Also Published As

Publication number Publication date
WO2022052915A1 (zh) 2022-03-17

Similar Documents

Publication Publication Date Title
CN113497596B (zh) 体声波谐振器、体声波谐振器组件、滤波器及电子设备
CN112383286B (zh) 体声波谐振器组件及其制造方法、滤波器及电子设备
CN111010120A (zh) 具有调节层的体声波谐振器、滤波器和电子设备
WO2022052915A1 (zh) 滤波器组件及其制造方法、电子设备
WO2022028401A1 (zh) 带声学解耦层的体声波谐振器组件及制造方法、滤波器及电子设备
CN114257198A (zh) 具有空隙层的体声波谐振器及组件和制造方法、滤波器和电子设备
CN114389559A (zh) 体声波谐振器及组件、滤波器、电子设备
CN114696773A (zh) 体声波谐振器及制造方法、滤波器及电子设备
CN114744974A (zh) 体声波谐振器及其制造方法、滤波器及电子设备
CN112087216B (zh) 具有声学孔的体声波谐振器及组件、滤波器及电子设备
CN115051674A (zh) 单晶体声波谐振器及其制造方法、滤波器及电子设备
CN113630099A (zh) 体声波谐振器及制造方法、体声波谐振器组件、滤波器及电子设备
EP4175171A1 (en) Bulk acoustic wave resonator and manufacturing method therefor, filter and electronic device
WO2022062910A1 (zh) 体声波谐振器及组件、机电耦合系数差值调整方法、滤波器、电子设备
CN117013978B (zh) 一种体声波谐振器及其制备方法、滤波器和电子设备
CN117013979B (zh) 一种体声波谐振器及其制备方法、滤波器和电子设备
CN116208113A (zh) 中空底电极彼此绝缘的体声波谐振器组件
CN117176101A (zh) 一种体声波谐振器及其制备方法、滤波器和电子设备
CN115882812A (zh) 选择凸起结构的角度以提升性能的体声波谐振器
CN115276598A (zh) 体声波谐振器及制造方法、滤波器及电子设备
CN114257199A (zh) 具有声阻层的体声波谐振器及其组件和制造方法、滤波器和电子设备
CN111934640B (zh) 设置***层以提升功率的体声波谐振器、滤波器及电子设备
CN114257204A (zh) 具有声阻层的体声波谐振器及其组件和制造方法、滤波器和电子设备
CN114070255A (zh) 叠置体声波谐振器组件及制造方法、滤波器及电子设备
CN115250108A (zh) 一种声波谐振器及其制造方法、和一种电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination