CN114237548A - 基于非易失性存储器阵列的复数点乘运算的方法及*** - Google Patents

基于非易失性存储器阵列的复数点乘运算的方法及*** Download PDF

Info

Publication number
CN114237548A
CN114237548A CN202111382949.9A CN202111382949A CN114237548A CN 114237548 A CN114237548 A CN 114237548A CN 202111382949 A CN202111382949 A CN 202111382949A CN 114237548 A CN114237548 A CN 114237548A
Authority
CN
China
Prior art keywords
vector
matrix
complex
array
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111382949.9A
Other languages
English (en)
Other versions
CN114237548B (zh
Inventor
缪峰
梁世军
王聪
阮恭杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202111382949.9A priority Critical patent/CN114237548B/zh
Publication of CN114237548A publication Critical patent/CN114237548A/zh
Application granted granted Critical
Publication of CN114237548B publication Critical patent/CN114237548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/4806—Computations with complex numbers
    • G06F7/4812—Complex multiplication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种基于非易失性存储器阵列的复数点乘运算的方法，包括以下步骤：(1)n维复数输入向量x转化为2n维实数向量X；(2)m*n维的复数输入矩阵h转化为2m*2n维的实数矩阵H；(3)根据矩阵H设计存内计算硬件阵列；(4)在阵列上实现矩阵向量点乘运算；(5)将2m维实数输出向量Y转化为m维复数向量y。本发明还公开一种基于非易失性存储器阵列的复数点乘运算的***。本发明基于存内计算硬件阵列完成了复数域上任意维的并行矩阵向量点乘运算，成功地将矩阵向量点乘运算从实数域推广到了复数域上，扩大了其适用范围，且这种方法具有普适性。

Description

基于非易失性存储器阵列的复数点乘运算的方法及***
技术领域
本发明涉及一种存内计算，尤其涉及一种基于非易失性存储器阵列的复数点乘运算的方法及***。
背景技术
随着社会对算力需求的剧增，现有的计算架构遭遇功耗墙、性能墙、内存墙、摩尔定律趋缓等挑战，迫切需要计算架构的创新，解决路径主要体现在两点：突破计算架构和打破存储墙，而存内计算就是一种属于打破存储墙的技术。
传统的冯诺伊曼架构是计算机的经典架构，同时也是目前计算机以及处理器芯片的主流架构。在冯诺伊曼架构中，计算(处理)单元和内存完全分离，在计算过程中，计算单元根据指令从内存中读取数据，在计算单元中完成计算，结果再存回内存。而存内计算与传统的冯诺伊曼架构的主要不同就是把计算嵌入到内存里面去，内存同时担任计算和存储的任务，在存储/读取数据的同时完成运算。存内计算的集成度高、功耗低等特性使其有望成为未来嵌入式人工智能(如智能IoT)的重要基础技术。
利用现有的存内计算技术进行矩阵向量点乘运算，无论是向量还是矩阵，都属于实数域范畴，所以现有的存内计算技术不具备在复数域上进行并行矩阵向量点乘运算的能力，这一完备性的缺失大大限制了存内计算技术的适用范围和应用场景。
发明内容
发明目的：本发明旨在提供一种基于非易失性存储器阵列的复数点乘运算的方法及***，解决无法在复数域上实现并行矩阵向量点乘运算的问题。
技术方案：本发明所述的基于非易失性存储器阵列的复数点乘运算的方法，包括以下步骤：
(1)n维复数输入向量x转化为2n维实数向量X；
(2)m*n维的复数输入矩阵h转化为2m*2n维的实数矩阵H；
(3)根据矩阵H设计存内计算硬件阵列；
(4)在阵列上实现矩阵向量点乘运算；
(5)将2m维实数输出向量Y转化为m维复数输出向量y。
步骤(1)中包括以下步骤：
(11)令输入向量x的第a个复数向量元xa＝xar+jxai，
其中，xar为xa的实部，xai为xa的虚部，j为虚数单位，从1到n遍历a；
(12)将xar作为实数向量X的第2a-1个向量元X2a-1，将xai作为实数向量X的第2a个向量元X2a。
步骤(2)中包括以下步骤：
(21)令m*n维的复数输入矩阵h的每个复数矩阵元hbc＝hbcr+jhbci，
其中，hbc表示矩阵h第b行第c列的矩阵元，hbcr为hbc的实部，hbci为hbc的虚部，j为虚数单位；从1到m遍历b，从1到n遍历c；
(22)将hbcr作为矩阵H第2b-1行第2c-1列的矩阵元H2b-1，2c-1和第2b行第2c列的矩阵元H2b，2c，将hbci作为矩阵H第2b行第2c-1列的矩阵元H2b，2c-1，将-hbci作为矩阵H第2b-1行第2c列的矩阵元H2b-1，2c。
步骤(3)中包括以下步骤：
(31)矩阵H取转置得到决定阵列结构的矩阵G，即G＝HT；
(32)由2n*2m个存储器单元构成2n行2m列的阵列，其中第d行第e列的存储器单元的电导由矩阵G的矩阵元Gde决定，其中Gde表示矩阵G第d行第e列的矩阵元；从1到2n遍历d，从1到2m遍历e。
步骤(4)中包括以下步骤：
(41)令阵列第g行输入等于2n维实数输入向量X的第g个向量元Xg大小的电压；从1到2n遍历g；
(42)获得第k列电流大小作为2m维实数输出向量Y的第k个向量元Yk，从1到2m遍历k。
步骤(5)中将2m维实数输出向量Y的第2f-1个向量元记为Yfr，第2f个向量元记为Yfi，用Y的第2f-1个实数向量元Yfr和第2f个实数向量元Yfi组合成一个复数yf＝Yfr+jYfi，
其中，Yfr为yf的实部，Yfi为yf的虚部，j为虚数单位；然后将yf作为复数输出向量y的第f个向量元，从1到m遍历f。
本发明所述的基于非易失性存储器阵列的复数点乘运算的***，包括输入向量转化单元、输入矩阵转化单元、存内计算阵列单元、点乘运算单元和输出向量转化单元；
所述输入向量转化单元将n维复数输入向量x转化为2n维实数向量X；所述输入矩阵转化单元将m*n维的复数输入矩阵h转化为2m*2n维的实数矩阵H；所述存内计算阵列单元根据矩阵H设计；所述点乘运算单元在阵列上实现X和H矩阵向量点乘运算，获得2m维实数输出向量Y；所述输出向量转化单元将2m维实数输出向量Y转化为m维复数输出向量y。
所述存内计算阵列单元为非易失性存储器阵列，所述阵列结构矩阵G等于矩阵H的转置，即G＝HT。
所述输入向量转换单元包括可编程多通道信号源，对所述信号源编程，当计算机输入n维复数向量x时，信号源并行输出2n路直流电压，第2k-1路电压的大小等于xkr，第2k路电压大小等于xki，从1到n遍历k；第k路的直流电压作为存内计算硬件阵列第k行的输入电压。
所述输出向量转换单元包括可编程多通道示波器，对所述示波器编程，当示波器接收到2m路直流电流后，在计算机上输出一m维复数向量y。
有益效果：与现有技术相比，本发明具有如下显著优点：基于存内计算硬件阵列完成了复数域上任意维的并行矩阵向量点乘运算，成功地将矩阵向量点乘运算从实数域推广到了复数域上，扩大了其适用范围，且这种方法具有普适性。
附图说明
图1为本发明方法的示意图；
图2为本发明***的示意图；
图3为本发明实施例的示意图。
具体实施方式
下面结合附图对本发明的技术方案作进一步说明。
由图1可知，本发明所述基于非易失性存储器阵列的复数点乘运算的方法，其特征在于：包括以下步骤：
步骤(1)将n维复数输入向量x转化为2n维实数向量X；具体包括以下步骤：
(11)令输入向量x的第a个复数向量元xa＝xar+jxai，
其中，xar为xa的实部，xai为xa的虚部，j为虚数单位，从1到n遍历a；
(12)将xar作为实数向量X的第2a-1个向量元X2a-1，将xai作为实数向量X的第2a个向量元X2a。
步骤(2)将m*n维的复数输入矩阵h转化为2m*2n维的实数矩阵H；具体包括以下步骤：
(21)令m*n维的复数输入矩阵h的每个复数矩阵元hbc＝hbcr+jhbci，
其中，hbc表示矩阵h第b行第c列的矩阵元，hbcr为hbc的实部，hbci为hbc的虚部，j为虚数单位；从1到m遍历b，从1到n遍历c；
(22)将hbcr作为矩阵H第2b-1行第2c-1列的矩阵元H2b-1，2c-1和第2b行第2c列的矩阵元H2b，2c，将hbci作为矩阵H第2b行第2c-1列的矩阵元H2b，2c-1，将-hbci作为矩阵H第2b-1行第2c列的矩阵元H2b-1，2c。
步骤(3)根据矩阵H设计存内计算硬件阵列；具体包括以下步骤：
(31)矩阵H取转置得到决定阵列结构的矩阵G，即G＝HT；
(32)由2n*2m个存储器单元构成2n行2m列的阵列，其中第d行第e列的存储器单元的电导由矩阵G的矩阵元Gde决定，其中Gde表示矩阵G第d行第e列的矩阵元；从1到2n遍历d，从1到2m遍历e。
步骤(4)在阵列上实现矩阵向量点乘运算；具体包括以下步骤：
(41)令阵列第g行输入等于2n维实数输入向量X的第g个向量元Xg大小的电压；从1到2n遍历g；
(42)获得第k列电流大小作为2m维实数输出向量Y的第k个向量元Yk，从1到2m遍历k。
步骤(5)将2m维实数输出向量Y转化为m维复数输出向量y。
将2m维实数输出向量Y的第2f-1个向量元记为Yfr，第2f个向量元记为Yfi，用Y的第2f-1个实数向量元Yfr和第2f个实数向量元Yfi组合成一个复数yf＝Yfr+jYfi，其中，Yfr为yf的实部，Yfi为yf的虚部，j为虚数单位；然后将yf作为复数输出向量y的第f个向量元，从1到m遍历f。
由图2可知，本发明所述的基于非易失性存储器阵列的复数点乘运算的***，包括输入向量转化单元、输入矩阵转化单元、存内计算阵列单元、点乘运算单元和输出向量转化单元；
所述输入向量转化单元将n维复数输入向量x转化为2n维实数向量X；所述输入矩阵转化单元将m*n维的复数输入矩阵h转化为2m*2n维的实数矩阵H；所述存内计算阵列单元根据矩阵H设计；所述点乘运算单元在阵列上实现X和H矩阵向量点乘运算，获得2m维实数输出向量Y；所述输出向量转化单元将2m维实数输出向量Y转化为m维复数输出向量y。所述点乘运算单元为非易失性存储器阵列，阵列结构矩阵G等于矩阵H的转置，即G＝HT。
本实施例中，输入向量转化单元由一可编程多通道信号源实现，对信号源进行编程，当计算机输入一复数向量
Figure BDA0003366274550000051
时，信号源并行输出2n路直流电压，第2k-1路电压的大小等于xkr，第2k路电压大小等于xki，从1到n遍历k。
第k路的直流电压作为存内计算硬件阵列第k行的输入电压。
本实施例中，输出向量转化单元由一可编程多通道示波器实现，对示波器进行编程，当示波器接收到2m路直流电流后，在计算机上输出一m维复数向量y：
Figure BDA0003366274550000052
其中ysr为第2s-1路电流的大小，ysi为第2s路电流的大小，从1到m遍历s。
其中，第s路的直流电流即为存内计算硬件阵列第s列的输出电流。
如图3所示，本实施例中实现了一个四行四列的存内计算硬件阵列，该阵列对应的复数点乘运算过程如下：
步骤(1)输入向量的变形。
二维复数输入向量x设为
Figure BDA0003366274550000053
则变形后的四维实数向量X为
Figure BDA0003366274550000054
步骤(2)输入矩阵的变形：
2*2维的复数输入矩阵h设为
Figure BDA0003366274550000061
则变形后的4*4维的实数矩阵H为
Figure BDA0003366274550000062
步骤(3)存内计算硬件阵列的设计：
对矩阵H取转置得到决定阵列结构的矩阵G，即
Figure BDA0003366274550000063
步骤(4)在阵列上进行矩阵向量点乘运算：
利用工作在实数域的存内计算硬件阵列来并行计算实数向量X和实数矩阵H的点积。
步骤(5)输出向量的变形：
四维的实数输出向量Y为
Figure BDA0003366274550000064
则变形后的二维复数输出向量y为
Figure BDA0003366274550000065
通过在上述存内计算硬件阵列上加并行电压、得并行电流的方式，实现了复数域上的矩阵向量点乘运算。

Claims (10)

1.一种基于非易失性存储器阵列的复数点乘运算的方法，其特征在于：包括以下步骤：
(1)n维复数输入向量x转化为2n维实数向量X；
(2)m*n维的复数输入矩阵h转化为2m*2n维的实数矩阵H；
(3)根据矩阵H设计存内计算硬件阵列；
(4)在存内计算硬件阵列上实现矩阵向量点乘运算；
(5)将2m维实数输出向量Y转化为m维复数向量y。
2.根据权利要求1所述的基于非易失性存储器阵列的复数点乘运算的方法，其特征在于：步骤(1)中包括以下步骤：
(11)令输入向量x的第a个复数向量元xa＝xar+jxai，
其中，xar为xa的实部，xai为xa的虚部，j为虚数单位，从1到n遍历a；
(12)将xar作为实数向量X的第2a-1个向量元X2a-1，将xai作为实数向量X的第2a个向量元X2a。
3.根据权利要求1所述的基于非易失性存储器阵列的复数点乘运算的方法，其特征在于：步骤(2)中包括以下步骤：
(21)令m*n维的复数输入矩阵h的每个复数矩阵元hbc＝hbcr+jhbci，
其中，hbc表示矩阵h第b行第c列的矩阵元，hbcr为hbc的实部，hbci为hbc的虚部，j为虚数单位；从1到m遍历b，从1到n遍历c；
(22)将hbcr作为矩阵H第2b-1行第2c-1列的矩阵元H2b-1，2c-1和第2b行第2c列的矩阵元H2b，2c，将hbci作为矩阵H第2b行第2c-1列的矩阵元H2b，2c-1，将-hbci作为矩阵H第2b-1行第2c列的矩阵元H2b-1，2c。
4.根据权利要求1所述的基于非易失性存储器阵列的复数点乘运算的方法，其特征在于：步骤(3)中包括以下步骤：
(31)矩阵H取转置得到决定阵列结构的矩阵G，即G＝HT；
(32)由2n*2m个存储器单元构成2n行2m列的阵列，其中第d行第e列的存储器单元的电导由矩阵G的矩阵元Gde决定，其中Gde表示矩阵G第d行第e列的矩阵元；从1到2n遍历d，从1到2m遍历e。
5.根据权利要求1所述的基于非易失性存储器阵列的复数点乘运算的方法，其特征在于：步骤(4)中包括以下步骤：
(41)令阵列第g行输入等于2n维实数输入向量X的第g个向量元Xg大小的电压；从1到2n遍历g；
(42)获得第k列电流大小作为2m维实数输出向量Y的第k个向量元Yk，从1到2m遍历k。
6.根据权利要求1所述的基于非易失性存储器阵列的复数点乘运算的方法，其特征在于：步骤(5)中将2m维实数输出向量Y的第2f-1个向量元记为Yfr，第2f个向量元记为Yfi，用Y的第2f-1个实数向量元Yfr和第2f个实数向量元Yfi组合成一个复数yf＝Yfr+jYfi，
其中，Yfr为yf的实部，Yfi为yf的虚部，j为虚数单位；然后将yf作为复数输出向量y的第f个向量元，从1到m遍历f。
7.一种基于非易失性存储器阵列的复数点乘运算的***，其特征在于：包括输入向量转换单元、输入矩阵转换单元、存内计算阵列单元、点乘运算单元和输出向量转换单元；
所述输入向量转换单元将n维复数输入向量x转化为2n维实数向量X；
所述输入矩阵转换单元将m*n维的复数输入矩阵h转化为2m*2n维的实数矩阵H；
所述存内计算阵列单元根据矩阵H设计；
所述点乘运算单元在阵列上实现X和H矩阵向量点乘运算，获得2m维实数输出向量Y；
所述输出向量转换单元将2m维实数输出向量Y转化为m维复数输出向量y。
8.根据权利要求7所述的基于非易失性存储器阵列的复数点乘运算的***，其特征在于：所述存内计算阵列单元为非易失性存储器阵列，所述阵列结构矩阵G等于矩阵H的转置，即G＝HT。
9.根据权利要求7所述的基于非易失性存储器阵列的复数点乘运算的***，其特征在于：所述输入向量转换单元包括可编程多通道信号源，对所述信号源编程，当计算机输入n维复数向量x时，信号源并行输出2n路直流电压，第2k-1路电压的大小等于xkr，第2k路电压大小等于xki，从1到n遍历k；第k路的直流电压作为存内计算硬件阵列第k行的输入电压。
10.根据权利要求7所述的基于非易失性存储器阵列的复数点乘运算的***，其特征在于：所述输出向量转换单元包括可编程多通道示波器，对所述示波器编程，当示波器接收到2m路直流电流后，在计算机上输出m维复数向量y。
CN202111382949.9A 2021-11-22 2021-11-22 基于非易失性存储器阵列的复数点乘运算的方法及*** Active CN114237548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111382949.9A CN114237548B (zh) 2021-11-22 2021-11-22 基于非易失性存储器阵列的复数点乘运算的方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111382949.9A CN114237548B (zh) 2021-11-22 2021-11-22 基于非易失性存储器阵列的复数点乘运算的方法及***

Publications (2)

Publication Number Publication Date
CN114237548A true CN114237548A (zh) 2022-03-25
CN114237548B CN114237548B (zh) 2023-07-18

Family

ID=80750248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111382949.9A Active CN114237548B (zh) 2021-11-22 2021-11-22 基于非易失性存储器阵列的复数点乘运算的方法及***

Country Status (1)

Country Link
CN (1) CN114237548B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115865307A (zh) * 2023-02-27 2023-03-28 蓝象智联(杭州)科技有限公司 一种用于联邦学习的数据点乘运算方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219792A1 (en) * 2002-02-21 2003-11-27 Armes Niall A. Recombinase polymerase amplification
CN101847086A (zh) * 2010-05-14 2010-09-29 清华大学 一种基于循环雅克比的实对称阵特征分解装置
CN110361691A (zh) * 2019-07-24 2019-10-22 哈尔滨工程大学 基于非均匀阵列的相干信源doa估计fpga实现方法
CN110658419A (zh) * 2019-10-10 2020-01-07 石家庄科林电气股份有限公司 基于不完备信息的微电网故障定位方法
CN111984921A (zh) * 2020-08-27 2020-11-24 华中科技大学 一种存内数值计算加速器及存内数值计算方法
CN112926022A (zh) * 2019-12-05 2021-06-08 美光科技公司 用于在存储器阵列内执行分集矩阵运算的方法及设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219792A1 (en) * 2002-02-21 2003-11-27 Armes Niall A. Recombinase polymerase amplification
CN101847086A (zh) * 2010-05-14 2010-09-29 清华大学 一种基于循环雅克比的实对称阵特征分解装置
CN110361691A (zh) * 2019-07-24 2019-10-22 哈尔滨工程大学 基于非均匀阵列的相干信源doa估计fpga实现方法
CN110658419A (zh) * 2019-10-10 2020-01-07 石家庄科林电气股份有限公司 基于不完备信息的微电网故障定位方法
CN112926022A (zh) * 2019-12-05 2021-06-08 美光科技公司 用于在存储器阵列内执行分集矩阵运算的方法及设备
CN111984921A (zh) * 2020-08-27 2020-11-24 华中科技大学 一种存内数值计算加速器及存内数值计算方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MIRON S: "Quaternion-MUSIC for vector-sensor array processing", 《IEEE TRANSACTIONS ON SIGNAL PROCESSING》, pages 1218 - 1229 *
王聪: "汉语人称代词的来源属性及其演变的类型学意义分析——以"身""侬""伊"等为例", 《辞书研究》, no. 04, pages 121 - 135 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115865307A (zh) * 2023-02-27 2023-03-28 蓝象智联(杭州)科技有限公司 一种用于联邦学习的数据点乘运算方法

Also Published As

Publication number Publication date
CN114237548B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US11710041B2 (en) Feature map and weight selection method and accelerating device
Chang et al. Hardware accelerators for recurrent neural networks on FPGA
Lin et al. Learning the sparsity for ReRAM: Mapping and pruning sparse neural network for ReRAM based accelerator
EP3726399A1 (en) Matrix multiplier
Wang et al. Efficient convolution architectures for convolutional neural network
CN109038592B (zh) 一种采样方法及应用该采样方法的概率潮流计算方法
Hu et al. Design of recurrent neural networks for solving constrained least absolute deviation problems
Mao et al. F-DNA: Fast convolution architecture for deconvolutional network acceleration
CN115270633A (zh) 燃料电池三维物理场的预测方法、***、设备及介质
Nag et al. ViTA: A vision transformer inference accelerator for edge applications
CN114237548A (zh) 基于非易失性存储器阵列的复数点乘运算的方法及***
CN112765540A (zh) 数据处理方法、装置及相关产品
CN112784951B (zh) Winograd卷积运算方法及相关产品
Wang et al. Solving low-rank semidefinite programs via manifold optimization
Yuan et al. A sot-mram-based processing-in-memory engine for highly compressed dnn implementation
Lu et al. A reconfigurable DNN training accelerator on FPGA
Yuan et al. A dnn compression framework for sot-mram-based processing-in-memory engine
Iliev et al. Low latency CMOS hardware acceleration for fully connected layers in deep neural networks
CN116382617A (zh) 基于fpga的带并行排序功能的奇异值分解加速器
Thangavel et al. Intrinsic evolution of truncated Puiseux series on a mixed-signal field-programmable soc
CN112889072A (zh) 用于降低功率消耗的***、方法和装置
Li et al. Accelerating polynomial modular multiplication with crossbar-based compute-in-memory
Zheng et al. A Flexible Yet Efficient DNN Pruning Approach for Crossbar-Based Processing-in-Memory Architectures
Yin et al. A reconfigurable accelerator for generative adversarial network training based on FPGA
Osadcha et al. Comparison of steepest descent method and conjugate gradient method.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant