CN114207789A - 管芯的有源表面上方的流体流动通道 - Google Patents

管芯的有源表面上方的流体流动通道 Download PDF

Info

Publication number
CN114207789A
CN114207789A CN202180004201.7A CN202180004201A CN114207789A CN 114207789 A CN114207789 A CN 114207789A CN 202180004201 A CN202180004201 A CN 202180004201A CN 114207789 A CN114207789 A CN 114207789A
Authority
CN
China
Prior art keywords
die
cavity
substrate
fluid
electrical contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180004201.7A
Other languages
English (en)
Inventor
A·埃玛迪
A·里瓦尔
A·阿甘
T·博佐格-格拉耶里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Illumina Inc
Original Assignee
Illumina Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Illumina Inc filed Critical Illumina Inc
Publication of CN114207789A publication Critical patent/CN114207789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
    • B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
    • B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
    • B01L3/502715—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by interfacing components, e.g. fluidic, electrical, optical or mechanical interfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2200/00—Solutions for specific problems relating to chemical or physical laboratory apparatus
    • B01L2200/02—Adapting objects or devices to another
    • B01L2200/026—Fluid interfacing between devices or objects, e.g. connectors, inlet details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/06—Auxiliary integrated devices, integrated components
    • B01L2300/0627—Sensor or part of a sensor is integrated
    • B01L2300/0636—Integrated biosensor, microarrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/06—Auxiliary integrated devices, integrated components
    • B01L2300/0627—Sensor or part of a sensor is integrated
    • B01L2300/0663—Whole sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/08—Geometry, shape and general structure
    • B01L2300/0861—Configuration of multiple channels and/or chambers in a single devices
    • B01L2300/0877—Flow chambers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00—Additional constructional details
    • B01L2300/18—Means for temperature control
    • B01L2300/1805—Conductive heating, heat from thermostatted solids is conducted to receptacles, e.g. heating plates, blocks
    • B01L2300/1827—Conductive heating, heat from thermostatted solids is conducted to receptacles, e.g. heating plates, blocks using resistive heater
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L7/00—Heating or cooling apparatus; Heat insulating devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/6428—Measuring fluorescence of fluorescent products of reactions or of fluorochrome labelled reactive substances, e.g. measuring quenching effects, using measuring "optrodes"
    • G01N2021/6439—Measuring fluorescence of fluorescent products of reactions or of fluorochrome labelled reactive substances, e.g. measuring quenching effects, using measuring "optrodes" with indicators, stains, dyes, tags, labels, marks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/6428—Measuring fluorescence of fluorescent products of reactions or of fluorochrome labelled reactive substances, e.g. measuring quenching effects, using measuring "optrodes"
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/645—Specially adapted constructive features of fluorimeters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Hematology (AREA)
  • Clinical Laboratory Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本文提供的内容包括装置、传感器***的各种示例以及用于制造装置、传感器***的各方面的方法的示例。该方法可包括获得管芯。一个或多个电触点是该管芯的表面上可接近的。该方法还可包括在该管芯的下表面与基板之间的腔中形成底部填充层。该方法可包括通过将可固化材料沉积在该腔中的第一空间和第二空间中来形成流体扇出区域。该方法还可包括在该管芯的有源表面上方形成流体流动通道。

Description

管芯的有源表面上方的流体流动通道
相关申请的交叉引用
本申请要求2020年2月27日提交的名称为“管芯的有源表面上方的流体流动通道(FLUIDIC FLOW CHANNEL OVER ACTIVE SURFACE OF A DIE)”的美国临时专利申请号62/982,352的优先权，该临时专利申请据此全文以引用方式并入本文以用于所有目的。
背景技术
生物或化学研究中的各种方案涉及进行受控反应。然后可观察或检测指定的反应，并且随后的分析可有助于识别或揭示反应中所涉及的化学品的特性。在一些多重测定中，具有可识别标记(例如，荧光标记)的未知分析物可在受控的条件下暴露于数千个已知探针。可将每个已知探针放入微孔板的对应孔中。观察孔内的已知探针和未知分析物之间发生的任何化学反应可有助于识别或揭示分析物的特性。此类方案的其他示例包括已知的DNA测序过程，诸如边合成边测序(SBS)或循环阵列测序。
在一些荧光检测方案中，光学***用于将激发光导向到荧光团(例如，荧光标记的分析物)上，并且还用于检测可从具有连接的荧光团的分析物发射的荧光发射信号光。在其他提出的检测***中，流通池中的受控反应由固态光传感器阵列(例如，互补金属氧化物半导体(CMOS)检测器)检测。这些***不涉及用于检测荧光发射的大型光学组件。流通池中的流体流动通道的形状可决定其用于各种用途的效用，例如，利用多个液流在传感器***中实现SBS或循环阵列测序，并因此，具体形状的流体流动通道用于SBS或循环阵列测序。
发明内容
因此，可能有利的是使流通池制造机构能够在单独层级上制造和形成流通池，即利用可单独地制造每个管芯的过程，而不是利用整个晶片同时形成多个流通池，以控制每个单独管芯上方的流体流动通道的形成。
因此，可克服现有技术的缺点，并且可通过提供用于制造在传感器***中使用的设备的方法来实现如本公开中稍后描述的益处。下文描述了该方法的各种示例，并且该方法(包括和排除下文列举的附加示例)以任何组合(前提条件是这些组合不是不一致的)克服了这些缺点。该方法包括：将管芯放置在基板中的腔的一部分中，其中管芯的表面上的一个或多个电触点是可接近的，其中基板包括管芯的表面上的电触点可接近的暴露的电触点，其中该放置限定与管芯的上表面的第一边缘相邻的腔中的第一空间以及与管芯的上表面的第二边缘相邻的腔中的第二空间；在所述管芯的下表面与所述基板之间的所述腔中形成底部填充层；通过以下方式形成流体扇出区域：将可固化材料沉积在所述第一空间和所述第二空间中以形成所述流体扇出区域，所述流体扇出区域的表面与所述管芯的所述上表面邻接；以及在管芯的有源表面上方形成流体流动通道，包括：将封盖附接到与流体扇出区域相邻的基板的部分以在有源表面与封盖之间形成流体流动通道。
在一些示例中，该方法还包括将暴露的电触点耦接到管芯的表面上的电触点。
在该方法的一些示例中，暴露的电触点和管芯的表面上的电触点构成接合焊盘，包括暴露的电触点的接合焊盘各自在第一空间或第二空间中的一者中取向，并且该耦接包括将暴露的电触点中的每个暴露的电触点引线接合到管芯的表面上的电触点之一，从而形成引线接合的连接。
在一些示例中，该方法还包括在形成流体流动通道之前，通过将可固化材料沉积在流体扇出区域上方来封装引线接合的连接。
在一些示例中，在管芯的有源表面上方形成流体流动通道还包括：使封盖取向为与经封装的引线接合的连接中的每个连接的顶表面物理接触，其中该取向使每个顶表面变平。
在该方法的一些示例中，管芯还包括延伸穿过硅晶片的一部分和钝化叠堆的一个或多个硅穿孔(TSV)，该钝化叠堆设置在硅晶片的该部分的下表面下方，该一个或多个硅穿孔中的每个硅穿孔的一部分通过钝化叠堆中的一个或多个开口中的一个开口暴露，并且每个暴露部分耦接到电触点。
在一些示例中，放置还包括将暴露的电触点耦接到这些电触点。
在一些示例中，该方法还包括将暴露的电触点耦接到管芯的表面上的电触点。
在一些示例中，该耦接包括利用选自以下的方法：使这些电触点回流，其中管芯的电触点包括柱凸块，并且利用各向异性导电膜来将这些电触点耦接到暴露的电触点。
在该方法的一些示例中，可固化材料选自环氧树脂和胶粘剂。
在该方法的一些示例中，形成流体扇出区域还包括使可固化材料固化方法还包括使可固化材料固化。
在一些示例中，该固化包括利用选自以下的方法：使可固化材料暴露于紫外辐射以及使可固化材料暴露于热能。
在该方法的一些示例中，管芯包括传感器。
在该方法的一些示例中，传感器包括互补金属氧化物半导体(CMOS)检测设备。
在该方法的一些示例中，腔包括：管芯腔部分、流体腔部分和顶级部分，其中管芯腔部分和底部填充层合起来的高度与管芯基本上相等，其中流体腔部分包括具有流体流动通道的高度的空间，并且其中顶级部分具有与流体扇出区域相邻的基板的部分的高度。
在一些示例中，将管芯放置在基板中的腔的该部分中包括将管芯放置在基板的管芯腔部分中。
在该方法的一些示例中，与流体扇出区域相邻的基板的部分包括电路板的部分，并且顶级部分包括电路板与封盖之间的界面。
在该方法的一些示例中，封盖包括流体的入口和流体的出口。
在一些示例中，附接封盖包括在电路板与封盖之间施加粘合剂。
在该方法的一些示例中，从硅晶片切单管芯。
在该方法的一些示例中，管芯的表面选自：管芯的上表面、包括有源表面的管芯的上表面的一部分以及与上表面平行的下表面。
可克服现有技术的缺点，并且可通过提供用于在传感器***中使用的装置来实现如本公开中稍后描述的益处。下文描述了该装置的各种示例，并且该装置(包括和排除下文列举的附加示例)以任何组合(前提条件是这些组合不是不一致的)克服了这些缺点。该装置包括：管芯，其中管芯的表面上的一个或多个电触点是可接近的；基板，所述基板包括腔，其中管芯在基板中的腔的一部分中取向，其中基板包括暴露的电触点，这些暴露的电触点电耦接到管芯的表面上的电触点，其中该取向限定与管芯的上表面的第一边缘相邻的腔中的第一空间以及与管芯的上表面的第二边缘相邻的腔中的第二空间；以及流体扇出区域，这些流体扇出区域包括沉积在第一空间和第二空间中的第一固化材料，这些流体扇出区域的表面与管芯的上表面邻接。
在该装置的一些示例中，该装置还包括管芯的有源表面上方的流体流动通道，该流体流动通道由流体扇出区域的表面和管芯的上表面以及附接到与流体扇出区域相邻的基板的部分的封盖来限定。
在该装置的一些示例中，该装置还包括管芯的下表面与基板之间的腔中的底部填充层。
在该装置的一些示例中，从硅晶片切单管芯。
在该装置的一些示例中，暴露的电触点构成基板接合焊盘并且管芯的表面上的电触点构成管芯接合焊盘，并且其中用引线将每个管芯接合焊盘耦接到至少一个基板接合焊盘，从而形成引线接合的连接。
在该装置的一些示例中，引线接合的连接被封装在第二固化材料中。
在该装置的一些示例中，封盖被取向为与经封装的引线接合的连接中的每个连接的顶表面物理接触。
在一些示例中，管芯还包括硅晶片、钝化叠堆以及延伸穿过硅晶片的一部分和钝化叠堆的一个或多个硅穿孔，其中钝化叠堆设置在硅晶片的该部分的下表面下方，其中该一个或多个硅穿孔中的每个硅穿孔的一部分通过钝化叠堆中的一个或多个开口中的一个开口暴露，并且其中每个暴露部分耦接到电触点。
在一些示例中，管芯的电触点包括柱凸块。
在一些示例中，固化材料和第二固化材料中的每一者选自：环氧树脂和胶粘剂。
在一些示例中，管芯包括传感器。
在一些示例中，传感器包括互补金属氧化物半导体(CMOS)检测设备。
在该装置的一些示例中，该装置还包括管芯的下表面与基板之间的腔中的底部填充层，并且腔包括：管芯腔部分、流体腔部分和顶级部分，其中管芯腔部分和底部填充层合起来的高度与管芯基本上相等，其中流体腔部分包括具有流体流动通道的高度的空间，并且其中顶级部分具有与流体扇出区域相邻的基板的部分的高度。
在一些示例中，管芯在其中取向的基板中的腔的部分包括管芯腔部分。
在一些示例中，与流体扇出区域相邻的基板的部分包括电路板的部分，并且顶级部分包括电路板与封盖之间的界面。
在一些示例中，封盖包括流体的入口和流体的出口。
在一些示例中，流体流动通道大约为从有源表面到封盖的100μm。
在一些示例中，电路板选自：印刷电路板和陶瓷电路板。
在一些示例中，表面选自：管芯的上表面、包括有源表面的管芯的上表面的一部分以及与上表面平行的下表面。
因此，可克服现有技术的缺点，并且可通过提供用于制造在传感器***中使用的设备的方法来实现如本公开中稍后描述的益处。下文描述了该方法的各种示例，并且该方法(包括和排除下文列举的附加示例)以任何组合(前提条件是这些组合不是不一致的)克服了这些缺点。该方法包括：将包括传感器和在管芯的表面上可接近的一个或多个电触点的管芯拾取并放置在载体的腔的基部处的腔表面上，其中载体包括基板和腔，其中基板包括暴露的电触点，并且其中该放置限定与管芯的表面的第一边缘相邻的腔中的第一空间以及与管芯的表面的第二边缘相邻的腔中的第二空间；将管芯的该一个或多个电触点中的每个电触点连接到基板的暴露的电触点中的至少一个暴露的电触点；通过以下方式形成流体扇出区域：将可固化材料沉积在第一空间和第二空间中以形成流体扇出区域；以及将封盖附接到与流体扇出区域相邻的基板的部分以在传感器的有源表面与封盖之间形成流体流动通道。
在该方法的一些示例中，管芯的电触点包括柱凸块。
可克服现有技术的缺点，并且可通过提供用于在传感器***中使用的装置来实现如本公开中稍后描述的益处。下文描述了该装置的各种示例，并且该装置(包括和排除下文列举的附加示例)以任何组合(前提条件是这些组合不是不一致的)克服了这些缺点。该装置包括：管芯；基板，所述基板包括腔，其中管芯在基板中的腔的一部分中取向，其中该取向限定与管芯的上表面的第一边缘相邻的腔中的第一空间以及与管芯的上表面的第二边缘相邻的腔中的第二空间；流体扇出区域，这些流体扇出区域包括沉积在第一空间和第二空间中的第一固化材料，这些流体扇出区域的表面与管芯的上表面邻接；以及管芯的有源表面上方的流体流动通道，该流体流动通道由流体扇出区域的表面和管芯的上表面以及附接到与流体扇出区域相邻的基板的部分的封盖来限定。
通过本文所述的技术实现附加特征。本文详细描述了其他示例和方面，并且这些示例和方面被视为受权利要求书保护的方面的一部分。通过结合附图对本公开的各个方面进行以下详细描述，本公开的这些和其他目的、特征和优点将变得显而易见。
应当理解，前述方面和下文更详细讨论的附加概念(假设此类概念不相互矛盾)的所有组合都被设想为是本发明主题的一部分并实现本文所公开的优点。
附图说明
一个或多个方面被特别指出并且作为示例在本说明书结尾的权利要求中清楚地要求保护。根据以下结合附图的详细描述，一个或多个方面的前述内容和目标、特征和优点将显而易见，其中：
图1描绘了流通池的示例，该流通池包括具有腔的基板，该腔中放置了传感器；
图2描绘了流通池的示例，该流通池包括具有腔的基板，该腔中放置了传感器；
图3描绘了流通池的示例，该流通池包括具有腔的基板，该腔中放置了传感器；
图4描绘了流通池的示例，该流通池包括具有腔的基板，该腔中放置了传感器；
图5描绘了示例性工作流，该工作流示出了制造图1至图4的任何流通池的过程；
图6A至图6C描绘了在一个示例中具有一个或多个预设计的腔的基板的各种视图，使得基板可用于制造图1的流通池的方法中；
图7A至图7E描绘了在一个示例中在用于制造图1的流通池的过程的不同点处图6A至图6C的基板的剖面；
图8A至图8C描绘了在一个示例中利用图5和图7A至图7E所示的方法制造的流通池的示例的各种视图；
图9A至图9C描绘了在一个示例中具有一个或多个预设计的腔的基板的各种视图，使得基板可用于制造图2的流通池的方法中；
图10A至图10E描绘了在一个示例中在用于制造图2的流通池的过程的不同点处图9A至图9C的基板的剖面；
图11A至图11C描绘了利用图5和图10A至图10E所示的方法制造的流通池的示例的各种视图；
图12A至图12C描绘了在一个示例中具有一个或多个预设计的腔的基板的各种视图，使得基板可用于制造图3的流通池的方法中；
图13A至图13F描绘了在一个示例中在用于制造图3的流通池的过程的不同点处图12A至图12C的基板的剖面；
图14A至图14C描绘了利用图5和图13A至图13F所示的方法制造的流通池的示例的各种视图；
图15A至图15C描绘了在一个示例中具有一个或多个预设计的腔的基板的各种视图，使得基板可用于制造图4的流通池的方法中；
图16A至图16F描绘了在一个示例中在用于制造图4的流通池的过程的不同点处图15A至图15C的基板的剖面；
图17A至图17C描绘了在一个示例中利用图5和图16A至图16F所示的方法制造的流通池的示例的各种视图；
图18A至图18C描绘了流通池的示例的各种视图，其中包括基板的载体包括用于单独地容纳多个硅CMOS传感器的腔；
图19描绘了流通池的示例，其中通过添加热通孔来完成热管理；并且
图20A至图20B描绘了流通池的示例，其中通过向基板添加直通切口或在基板中添加附加腔来完成热管理。
具体实施方式
附图进一步示出了本发明的具体实施，并且与具体实施的详细描述一起用于解释本发明的具体实施的原理，附图中类似的附图标号在整个单独的视图中指代相同或功能上类似的元件，并且附图结合在本说明书中并形成本说明书的一部分。如本领域的技术人员所理解的，提供附图是为了便于理解并示出本发明具体实施的某些示例的各方面。具体实施不限于附图中所描绘的示例。
术语“连接”、“连接的”、“接触”、“耦接”等在本文中被广义地定义为涵盖多种分散布置和组装技术。这些布置和技术包括但不限于：(1)一个部件和另一个部件的直接接合，其间没有居间部件(即，部件直接物理接触)；以及(2)一个部件和另一个部件的接合，其间具有一个或多个部件，前提条件是该一个部件“连接到”或“接触”或“耦接到”该另一个部件在某种程度上是与该另一个部件是操作性连通(例如，电气、流体、物理、光学连通等)(尽管期间存在一个或多个附加部件)。应当理解，彼此直接物理接触的一些部件可彼此电接触和/或流体接触或可不彼此电接触和/或流体接触。此外，电连接、电耦接、光学连接、光学耦接、流体连接或流体耦接的两个部件可直接物理接触或可不直接物理接触，并且一个或多个其他部件可设置在这两个部件之间。
如本文所用，术语“包括”和“包含”是相同的意思。
术语“基本上”、“大约”、“约”、“相对”或可在整个本公开(包括权利要求书)中使用的其他此类类似术语用于描述和说明例如由于处理中的变化而来自参考或参数的小波动。此类小波动也包括来自参考或参数的零波动。例如，它们可以指小于或等于±10％，诸如小于或等于±5％，诸如小于或等于±2％，诸如小于或等于±1％，诸如小于或等于±0.5％，诸如小于或等于±0.2％，诸如小于或等于±0.1％，诸如小于或等于±0.05％。如果在本文中使用，术语“基本上”、“大约”、“约”、“相对”或其他此类类似术语也可指无波动，即±0％。
如本文所用，“流通池”可包括具有封盖的设备，该封盖在反应结构上方延伸以在其间形成与反应结构的多个反应位点连通的流动通道，并且可包括检测在反应位点处或附近发生的指定反应的检测设备。流通池可包括固态光检测或“成像”设备，诸如电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)(光)检测设备。作为一个具体示例，流通池可流体耦接和电耦接到盒(具有集成泵)，该盒可流体耦接和/或电耦接到生物测定***。盒和/或生物测定***可根据预定方案(例如，边合成边测序)将反应溶液递送到流通池的反应位点，并且执行多个成像事件。例如，盒和/或生物测定***可引导一种或多种反应溶液通过流通池的流动通道，从而沿着反应位点流动。反应溶液中的至少一种可包含四种类型的具有相同或不同荧光标记的核苷酸。在一些示例中，核苷酸结合至流通池的反应位点，诸如结合至反应位点处的对应寡核苷酸。然后，这些示例中的盒和/或生物测定***使用激发光源(例如固态光源，诸如发光二极管(LED))照亮反应位点。在一些示例中，激发光具有一个或多个预定波长，包括波长范围。由入射激发光激发的荧光标记可提供可由流通池的光传感器检测的发射信号(例如，与激发光不同并且可能彼此不同的一个或多个波长的光)。
本文所述的流通池执行各种生物或化学过程。更具体地，本文所述的流通池可用于期望检测指示指定反应的事件、属性、质量或特征的各种过程和***中。例如，本文所述的流通池可包括光检测设备、传感器(包括但不限于生物传感器及其部件)，以及与传感器(包括生物传感器)一起操作的生物测定***，或者与前述设备集成。
该流通池促进可单独或共同检测的多个指定反应。该流通池执行多个循环，其中该多个指定反应并行发生。例如，该流通池可用于通过酶操纵和光或图像检测/采集的迭代循环对DNA特征的密集阵列进行测序。因此，流通池可与一个或多个微流体通道流体连通，微流体通道将反应溶液中的试剂或其他反应组分递送到流通池的反应位点。反应位点可以预定方式提供或间隔开，诸如以均匀或重复的模式提供或间隔开。另选地，反应位点可以是随机分布的。反应位点中的每个位点可与一个或多个光导以及检测来自相关联反应位点的光的一个或多个光传感器相关联。在一个示例中，光导包括用于过滤某些波长的光的一个或多个滤光器。光导可以是例如吸收滤光器(例如，有机吸收滤光器)，使得滤光材料吸收特定波长(或波长范围)并且允许至少一个预定的波长(或波长范围)从中通过。在一些流通池中，反应位点可位于反应凹槽或反应室中，这可至少部分地分隔其中的指定反应。
如本文所用，“指定反应”包括感兴趣的化学或生物物质(例如，感兴趣的分析物)的化学、电、物理或光学性质(或质量)中的至少一者的变化。在特定流通池中，指定反应为阳性结合事件，例如，将荧光标记的生物分子与感兴趣的分析物结合。更一般地，指定反应可以是化学转化、化学变化或化学相互作用。指定反应也可为电属性的变化。在特定流通池中，指定反应包括将荧光标记的分子与分析物结合。分析物可为寡核苷酸，并且荧光标记的分子可为核苷酸。当激发光被导向具有标记核苷酸的寡核苷酸，并且荧光团发出可检测的荧光信号时，可检测到指定反应。在流通池的另一个示例中，检测到的荧光是化学发光或生物发光的结果。指定反应还可例如通过使供体荧光团接近受体荧光团来增加荧光(或
Figure BDA0003437088630000101
)共振能量转移(FRET)，通过分离供体荧光团和受体荧光团来降低FRET，通过分离淬灭基团与荧光团来增加荧光，或通过共定位淬灭基团和荧光团来减少荧光。
如本文所用，“电耦接”和“光学地耦接”是指在电源、电极、基板的导电部分、液滴、导电迹线、导线、波导、纳米结构、其他电路片段等的任何组合之间分别传递电能和光波。术语“电耦接”和“光学地耦接”可与直接或间接连接结合使用，并且可经过各种中间物，诸如流体中间物、气隙等。
如本文所用，“反应溶液”、“反应组分”或“反应物”包括可用于获得至少一种指定反应的任何物质。例如，可能的反应组分包括例如试剂、酶、样品、其他生物分子和缓冲液。可将反应组分递送至本文所公开的流通池中的反应位点和/或固定在反应位点处。反应组分可直接或间接地与另一种物质相互作用，诸如固定在流通池的反应位点处的感兴趣的分析物。
如本文所用，术语“反应位点”是可发生至少一个指定反应的局部区域。反应位点可包括其上可固定物质的反应结构或基板的支撑表面。例如，反应位点可包括其上具有反应组分(诸如其上的核酸群体)的反应结构的表面(可位于流通池的通道中)。在一些流通池中，群体中的核酸具有相同的序列，例如为单链或双链模板的克隆拷贝。然而，在一些流通池中，反应位点可仅包含单个核酸分子，例如单链或双链形式。
术语“扇出”在本文中用来表征与检测器封装在一起的延伸超过检测器水平距离的区域。例如，在CMOS传感器用作流通池中的检测器的示例中，扇出是指CMOS传感器的水平边界的每一侧上的额外水平距离。
如本文所用，术语“柱凸块”用于描述本文所示和所述示例中的电触点。在本文所示的装置的各种示例中，在使用术语“柱凸块”的任何地方，也可使用电触点的各种示例。可为柱凸块的电触点可包括导电材料，诸如金属材料(例如，Cu(铜)、Au(金)、W(钨)、Al(铝)或它们的组合)，但应当理解，可利用其他导电材料。
下面参考附图，为了便于理解，附图未按比例绘制，其中在所有不同的附图中使用相同的参考标号来表示相同或类似的部件。
可在流通池中用作传感器(诸如生物传感器)的检测设备和图像传感器包括含有CMOS和扇出区域的图像传感器或检测器。CMOS的表面和扇出区域(在任一侧上)形成有源表面。在CMOS(例如，图1中的硅晶片130)的有源表面上方是(微)流体流动通道，该流动通道由一侧上的流通池100的封盖和邻接表面界定，该邻接表面包括硅晶片的有源表面和在硅晶片的该表面的任一侧上的扇出区域的部分。在制造流通池时，可利用多种复杂模塑过程中的一种或多种模塑过程来在CMOS或其他传感器上方形成该流体流动通道，该多种复杂模塑过程涉及由多个过程组成的制造技术，每个过程可能会或可能不会带来不一致。另外，该***的制造和/或构造中的各种因素可影响该***的效用。例如，封盖与传感器表面接合可导致像素区域的不当覆盖，从而减少可用的总体像素数量。可能不可用于SBS的通道形状的另一个示例是封盖与CMOS之间的通道，该通道未被设计为实现在感测区域(例如，有源表面)上方均匀的流体流。如果流体流动通道未以可用形状形成，则试剂未交换(例如，单釜试剂)或不能以提供可靠结果的方式交换。因此，期望流通池的任何制造过程包括更少的过程和/或不那么复杂的模塑过程，但所得流通池包括可与生物传感器过程(包括但不限于SBS或循环阵列测序)一起使用的流体流动通道。
为此，本文所讨论的示例包括通过在流通池的形成或制造中包括基于设计的腔的基板而带来成品率提高的方法(和所得装置)。在本文所讨论的示例中，基于腔的基板封装模塑料和管芯以形成传感器***。
在一些示例中，部分地通过在基于腔的基板上模塑来提供包括扇出区域和流动通道的传感器***。在一些示例中，在不利用现有方法中的复杂模塑过程的情况下在单独管芯(例如，传感器)上方形成与测序具有材料相容性的流体流动通道。当用于形成流体路径的材料与测序试剂和酶在化学上和生物化学上是相容的时，材料是相容的。例如，当试剂之一中的酶活性不会因接触流动通道的材料而受到抑制时，材料是相容的。
图1至图4示出了可利用本文所讨论的方法的示例来形成的传感器***的示例。讨论了形成这些传感器***的各种过程，但提供图1至图4是为了示出所得装置的一些示例。图1至图4是传感器***的示例的所有剖视图。图1至图2均描绘了流通池的示例，这些流通池具有穿过硅晶片130的一个或多个TSV 120以实现从硅晶片130(例如，CMOS)的热传递。图3至图4描绘了作为本文所公开的方法的示例的结果而形成的传感器***的示例，其中TSV不用于热传递。
图1提供了利用本文所述方法中的某些方法来形成的流通池100(本文也称为“传感器***”)的示例。在图1中，通过将传感器结构142与包括基板197的载体196接合来形成流通池100的部分。载体包括至少一个腔105，腔的底部包括基板197，并且在腔105中放置了传感器结构142。腔105可被理解为包括将在本文中讨论的不同部分，包括传感器结构腔部分109(其也可被理解为管芯腔部分)以及一些示例中的流体流动通道部分111(其也可被理解为流体腔部分)。本文各种示例中讨论了传感器结构142在腔105中的放置。
如图1的示例所示，流通池100的传感器结构142部分包括硅晶片管芯130(例如，CMOS)的有源(光敏)表面110，用于感光活动(例如，DNA测序)。可能先前已将化学涂层(未图示)施加到该有源表面110。在包括化学涂层(未图示)的硅晶片管芯130的有源表面110上方是(微)流体流动通道192，该流动通道由一侧上的流通池100的封盖190和邻接表面界定，该邻接表面包括硅晶片管芯130的有源表面110和在硅晶片管芯130的该表面的任一侧上的扇出区域180的部分。如该示例中所描绘，封盖190附接到载体196。为载体196(而不是有源表面110和/或与有源表面110相邻的扇出区域180)加盖可避免在其传感器***效用中利用流通池时面积损失。
在该示例中，进一步由载体196的一部分限定(微)流体流动通道192。在该示例中，与容纳传感器结构142的腔105相邻的载体196壁103的竖直高度超过传感器结构142在放置在腔105中时的竖直高度。例如，封盖190(例如，玻璃或其他半透明封盖)可以或可以不在每个壁103的上表面处通过向封盖190和载体196施加粘合剂来附接到载体壁103。当硅晶片管芯130用作数字图像传感器时，数字图像传感器的有源表面110包括用于感测光的感光点或像素。在这些示例中，传感器功能的非限制性示例包括，例如，光感测(例如，具有感测到的预定波长范围)、检测一种或多种物质(例如，生物或化学物质)的存在以及检测某物的浓度(例如，离子浓度)的变化。
在图1所示的示例中，传感器结构142还包括穿过硅晶片管芯130到达一个或多个背侧金属化层上的至少钝化层140的一个或多个TSV 120，在一些示例中，该一个或多个背侧金属化层是为RDL的金属化层。在一些示例中，钝化层140是在较高温度(例如，约100℃-180℃)下沉积并固化的聚酰胺层。通过钝化层140中的开口区域150来促进与TSV 120以及因此与硅晶片管芯130的连接。为了便于理解，钝化层140在图1中被描绘为单独层。然而，该钝化层140是硅晶片管芯130(以及传感器结构142)的一部分，并且即使存在，也并未在本文所有附图中图示为单独层，以便以更简单的方式描绘硅晶片管芯130(以及传感器结构142)。这些开口区域用于与钝化层140形成电连接，以形成焊盘160。通常被称为柱凸块170或柱凸块的电触点在焊盘160上形成。柱凸块170可包括任何合适的材料，包括导电材料。例如，柱凸块170可包括导电材料，诸如金属材料(例如，Cu(铜)、Au(金)、W(钨)、Al(铝)或它们的组合)，但应当理解，可利用其他导电材料。在一个具体实施中，金属(例如，Cu(铜)、Au(金)、W(钨)、Al(铝)或它们的组合)可以是元素、合金或含金属的复合材料。需注意，虽然使用术语“铜柱凸块”，但铜仅用作柱凸块的展示材料，并且柱凸块不需要由铜组成或包含铜。通过穿过底部填充层173到达嵌入在载体196的基板197部分中的电连接175来提供与柱凸块170的连接。在该示例中，传感器结构142还包括扇出区域180，如本文示例中所述，该扇出区域可以由可通过包括但不限于紫外暴露和/或热暴露的方法来固化的包括但不限于胶粘剂和/或环氧树脂的材料形成。
图1中的示例的基板197可包括至少一个RDL或其他钝化层182(例如，聚酰胺)。在RDL或其他钝化层182中形成开口，以提供通向柱凸块170的通路(用于电连接)。在该示例中，在基板197上，沉积在RDL或其他钝化层182上的另一个钝化层182(例如，聚酰胺、环氧树脂、阻焊剂等)保护RDL或其他钝化层182，增加可靠性，并且减少及在一些情况下甚至防止电短路。其他钝化层中的开口经由电触点175实现与RDL或其他钝化层182(底部填充剂173下方的钝化层182)的电连接。
图2是具有一个或多个TSV 220的流通池的示例，但包括基板297的载体296与图1所示的示例不同，因为当传感器结构242放置在载体296的腔205中时，载体296的壁203与传感器结构242的高度相同，且载体296与传感器结构242之间具有底部填充层。因此，图2的载体296中的腔205不能同时提供基板297和(微)流体流动通道292的水平极限。该腔205包括传感器结构腔部分209(其也可被理解为管芯腔部分)，而不包括流体流动通道部分。如图2中所描绘，在该示例中，(微)流体流动通道292部分地由高结构277形成，该高结构在该示例中是添加到载体296的壁203的顶表面上方的结构。本文将更详细解释使用高结构277形成(微)流体流动通道292。
如图1中所描绘，在图2中，部分地通过将传感器结构242与包括基板297的载体296组合来形成流通池200。流通池200包括硅晶片管芯230(例如，CMOS)的有源(光敏)表面210，用于感光活动(例如，DNA测序)。可能先前已将化学涂层(未图示)施加到该有源表面210。在硅晶片管芯230的有源表面210上方是上述(微)流体流动通道292，该流动通道由一侧上的流通池200的封盖290(例如，玻璃或其他半透明封盖)和邻接表面界定，该邻接表面包括硅晶片管芯230的有源表面210和在硅晶片管芯230的该表面的任一侧上的扇出区域280的部分。如该示例中所描绘，封盖290附接到高结构277，该高结构是延伸载体292的壁203的竖直高度以超过传感器结构242在位于腔205中时的竖直高度的结构。作为传感器结构242和高结构277的高度之间的高度差的空间(越过硅晶片管芯230的有源表面210和在硅晶片管芯230的该表面的任一侧上的扇出区域280的部分到达封盖290)形成(微)流体流动通道292。封盖290附接到高结构277的顶表面。与图1中一样，在该示例中，为高结构277(而不是有源表面210和/或与有源表面210相邻的扇出区域280)加盖可避免在其传感器***效用中利用流通池时面积损失。
在图2所示的示例中，传感器结构242包括穿过硅晶片管芯230到达一个或多个背侧金属化层上的至少钝化层240的一个或多个TSV 220，在一些示例中，该一个或多个背侧金属化层是为RDL的金属化层。与图1中一样，通过钝化层240中的开口区域250来促进与TSV220以及因此与硅晶片管芯230的连接。为了便于理解，钝化层240在图2中被描绘为单独层。然而，该钝化层240是硅晶片管芯230(以及传感器结构242)的一部分，并且即使存在，也并未在本文所有附图中图示为单独层，以便以更简单的方式描绘硅晶片管芯230(以及传感器结构242)。这些开口区域用于与钝化层240形成电连接，以形成焊盘260。通常被称为柱凸块270或柱凸块的电触点在焊盘260上形成。通过穿过底部填充层273到达嵌入在基板297中的电连接275来提供与柱凸块270的连接。在该示例中，传感器结构242还包括扇出区域280，如本文示例中所述，该扇出区域可以由可通过包括但不限于紫外暴露和/或热暴露的方法来固化的包括但不限于胶粘剂和/或环氧树脂的材料形成。
图2中的示例的基板297还可包括至少一个RDL或其他钝化层282(例如，聚酰胺)。在RDL或其他钝化层282中形成开口，以提供通向柱凸块270的通路(用于电连接)。在该示例中，在基板297上，沉积在RDL或其他钝化层284上的另一个钝化层182(例如，聚酰胺、环氧树脂、阻焊剂等)保护RDL或其他钝化层282，增加可靠性，并且减少及在一些情况下甚至防止电短路。其他钝化层282中的开口286经由电触点275实现与RDL或其他钝化层282(底部填充剂273下方的钝化层282)的电连接。
与上述图1至图2一样，图3至图4是使用本文所公开的方法的示例来形成的流通池。然而，所形成的这些流通池300、400没有提供从硅晶片330、420(例如，CMOS)的热传递的TSV。在流通池300、400两者中，形成焊线(wire bond)331、431以将硅晶片管芯330、430(例如，传感器)电连接到包括基板396、496的载体397、497，但载体397、497上的该连接的部分的放置基于每个载体397、497中的该一个或多个腔和/或腔的部分的形状而不同。
现在转到图3，一旦传感器结构放置在底部填充层373的顶上，容纳传感器结构342的载体397中的腔305的一部分就与传感器结构342的竖直高度相同。传感器结构342的任一侧上的扇出区域380以及传感器结构342自身(该传感器结构具有为邻接表面的上表面，该邻接表面包括硅晶片管芯330的有源表面310和在硅晶片管芯330的该表面的任一侧上的扇出区域380的部分)填充腔305的该部分。腔的该部分可被理解为包括传感器结构腔部分309(其也可被理解为管芯腔部分)。附接到扇出区域380的部分的是接合焊盘337。因此，这些接合焊盘形成在硅晶片管芯330的顶表面上。与图1至图2中一样，将传感器结构342放置在腔305中的底部填充剂373上，该底部填充剂用作传感器结构342与基板397之间的过渡层。硅晶片管芯330(以及传感器结构342)包括钝化层340，该钝化层在图3中被描绘为单独层。该钝化层340即使存在，也并未在本文所有附图中图示为单独层，以便以更简单的方式描绘硅晶片管芯330(以及传感器结构342)。
在图3中描绘的示例中，传感器结构342电连接到载体396上的顶侧基板接合焊盘341。每个顶侧基板接合焊盘341(容纳传感器结构342的腔305的部分的每一侧上有至少一个)驻留在载体396中的腔305的一部分中，其在每一侧上的扇出区域380附近以传感器结构342的竖直高度开始，但朝向载体396中的腔305的壁303水平地延伸。如在讨论形成该流通池300的方法和其他示例时进一步所示，腔305的每一侧上的水平空间足够大，可以容纳顶侧基板接合焊盘341。在该流通池300中，形成焊线331以将硅晶片管芯330(例如，传感器)电连接到包括基板396的载体397。这些焊线331将硅晶片管芯330的顶表面上的接合焊盘337连接到顶侧基板接合焊盘341。在该示例中，硅晶片管芯330的顶表面上的接合焊盘337连接到电通孔346。一些示例(未图示)不包括这些电通孔346。尽管未在图3中图示，但是在一些流通池中，例如，这些顶侧基板接合焊盘341通过单个通孔或另选地通过若干通孔来电连接到底部基板接合焊盘，这些通孔延伸穿过基板396的多个金属层。焊线可由一种或多种金属诸如铝、铜、银、金或它们的任何组合构成。焊线中的金属可为元素形式、合金形式或复合形式。例如，引线接合可包括例如形成共晶金属键。
在图3中，封装了将硅晶片管芯330的顶表面上的接合焊盘337连接到顶侧基板接合焊盘341的焊线331、接合焊盘337和顶侧基板接合焊盘341。用于封装该连接的材料可以是或可以不是与用于形成扇出区域380的相同的填料材料。该连接的封装在其上形成接合焊盘337的扇出区域380的部分上方延伸到与限定整个腔305的水平边界的载体396的壁303的竖直高度接近的竖直高度。(微)流体流动通道392由一侧上的流通池300的封盖390、邻接表面的一部分(不包括具有经封装的连接328的部分)(包括硅晶片管芯330的有源表面310)和该连接的封装328界定。如本文将讨论，(微)流体流动通道392还部分地由流体流动通道部分311(其也可被理解为流体腔部分)和腔305的引线接合封装部分324界定。载体396和封装328的顶表面与封盖390交界。在水平方向上，(微)流体流动通道392由封盖390和有源表面310界定。
现在转到图4，与图1中的载体一样，载体496包括单个腔405，在该腔中放置了传感器结构442，且底部填充剂473形成传感器结构442的底表面与基板497腔405的顶表面之间的界面。与图3的传感器结构342一样，图4的传感器结构包括硅晶片管芯430上的接合焊盘437。与图1至图3一样，先从晶片切单该硅晶片管芯430，再将其放置在腔405中。如本文将讨论，该腔包括两个部分，传感器结构442定位在传感器结构腔部分409(其也可被理解为管芯腔部分)中，并且腔405的流体流动通道部分界定(微)流体流动通道492的一部分。与图3中不同，顶侧基板接合焊盘441(硅晶片管芯430上的接合焊盘437定位到其上)靠近其中放置了传感器结构442的腔405的外边缘(传感器结构442在腔405中相对居中)。在该流通池400中，形成焊线431以将硅晶片管芯430(例如，传感器)电连接到包括基板496的载体497。这些焊线431将硅晶片管芯430的顶表面上的接合焊盘437连接到腔405的相同部分(例如，传感器结构腔部分409)中的顶侧基板接合焊盘441。封装了包括焊线431、接合焊盘437和顶侧基板接合焊盘441的连接，从而形成传感器结构442的每一侧上的填料到形成腔405的侧面的载体496的壁403的区域。连接428的封装大约延伸到壁403的竖直高度并且在传感器结构442以上，为了封装接合焊盘437，覆盖硅晶片管芯430的每一侧上的扇出区域480的至少一部分。(微)流体流动通道492由一侧上的流通池400的封盖490、邻接表面的一部分(不包括具有经封装的连接的部分)(包括硅晶片管芯430的有源表面410)和该连接的封装428界定。载体496和封装428的顶表面与封盖490交界。在水平方向上，(微)流体流动通道492由封盖490和有源表面410界定。硅晶片管芯430(以及传感器结构442)包括钝化层340，该钝化层在图3中被描绘为单独层。该钝化层440即使存在，也并未在本文所有附图中图示为单独层，以便以更简单的方式描绘硅晶片管芯430(以及传感器结构442)。
图5是工作流500，该工作流示出了部分地通过将具有腔405的载体(载体包括基板)与包括管芯的传感器结构组合来形成流通池(诸如图1至图4中所描绘的那些)的本文所公开的一些示例的某些方面。如图5所示，例如，该方法可包括获得管芯(即，传感器***142、242、342、442)，其中管芯的表面上的一个或多个电触点是可接近的(510)。如图1至图4所示，管芯上的电触点可位于管芯的不同部分上，包括但不限于管芯的上表面、包括有源表面的管芯的上表面的一部分和/或与上表面平行的下表面。如图5所示，该方法还可包括将管芯放置在包括基板的载体中的腔405的一部分中，其中基板包括管芯的表面上的电触点可接近的暴露的电触点，使得该放置能够将暴露的电触点耦接到管芯的表面上的电触点，并且该放置限定与管芯的上表面的第一边缘相邻的腔中的第一空间以及与管芯的上表面的第二边缘相邻的腔中的第二空间(520)。
如图1至图4所示，底部填充剂173、273、373、473可形成传感器结构142、242、342、442与基板腔105、205、305、405的底部之间的界面，因此图5的方法包括在管芯的下表面与基板之间的腔中形成底部填充层(530)。该方法还包括例如通过以下方式形成扇出区域：将可固化材料沉积在第一空间和第二空间中以形成扇出区域，这些扇出区域的表面与管芯的上表面邻接(540)。如上所讨论，形成流体流动通道使得能够出于各种目的来利用流通池，因此该方法包括在管芯的有源表面上方形成流体流动通道，这包括将封盖附接到与扇出区域相邻的载体的部分以在有源表面与封盖之间形成流体流动通道(550)。
考虑到图5的通用工作流500，图6A至图8C更详细地示出了图1的流通池100的形成的各个方面的示例。
参见图6A至图6C，图6A是也在图1中描绘的载体196、696的顶视图，该载体包括基板697。一旦形成流通池100(图1)，该载体696中的腔605就具有用于不同目的的不同深度(高度)的不同区段。腔605的一个区段(即，传感器结构腔部分609(其也可被理解为管芯腔部分))大约为并且在一些情况下确切地为传感器结构的竖直高度(该高度是在将传感器结构拾取并放置在底部填充剂上的腔605中之后的高度+/-标准公差；与所示示例相容的标准公差的示例为约+/-3μm且θ为约+/-0.07度)。第二区段(即，流体流动通道部分611(其也可被理解为流体腔部分))具有在传感器结构腔部分609的顶部处开始并且限定流通池100(图1)的最终流体流动通道部分的高度的深度(例如，约100μm)。腔605由包括载体696的最高点的壁603界定。例如，在壁603(例如，图6B至图6C)的顶表面处，载体696与封盖交界。如本文将解释，为了形成该界面，可将界面施加到壁603(例如，图6B至图6C)的顶表面。
图6B是图6A的载体696的水平剖视图。该视图示出了腔605中的电触点675，传感器结构142(图1)经由传感器结构142(图1)的电触点(例如，柱凸块170和焊盘160)和上述底部填充剂173(图1)来电耦接到电触点675。在该视图中，传感器结构腔部分609、流体流动通道部分611和壁603的高度差更明显。还示出了电触点675的一些示例。在壁603的顶表面614处，载体696可与封盖190(例如，图1)交界。
图6C是载体696的竖直剖视图。从该有利位置，传感器结构腔部分609、流体流动通道部分611和界定整个腔605的壁603之间的竖直高度差更明显。
图7A至图7E示出了用于形成图1的流通池100的方法的某些方面。图7A是图6A的载体696的另一个剖视图。尽管在视觉上没有图6A中那样明显(因为壁703离传感器结构腔部分709(其也可被理解为管芯腔部分)的水平距离在整个流体流动通道部分711中不同)，但是图7A描绘了载体796(与载体696类似)，该载体包括传感器结构腔部分709、流体流动通道部分711(其也可被理解为流体腔部分)和壁703。载体796包括基板并且可由包括但不限于印刷电路板(PCB)和/或陶瓷电路板的材料形成。载体796的基板上的电触点775暴露，使得它们可电耦接到传感器结构(未图示)。载体796包括内部电线(未图示)以将信号从传感器结构(未图示)的底部(背面)路由到载体727的背面。从而，载体796包括实现从载体727的背面到传感器结构(例如，该结构的CMOS)的热传递的特征(例如，热通孔)。
参见图7B，如本文所示，将管芯(即，传感器结构742)拾取并放置在传感器结构腔部分709中，使得一个或多个电触点(例如，TSV 720、柱凸块770、凸起的背侧焊盘)耦接到载体796的基板727上的电触点775。在该示例中，对管芯或传感器结构742进行切单。在一些示例中，管芯或传感器结构的某部分涂布有聚合物材料。聚合物材料可以是例如基于凝胶的材料，诸如聚丙烯酰胺凝胶涂层，包括例如聚(N-(5-叠氮基乙酰胺基戊基)丙烯酰胺-共-丙烯酰胺-共-丙烯腈)(“PAZAM”)。在一个示例中，管芯或传感器结构包括表面处的至少一个纳米孔，并且涂层存在于纳米孔的底部和/或侧壁部分处。在施加涂层之后，对涂层的至少一部分进行抛光。可在与载体796组装之前或之后涂布管芯或传感器结构742。在一个示例中，在与载体796组装之前涂布管芯或传感器结构742。当将传感器结构742拾取并放置到传感器结构腔部分709中时，建立电连接(例如，通过使柱凸块770回流，使用各向异性导电膜在柱凸块770与电触点775之间建立接触)。
图7C示出了底部填充剂773层的形成，这可通过分配给定体积的底部填充材料来完成。如先前所讨论，在本文所示示例中，底部填充剂773提供传感器结构742与基板797之间的界面。低粘度环氧树脂材料是可能底部填充材料的示例。可在所示示例中利用的具体底部填充材料包括Loctite Eccobond系列(汉高公司(Henkel))和/或EP29LPTCHT(邦德大师公司(MasterBond))。在一个示例中，底部填充材料是在约-65℉至约+250℉下可用且约75℉下的粘度为约200cps的低粘度环氧树脂材料。底部填充剂可在接合后实现约10μm至约500μm的厚度，这部分取决于在管芯下方封装了什么及总叠堆厚度。
在图7D中，通过以下方式形成扇出区域780：沉积可固化材料以填充传感器结构腔部分709的其余部分(例如，传感器结构742的任一侧上的未填充的空间)。由于载体796的部分界定传感器结构腔部分709，因此可在没有任何模塑结构的情况下分配构成扇出区域780的可固化材料。可固化材料可包括但不限于环氧树脂和/或胶粘剂。使该材料固化的方法可包括但不限于紫外暴露和/或热暴露中的一种或多种。分配可固化材料，使得所得扇出区域780的高度至少与传感器结构742的有源表面710相当。在某些具体实施中，扇出区域780的顶表面具有与传感器结构742的顶表面基本上相同的高度。在某些具体实施中，扇出区域780的顶表面与传感器结构742的顶表面齐平。扇出区域780未延伸到流体流动通道部分711中。当实现时，形成扇出区域780的材料(例如，环氧树脂、胶粘剂)可平整化或形成传感器结构742的有源表面710与基板797的表面之间的平滑过渡区，从而形成供流体流动的过渡区。该材料还可例如覆盖间隙并且以连接角度与壁703(更深腔的侧壁)连接。
图7E示出了在载体796的流体流动通道部分711中形成流体流动通道792之后的流通池700。通过以下方式在管芯(传感器结构742)的有源表面710上方形成流体流动通道792：将封盖790附接到与扇出区域780相邻的载体796的部分，以在有源表面710与封盖790之间形成流体流动通道。例如，在载体790的每个壁703的上表面处，将粘合剂施加到封盖790和载体796。粘合剂形成载体790的每个壁703的上表面与封盖790之间的界面793。
图8A是利用图7A至图7E所示的方法来形成的流通池800的顶视图。这也可被理解为图7E中的流通池700的顶视图。从该视图中可以看出，可透过半透明封盖890看见传感器结构842。传感器结构842定位在传感器结构腔部分809(其也可被理解为管芯腔部分)中。还示出了流体流动通道部分811(其也可被理解为流体腔部分)和界面893的壁803。如图8A所示，流体流动通道部分811在壁803所界定的不同点处延伸，从而改变离容纳传感器结构842的传感器结构腔部分809的水平距离。在该示例中，形状是传感器结构腔部分809的任一侧上的三角形。图8B是流通池800的水平剖视图，该流通池的部分在图7E的讨论中进行了描述。
图8C是流通池800的竖直剖视图。从这一视角来看，流体孔867(提供(微)流体流动通道892中的流体入口和/或出口)在封盖890中可见。载体896中的腔805的形状和取向改变(微)流体流动通道892的形状。
根据图5的通用工作流500的某些方面，图9A至图11B更详细地示出了图2的流通池200的形成的各个方面的示例。
首先参见图9A，其是也在图2中描绘的载体296(图2)、996的顶视图，该载体包括基板997。该载体996中的腔905具有单个区段(即，传感器结构腔部分909(其也可被理解为管芯腔部分))，该部分大约为并且在一些情况下确切地为传感器结构942的竖直高度(该高度是在将传感器结构942拾取并放置在底部填充剂上的腔905中之后的高度+/-标准公差；例如，标准公差可在约+/-1μm至约+/-10μm的范围内)。腔905(其全部为传感器结构腔部分909)由作为载体996的最高点的壁903(图9B至图9C)界定。为了形成封盖290(图2)与载体996之间的界面，在附接到壁903的顶表面的高结构(间隔物)与封盖990之间形成界面。
图9B是图9A的载体996的水平剖视图。该视图示出了腔905中的电触点975，传感器结构242(图2)将经由传感器结构242(图2)的电触点(例如，柱凸块170和焊盘160)和上述底部填充剂273(图2)来电耦接到电触点975。在该示例中，附接到壁903的顶表面的高结构(间隔物)与封盖290(图2)交界以形成(微)流体流动通道292(图2)。
图10A至图10E示出了用于形成图2的流通池200的方法的某些方面。图10A是图10A的载体1096的另一个剖视图。图10A描绘了仅具有传感器结构腔部分1009(其也可被理解为管芯腔部分)的载体1096(与载体996类似)，该传感器结构腔部分包括由壁1003限定的腔1005。载体1096包括基板并且可由包括但不限于印刷电路板(PCB)和/或陶瓷电路板的材料形成。载体1096的基板上的电触点1075暴露，使得它们可电耦接到传感器结构(未图示)。载体1096包括内部电线(未图示)以将信号从传感器结构(未图示)的底部(背面)路由到载体1027的背面。从而，载体1096包括实现从载体1027的背面到传感器结构(例如，该结构的CMOS)的热传递的特征(例如，热通孔)。
参见图10B，如本文所示，将管芯(即，传感器结构1042)拾取并放置在传感器结构腔部分1009中，使得一个或多个电触点(例如，TSV1020、柱凸块1070、凸起的背侧焊盘)耦接到载体1096的基板上的电触点1075。在该示例中，对管芯或传感器结构1042进行切单。在一些示例中，管芯或传感器结构的某部分涂布有聚合物材料。聚合物材料可以是例如基于凝胶的材料，诸如聚丙烯酰胺凝胶涂层，包括例如聚(N-(5-叠氮基乙酰胺基戊基)丙烯酰胺-共-丙烯酰胺-共-丙烯腈)(“PAZAM”)。在一个示例中，管芯或传感器结构包括表面处的至少一个纳米孔，并且涂层存在于纳米孔的底部和/或侧壁部分处。在施加涂层之后，对涂层的至少一部分进行抛光。可在与载体1096组装之前或之后涂布管芯或传感器结构1042。在一个示例中，在与载体1096组装之前涂布管芯或传感器结构1042。当将传感器结构1042拾取并放置到传感器结构腔部分1009中时，建立电连接(例如，通过使柱凸块1070回流，使用各向异性导电膜在柱凸块1070与电触点1075之间建立接触)。
图10C示出了底部填充剂1073层的形成，这可通过分配给定体积的底部填充材料来完成。低粘度环氧树脂材料是可能底部填充材料的示例。可在所示示例中利用的具体底部填充材料包括Loctite Eccobond系列(汉高公司(Henkel))和/或EP29LPTCHT(邦德大师公司(MasterBond))。在一个示例中，底部填充材料是在约-65℉至约+250℉下可用且约75℉下的粘度为约200cps的低粘度环氧树脂材料。底部填充剂可在接合后实现约10μm至约500μm的厚度，这部分取决于在管芯下方封装了什么及总叠堆厚度。如先前所讨论，在本文所示示例中，底部填充剂1073提供传感器结构1042与基板1097之间的界面。
在图10D中，通过以下方式形成扇出区域1080：沉积可固化材料以填充传感器结构腔部分1009的其余部分(例如，腔1005中的传感器结构1042的任一侧上的未填充的空间)。由于载体1096的部分(例如，壁1003)界定传感器结构腔部分1009，因此可在没有任何模塑结构的情况下分配构成扇出区域1080的可固化材料。可固化材料可包括但不限于环氧树脂和/或胶粘剂。使该材料固化的方法可包括但不限于紫外暴露和/或热暴露中的一种或多种。分配可固化材料，使得所得扇出区域1080大约与载体1096的壁1003一样高。因此，形成邻接表面，该邻接表面包括载体1096的壁1014的顶表面、扇出区域1080和传感器结构1042(例如，管芯)的有源表面1010。当实现时，形成扇出区域1080的材料(例如，环氧树脂、胶粘剂)可平整化或形成传感器结构1042的有源表面1010与基板1097的表面之间的平滑过渡区，从而形成供流体流动的过渡区。该材料还可例如覆盖间隙并且以连接角度与壁1003(更深腔的侧壁)连接。
图10E示出了在形成流体流动通道1092之后的流通池1000。高结构1077(例如，间隔物)附接到载体1096的壁1014的顶表面的一部分。间隔物可由各种材料构成，包括但不限于粘合剂(例如，双面粘合剂)、环氧树脂、含固体填料的环氧树脂等。例如，间隔物可以是胶粘到两侧的约10-50-100-500μm厚的薄层。
通过以下方式在管芯(传感器结构1042)的有源表面1010上方形成流体流动通道1092：将封盖1090附接到高结构1077的顶表面，以在有源表面1010与封盖1090之间形成流体流动通道1011。例如，将粘合剂施加到封盖1090和高结构1077的顶表面。粘合剂形成高结构1077的顶表面与封盖1090之间的界面。
图11A是利用图10A至图10E所示的方法来形成的流通池1100的顶视图。这也可被理解为图10E中的流通池1000的顶视图。从该视图中可以看出，可透过半透明封盖1190看见传感器结构1142。传感器结构1142定位在传感器结构腔部分1109(其也可被理解为管芯腔部分)中，在拾取和放置过程之前向载体1196中设计腔1105。由于该腔1105中存在一个区段，因此传感器结构腔部分1109是腔1105。流体流动通道1192由高结构1177、有源表面1110和封盖1190界定。由于壁1114的顶表面的部分与高结构1177(间隔物)附接，因此图11A的(微)流体流动通道1192在形状上类似于图8A的(微)流体流动通道892。该形状使这两个示例能够共享类似效用。实现良好射流(用于本文所述的用途)和流体交换的形状的一些示例包括但不限于菱形形状和橄榄球形状。图11B是流通池1100的水平剖视图，该流通池的部分在图10E的讨论中进行了描述。
图11C是流通池1100的竖直剖视图。从这一视角来看，流体孔1167(提供(微)流体流动通道1192中的流体入口和/或出口)在封盖1190中可见。载体1196中的腔1105的形状和取向改变(微)流体流动通道1192的形状。
图12A至图14C更详细地示出了图3的流通池300的形成的各个方面的示例。使用下文所讨论的方法来形成的这些载体不利用TSV来提供导电性和/或导热性。因此，载体中存在某些差异以便适应传感器结构中的该差异。
图12A是也在图3中描绘的载体396、1296的顶视图，该载体包括基板397。与图6A至图6C中的腔一样，在形成流通池300(图3)的过程中，该载体1296中的腔1205具有用于不同目的的不同深度(高度)的不同区段。然而，由于这些电连接不同，腔1205的不同部分的用途也不同。参见图12A至图12C，它们以各种视图的形式提供某些方面的更清楚说明。腔1205的一个区段(即，传感器结构腔部分1209(其也可被理解为管芯腔部分))大约为并且在一些情况下确切地为传感器结构的有源表面的竖直高度(该高度是在将传感器结构拾取并放置在腔1205中之后的高度+/-标准公差；标准公差部分地取决于材料和过程用途，但在该示例中，标准公差可为约+/-1至10μm)。第二区段(即，流体流动通道部分1211(其也可被理解为流体腔部分))具有在传感器结构腔部分1209的顶部处开始并且限定流通池1200的最终流体流动通道部分的高度的深度(例如，约100μm)。第三区段(即，引线接合封装部分1224)仅位于载体1296的两侧上，从而在图12B和图12A中可见，但在图12C中不可见。该第三区段具有在传感器结构腔部分1209的顶部处开始的深度。腔1205由作为载体1296的最高点的壁1203界定。在该所示示例中，在壁1203的顶表面处，载体1296与封盖交界。然而，封盖还与经封装的电连接的部分交界。如本文将解释，为了形成该界面，可将界面施加到壁1203的顶表面1214以及电连接的封装的一部分。
图12B是图12A的载体1296的剖视图。该视图示出了电触点，即位于腔1205的引线接合封装部分1224中的顶侧基板接合焊盘1241。传感器结构342(图3)经由焊线331(图3)从传感器结构342(图3)的电触点(例如，管芯上的接合焊盘337(图3))电耦接到这些顶侧基板接合焊盘1241。在该视图中，传感器结构腔部分1209、引线接合封装部分1224和壁1203的高度差更明显。为了潜在地增强热性能，可将热通孔集成到载体1296中。
图12C是载体1296的竖直剖视图。从该有利位置，传感器结构腔部分1209、流体流动通道部分1211和界定整个腔1205的壁1203之间的竖直高度差更明显。
图13A至图13E示出了用于形成图3的流通池300的方法的某些方面。图13A是图12A的载体1296的另一个剖视图。尽管在视觉上没有图12A中那样明显(因为壁1203离传感器结构腔部分1209的水平距离在整个引线接合封装部分1224中不同)，但是图13A描绘了载体1396(与载体1296类似)，该载体包括传感器结构腔部分1309(其也可被理解为管芯腔部分)、引线接合封装部分1324和壁1303。载体1396包括基板并且可由包括但不限于印刷电路板(PCB)和/或陶瓷电路板的材料形成。基板上的电触点包括顶侧基板接合焊盘1341，这些顶侧基板接合焊盘位于载体1396上的引线接合封装部分1324的最低竖直高度(基部表面)处，使得它们可电耦接到传感器结构(未图示)。未图示基板1397的各层(例如，基板/PCB的附加金属层，且各层之间的通孔连接未示出)之间的连接，这些连接包括用于将信号从接合焊盘1341的底部路由到载体1327的背面的内部电线。
参见图13B，如本文所示，将管芯(即，传感器结构1342)拾取并放置在传感器结构腔部分1309中。在该示例中，对管芯或传感器结构1342进行切单。在一些示例中，管芯或传感器结构的某部分涂布有聚合物材料。聚合物材料可以是例如基于凝胶的材料，诸如聚丙烯酰胺凝胶涂层，包括例如聚(N-(5-叠氮基乙酰胺基戊基)丙烯酰胺-共-丙烯酰胺-共-丙烯腈)(“PAZAM”)。在一个示例中，管芯或传感器结构包括表面处的至少一个纳米孔，并且涂层存在于纳米孔的底部和/或侧壁部分处。在施加涂层之后，对涂层的至少一部分进行抛光。可在与载体1396组装之前或之后涂布管芯或传感器结构1342。在一个示例中，在与载体1396组装之前涂布管芯或传感器结构1342。图13B还示出了底部填充剂1373层的形成，这可通过分配给定体积的底部填充材料来完成，如图7和图11中所讨论。如先前所讨论，在本文所示示例中，底部填充剂1373提供传感器结构1342与基板1397之间的界面。
在图13C中，通过以下方式形成扇出区域1380：沉积可固化材料以填充传感器结构腔部分1309的其余部分(例如，传感器结构1342的任一侧上的未填充的空间)。由于载体1396的部分界定传感器结构腔部分1309，因此可在没有任何模塑结构的情况下分配构成扇出区域1380的可固化材料。可固化材料可包括但不限于环氧树脂和/或胶粘剂。使该材料固化的方法可包括但不限于紫外暴露和/或热暴露中的一种或多种。分配可固化材料，使得所得扇出区域1380的高度至少与传感器结构1342的有源表面1310相当。扇出区域1380未延伸到腔1309的引线接合封装部分1324中。
图13D示出了在腔1309的引线接合封装部分1324中，将顶侧基板接合焊盘1341引线接合到载体1337上的焊盘。焊线可由一种或多种金属诸如铝、铜、银、金或它们的任何组合构成。焊线中的金属可为元素形式、合金形式或复合形式。例如，引线接合可包括例如形成共晶金属键。
图13E示出了封装该引线接合的连接(形成连接1328的封装)。可利用一个或多个引脚来确保用于封装1328的材料(例如，可固化材料，其可为用于形成扇出区域1380的相同材料)不会流动到传感器结构1342的有源表面1310上。在封装该连接(包括焊线1331、(管芯上的)接合焊盘1337和(基板1397上的)顶侧基板接合焊盘1341)的过程中，用可固化材料填充腔的引线接合封装部分1324。封装1328(例如，胶粘剂、环氧树脂)的顶表面最初可不平坦并且可在放置玻璃封盖时变平，如图13F所示。封装1328部分地界定流体流动通道，因此封装1328的侧壁的形状可有助于流通池的效用。例如，封装1328(例如，胶粘剂/围坝(dam))的壁可为直的并且也可为成角的或弯曲的。
图13F示出了在腔1309的流体流动通道部分1311(其也可被理解为流体腔部分)中形成流体流动通道1392之后的流通池1300，在这些连接被封装时该流体流动通道部分未填充有材料，因为引线接合封装部分1324仅位于一侧上。通过以下方式在管芯(传感器结构1342)的有源表面1310上方形成流体流动通道1392：将封盖1390附接到与扇出区域1380相邻的载体1396的部分和/或封装1328的顶表面，以在有源表面1310与封盖1390之间形成流体流动通道。例如，在载体1390的每个壁1303的上表面处，将粘合剂施加到封盖1390和载体1396。粘合剂形成载体1390的每个壁1303的上表面或封装1328的顶表面与封盖1390之间的界面。
图14A是利用图13A至图13F所示的方法来形成的流通池1400的顶视图。这也可被理解为图13F中的流通池1300的顶视图。从该视图中可以看出，可透过半透明封盖1490看见传感器结构1442。传感器结构1442定位在腔1405的传感器结构腔部分1409(其也可被理解为管芯腔部分)中。还示出了腔1405的流体流动通道部分1411(其也可被理解为流体腔部分)。如图14A、图14B和图14C中的不同部分中所示，流体流动通道部分1411在两侧上的封装1428(封装该管芯上的接合焊盘1437)和其他侧上的壁1403所界定的不同点处延伸，从而限定(微)流体流动通道1492。壁1403离容纳传感器结构1442的传感器结构腔部分1409的水平距离不同。在该示例中，形状是传感器结构腔部分1409的任一侧上的三角形。图14B是流通池1400的水平剖视图，该流通池的部分在图13F的讨论中进行了描述。
图14C是流通池1400的竖直剖视图。从这一视角来看，流体孔1467(提供(微)流体流动通道1492中的流体入口和/或出口)在封盖1490中可见。可以理解，(微)流体流动通道1492可使用载体1496中的腔1405的形状和取向来改变形状。通过对比图14C和图13F的视图可以明显看出，虽然(微)流体流动通道1492在两侧上由封装1428的部分界定，但其在另两侧上也由界定流体流动通道部分1411的壁1403界定。
图15A至图17C更详细地示出了图4的流通池400的形成的各个方面的示例。使用下文所讨论的方法来形成的这些载体不利用TSV来提供导电性和/或导热性。因此，载体中存在某些差异以便适应电连接结构中的该差异。
图15A是也在图4中描绘的载体496、1596的顶视图，该载体包括基板497。图15B是该载体的水平剖面并且图15C是该载体的竖直剖面。当将腔1505考虑在内时，包括基板1597的载体1596可被理解为具有四(4)个层级。基板1597可由PCB和/或陶瓷电路板构成。腔1505的一个区段(即，传感器结构腔部分1509(其也可被理解为管芯腔部分))大约为并且在一些情况下确切地为传感器结构的有源表面的竖直高度(该高度是在将传感器结构拾取并放置在腔1505中的底部填充层上之后的高度+/-标准公差；标准公差的非限制性示例可为约+/-1至10μm)。第二区段(即，流体流动通道部分1511(其也可被理解为流体腔部分))具有在传感器结构腔部分1509的顶部处开始并且限定流通池400(图4)的最终流体流动通道部分的高度的深度(例如，约100μm)。腔1505由作为载体1596的最高点的壁1503界定。例如，在壁1503的顶表面处，载体1596与封盖交界。然而，封盖还与经封装的电连接的部分交界。如本文将解释，为了形成该界面，可将界面施加到壁1503的顶表面以及电连接的封装的一部分。
图15B是图15A的载体1596的水平剖视图。该视图示出了电触点，即位于传感器结构腔部分1509中的顶侧基板接合焊盘1541。流体流动通道部分1511从该有利位置不可见。传感器结构442(图4)经由焊线431(图4)从传感器结构442(图4)的电触点(例如，管芯上的接合焊盘437(图4))电耦接到这些顶侧基板接合焊盘1541。在该视图中，传感器结构腔部分1509和壁1503的高度差很明显。为了潜在地增强热性能，可将热通孔集成到载体1596中。
图15C是载体1596的竖直剖视图。从该有利位置，传感器结构腔部分1509、流体流动通道部分1511和界定整个腔1505的壁1503之间的竖直高度差更明显。
图16A至图16E示出了用于形成图4的流通池400的方法的某些方面。图16A是图15A的载体1596的另一个剖视图。尽管在视觉上没有图15A中那样明显(因为壁1503离传感器结构腔部分1509的水平距离在整个引线接合封装部分1524中不同)，但是图16A描绘了载体1696(与载体1596类似)，该载体包括传感器结构腔部分1609(其也可被理解为管芯腔部分)、流体流动通道部分1611(其也可被理解为流体腔部分)和壁1603。载体1696包括基板并且可由包括但不限于印刷电路板(PCB)和/或陶瓷电路板的材料形成。基板上的电触点包括顶侧基板接合焊盘1641，这些顶侧基板接合焊盘位于载体1696上的传感器结构腔部分1609的最低竖直高度(基部表面)处，使得它们可电耦接到传感器结构(未图示)，并且传感器结构可相对于这些顶侧基板接合焊盘1641在传感器结构腔部分1609中居中。未图示基板1697的各层(例如，基板/PCB的附加金属层，且各层之间的通孔连接未示出)之间的连接，这些连接包括用于将信号从接合焊盘1641的底部路由到载体1627的背面的内部电线。
参见图16B，如本文所示，将管芯(即，传感器结构1642)拾取并放置在传感器结构腔部分1609中。在该示例中，对管芯或传感器结构1642进行切单。在一些示例中，管芯或传感器结构的某部分涂布有聚合物材料。聚合物材料可以是例如基于凝胶的材料，诸如聚丙烯酰胺凝胶涂层，包括例如聚(N-(5-叠氮基乙酰胺基戊基)丙烯酰胺-共-丙烯酰胺-共-丙烯腈)(“PAZAM”)。在一个示例中，管芯或传感器结构包括表面处的至少一个纳米孔，并且涂层存在于纳米孔的底部和/或侧壁部分处。在施加涂层之后，对涂层的至少一部分进行抛光。可在与载体1696组装之前或之后涂布管芯或传感器结构1642。在一个示例中，在与载体1696组装之前涂布管芯或传感器结构1642。图16B还示出了底部填充剂1673层的形成，这可通过分配给定体积的底部填充材料来完成，如参考图7和图11中所讨论。如先前所讨论，在本文所示示例中，底部填充剂1673提供传感器结构1642与基板1697之间的界面。
图16C示出了在传感器结构腔部分1609中，将顶侧基板接合焊盘1641引线接合到载体1637上的焊盘。焊线可由一种或多种金属诸如铝、铜、银、金或它们的任何组合构成。焊线中的金属可为元素形式、合金形式或复合形式。例如，引线接合可包括例如形成共晶金属键。
在图16D中，通过以下方式形成扇出区域1680：沉积可固化材料以填充传感器结构腔部分1609的其余部分(例如，传感器结构1642的任一侧上的未填充的空间)和这些连接的封装部分。由于载体1696的部分界定传感器结构腔部分1609，因此可在没有任何模塑结构的情况下分配构成扇出区域1680的可固化材料。可固化材料可包括但不限于环氧树脂和/或胶粘剂。使该材料固化的方法可包括但不限于紫外暴露和/或热暴露中的一种或多种。分配可固化材料，使得所得扇出区域1680的高度至少与传感器结构1642的有源表面1610相当。扇出区域1680未延伸到腔1609的流体流动通道部分1611中。
图16E示出了封装该引线接合的连接的其余部分(形成连接1628的封装)。可利用一个或多个引脚来确保用于封装1628的材料(例如，可固化材料，其可为用于形成扇出区域1680的相同材料)不会流动到传感器结构1642的有源表面1610上。封装1628(例如，胶粘剂、环氧树脂)的顶表面最初可不平坦并且可在放置玻璃封盖时变平，如图16F所示。封装1628部分地界定流体流动通道，因此封装1628的侧壁的形状可有助于流通池的效用。例如，封装1628(例如，胶粘剂/围坝(dam))的壁可为直的并且也可为成角的或弯曲的。
图16F示出了在腔1609的流体流动通道部分1611中形成流体流动通道1692之后的流通池1600，在这些连接被封装时该流体流动通道部分未填充有材料。通过以下方式在管芯(传感器结构1642)的有源表面1610上方形成流体流动通道1692：将封盖1690附接到与扇出区域1680相邻的载体1696的部分和/或封装1628的顶表面，以在有源表面1610与封盖1690之间形成流体流动通道。例如，在载体1690的每个壁1603的上表面处，将粘合剂施加到封盖1690和载体1696。粘合剂形成载体1690的每个壁1603的上表面或封装1628的顶表面与封盖1690之间的界面。
图17A是利用图16A至图16F所示的方法来形成的流通池1700的顶视图。这也可被理解为图16F中的流通池1600的顶视图。从该视图中可以看出，可透过半透明封盖1790看见传感器结构1742。传感器结构1742定位在传感器结构腔部分1709(其也可被理解为管芯腔部分)中。还示出了流体流动通道部分1711(其也可被理解为流体腔部分)。如图17A所示，流体流动通道部分1711在封装1728所界定的不同点处延伸，从而改变离容纳传感器结构1742的传感器结构腔部分1709的水平距离。在该示例中，形状是传感器结构腔部分1709的任一侧上的三角形。图17B是流通池1700的水平剖视图，该流通池的部分在图16E的讨论中进行了描述。
图17C是流通池1700的竖直剖视图。从这一视角来看，流体孔1767(提供(微)流体流动通道1792中的流体入口和/或出口)在封盖1790中可见。应当理解，(微)流体流动通道1792可基于载体1796中的腔1705的形状和取向来改变形状。通过对比图17B和图17C的视图可以明显看出，虽然(微)流体流动通道1792在两侧上由封装1728的部分界定，但其在另两侧上也由界定流体流动通道部分1711的壁1703界定。
到此为止示出的许多示例示出了可包括单个管芯的流通池。然而，某些流通池可包括超过一个管芯，每个管芯位于单独腔和/或包括基板的载体中的腔的部分中。图18A至图18C示出了具有多个传感器结构的示例的一些方面。图18A是使用具有超过一个腔1805的载体1896形成的流通池1800的顶视图。图18B是流通池1800的水平剖视图，而图18C是流通池1800的竖直剖视图。所示示例具有两个腔1805，但附加示例可具有或可不具有超过两个腔1805。在基板中有多个腔的示例中，这些腔沿着相同平面，如图18A至图18C所示。从图18A的顶视图看，该特定示例中的两个腔1805均沿着相同平面。从图18A的顶部透视图和图18C的竖直剖视图中可以看出，(例如，使用拾取和放置工序)将两个传感器结构1842放置到载体1896中的腔1805中。载体1896包括容纳这两个传感器结构1842的传感器结构腔部分1809(其也可被理解为管芯腔部分)以及在容纳传感器结构1842的每个腔部分1809中形成的扇出区域1880。载体1896还包括流体流动通道部分1811(其也可被理解为流体腔部分，其中形成(微)流体流动通道1892)。图18A至C所示的示例包括参与电特性的TSV 1820，但利用接合焊盘的示例也可集成到具有这种类型的腔的载体1896中。另外，尽管在图18A至图18C中封盖1890附接在与腔的壁1814的顶表面的界面处，但间隔物中也可与封盖形成该界面。封盖1890包括流体孔1867。
如前面提到的，本文所描述和示出的流通池实现了从硅晶片(例如，CMOS)的热传递。该方面可能通过或可能无法通过以下方式增强：添加特别是用于热管理的热通孔1964(例如，由铜制成)，以直接接近管芯(例如，CMOS)以便用加热元件1962加热，如图19所描绘。也可以或可以不如图20A至图20B所描绘的那样在没有热通孔1964(图19)的情况下实现从硅晶片的热传递，其中结构变化实现与流通池2000的传感器结构2042中的硅晶片管芯2030的背侧表面2063的接触。在图20A中，实现直通切口2043以将加热元件2062耦接到流通池2000的传感器结构2042中的硅晶片管芯2030的背侧表面2063。在图20B中，载体2096包括热通孔腔2047，因此加热元件2062可在***到热通孔腔2047中的基础上耦接到背侧表面2063。
在本文所述方法的一些示例中，该方法包括将管芯放置在基板中的腔的一部分中，其中管芯的表面上的一个或多个电触点是可接近的。在一些示例中，基板包括管芯的表面上的电触点可接近的暴露的电触点。该放置可包括限定与管芯的上表面的第一边缘相邻的腔中的第一空间以及与管芯的上表面的第二边缘相邻的腔中的第二空间。该方法还可包括在该管芯的下表面与基板之间的腔中形成底部填充层。该方法可包括通过以下方式形成流体扇出区域：将可固化材料沉积在第一空间和第二空间中以形成流体扇出区域，这些流体扇出区域的表面与管芯的上表面邻接。该方法可包括在管芯的有源表面上方形成流体流动通道，包括：将封盖附接到与流体扇出区域相邻的基板的部分以在有源表面与封盖之间形成流体流动通道。
在该方法的一些示例中，该放置还包括将暴露的电触点耦接到这些电触点。
在一些示例中，该方法还包括将暴露的电触点耦接到管芯的表面上的电触点。
在该方法的一些示例中，暴露的电触点和管芯的表面上的电触点构成接合焊盘，包括暴露的电触点的接合焊盘各自在第一空间或第二空间中的一者中取向，并且该耦接包括将暴露的电触点中的每个暴露的电触点引线接合到管芯的表面上的电触点之一，从而形成引线接合的连接。
在一些示例中，该方法还包括在形成流体流动通道之前，通过将可固化材料沉积在流体扇出区域上方来封装引线接合的连接。
在一些示例中，在管芯的有源表面上方形成流体流动通道还包括：使封盖取向为与经封装的引线接合的连接中的每个连接的顶表面物理接触，其中该取向使每个顶表面变平。
在该方法的一些示例中，管芯还包括硅晶片、钝化叠堆以及延伸穿过硅晶片的一部分和钝化叠堆的一个或多个硅穿孔，其中钝化叠堆设置在硅晶片的该部分的下表面下方，其中该一个或多个硅穿孔中的每个硅穿孔的一部分通过钝化叠堆中的一个或多个开口中的一个开口暴露，并且其中每个暴露部分耦接到电触点。
在一些示例中，放置还包括将暴露的电触点耦接到这些电触点。
在一些示例中，该方法还包括将暴露的电触点耦接到管芯的表面上的电触点。
在一些示例中，该耦接包括利用选自以下的方法：使这些电触点回流，其中管芯的电触点包括柱凸块，并且利用各向异性导电膜来将这些电触点耦接到暴露的电触点。
在该方法的一些示例中，可固化材料选自环氧树脂和胶粘剂。
在该方法的一些示例中，形成流体扇出区域还包括使可固化材料固化。
在一些示例中，该固化包括利用选自以下的方法：使可固化材料暴露于紫外辐射以及使可固化材料暴露于热能。
在该方法的一些示例中，管芯包括传感器。
在该方法的一些示例中，传感器包括互补金属氧化物半导体(CMOS)检测设备。
在该方法的一些示例中，腔包括：管芯腔部分、流体腔部分和顶级部分，其中管芯腔部分和底部填充层合起来的高度与管芯基本上相等，其中流体腔部分包括具有流体流动通道的高度的空间，并且其中顶级部分具有与流体扇出区域相邻的基板的部分的高度。
在一些示例中，将管芯放置在基板中的腔的该部分中包括将管芯放置在基板的管芯腔部分中。
在该方法的一些示例中，与流体扇出区域相邻的基板的部分包括电路板的部分，并且顶级部分包括电路板与封盖之间的界面。
在该方法的一些示例中，封盖包括流体的入口和流体的出口。
在一些示例中，附接封盖包括在电路板与封盖之间施加粘合剂。
在该方法的一些示例中，从硅晶片切单管芯。
在该方法的一些示例中，管芯的表面选自：管芯的上表面、包括有源表面的管芯的上表面的一部分以及与上表面平行的下表面。
在本文所述装置的一些示例中，该装置包括：管芯，其中管芯的表面上的一个或多个电触点是可接近的。该装置还可包括基板，所述基板包括腔，其中管芯在基板中的腔的一部分中取向，其中基板包括暴露的电触点，这些暴露的电触点电耦接到管芯的表面上的电触点，其中该取向限定与管芯的上表面的第一边缘相邻的腔中的第一空间以及与管芯的上表面的第二边缘相邻的腔中的第二空间。该装置还可包括流体扇出区域，这些流体扇出区域包括沉积在第一空间和第二空间中的第一固化材料，这些流体扇出区域的表面与管芯的上表面邻接。
在该装置的一些示例中，该装置还可包括管芯的有源表面上方的流体流动通道，该流体流动通道由流体扇出区域的表面和管芯的上表面以及附接到与流体扇出区域相邻的基板的部分的封盖来限定。
在该装置的一些示例中，该装置还包括管芯的下表面与基板之间的腔中的底部填充层。
在该装置的一些示例中，从硅晶片切单管芯。
在该装置的一些示例中，暴露的电触点构成基板接合焊盘并且管芯的表面上的电触点构成管芯接合焊盘，并且其中用引线将每个管芯接合焊盘耦接到至少一个基板接合焊盘，从而形成引线接合的连接。
在该装置的一些示例中，引线接合的连接被封装在第二固化材料中。
在该装置的一些示例中，封盖被取向为与经封装的引线接合的连接中的每个连接的顶表面物理接触。
在一些示例中，管芯还包括硅晶片、钝化叠堆以及延伸穿过硅晶片的一部分和钝化叠堆的一个或多个硅穿孔，其中钝化叠堆设置在硅晶片的该部分的下表面下方，其中该一个或多个硅穿孔中的每个硅穿孔的一部分通过钝化叠堆中的一个或多个开口中的一个开口暴露，并且其中每个暴露部分耦接到电触点。
在一些示例中，固化材料和第二固化材料中的每一者选自：环氧树脂和胶粘剂。
在一些示例中，管芯包括传感器。
在一些示例中，传感器包括互补金属氧化物半导体(CMOS)检测设备。
在该装置的一些示例中，该装置还包括管芯的下表面与基板之间的腔中的底部填充层，并且腔包括：管芯腔部分、流体腔部分和顶级部分，其中管芯腔部分和底部填充层合起来的高度与管芯基本上相等，其中流体腔部分包括具有流体流动通道的高度的空间，并且其中顶级部分具有与流体扇出区域相邻的基板的部分的高度。
在一些示例中，管芯在其中取向的基板中的腔的部分包括管芯腔部分。
在一些示例中，与流体扇出区域相邻的基板的部分包括电路板的部分，并且顶级部分包括电路板与封盖之间的界面。
在一些示例中，封盖包括流体的入口和流体的出口。
在一些示例中，流体流动通道大约为从有源表面到封盖的100μm。
在一些示例中，电路板选自：印刷电路板和陶瓷电路板。
在一些示例中，表面选自：管芯的上表面、包括有源表面的管芯的上表面的一部分以及与上表面平行的下表面。
在本文所述方法的一些示例中，该方法包括将包括传感器和在管芯的表面上可接近的一个或多个电触点的管芯拾取并放置在载体的腔的基部处的腔表面上，其中载体包括基板和腔，其中基板包括暴露的电触点，并且其中该放置限定与管芯的表面的第一边缘相邻的腔中的第一空间以及与管芯的表面的第二边缘相邻的腔中的第二空间。该方法还可包括将管芯的该一个或多个电触点中的每个电触点连接到基板的暴露的电触点中的至少一个暴露的电触点。该方法可包括通过以下方式形成流体扇出区域：将可固化材料沉积在第一空间和第二空间中以形成流体扇出区域。该方法可包括将封盖附接到与流体扇出区域相邻的基板的部分以在传感器的有源表面与封盖之间形成流体流动通道。
在该方法的一些示例中，腔表面包括底部填充层。
在本文所述装置的一些示例中，该装置包括管芯和基板，所述基板包括腔。在一些示例中，管芯在基板中的腔的一部分中取向，其中该取向限定与管芯的上表面的第一边缘相邻的腔中的第一空间以及与管芯的上表面的第二边缘相邻的腔中的第二空间。该装置还可包括流体扇出区域，这些流体扇出区域包括沉积在第一空间和第二空间中的第一固化材料，这些流体扇出区域的表面与管芯的上表面邻接。该装置还可包括管芯的有源表面上方的流体流动通道，该流体流动通道由流体扇出区域的表面和管芯的上表面以及附接到与流体扇出区域相邻的基板的部分的封盖来限定。
附图中的流程图和框图示出了根据本发明具体实施的各种示例的***、方法和计算机程序产品的可能具体实施的架构、功能和操作。就这一点而言，流程图或框图中的每个框可表示指令的模块、片段或部分，包括用于实现指定逻辑功能的一个或多个可执行指令。在一些另选的具体实施中，框中注明的功能可以不按照图中注明的顺序发生。例如，连续示出的两个框实际上可基本上同时执行，或者这些框有时可以相反的顺序执行，具体取决于所涉及的功能。还应当注意，框图和/或流程图图示中的每个框以及框图和/或流程图图示中的框的组合可由执行指定功能或动作或执行专用硬件和计算机指令的组合的基于专用硬件的***来实现。
本文所用的术语仅出于描述特定示例的目的，并非旨在进行限制。如本文所用，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该”旨在也包括复数形式。还应当理解，当在本说明书中使用时，术语“包括”和/或“包含”指定所述特征、整数、步骤、过程、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、过程、操作、元件、部件和/或其组的存在或添加。
以下权利要求中的对应结构、材料、动作和所有装置或步骤加上功能元件的等同物(如果有的话)旨在包括用于执行与具体要求保护的其他要求保护的元件组合的功能的任何结构、材料或动作。已经出于例示和描述的目的呈现了对一个或多个示例的描述，但并非旨在穷举或限制为所公开的形式。许多修改形式和变型形式对于本领域的普通技术人员将是显而易见的。选择和描述示例是为了最好地解释各个方面和实际应用，并且使得本领域的其他普通技术人员能够理解具有适合于所设想的特定用途的各种修改形式的各种示例。
应当理解，前述概念和下文更详细讨论的附加概念(假设此类概念不相互矛盾)的所有组合都被设想为是本文所公开的主题的一部分以至少实现如本文所述的有益效果。具体地讲，出现在本公开末尾的要求保护的主题的所有组合都被设想为是本文所公开的主题的一部分。还应当理解，本文明确采用的也可出现在以引用方式并入的任何公开中的术语应被赋予与本文所公开的特定概念最一致的含义。
该书面描述使用示例来公开本主题，并且还使本领域的任何技术人员能够实践本主题，包括制造和使用任何设备或***以及执行任何结合的方法。本主题的可取得专利的范围由权利要求限定，并且可包括本领域的技术人员想到的其他示例。如果此类其他示例具有与权利要求的字面语言无差异的结构元件，或者如果它们包括与权利要求的字面语言无实质差异的等同结构元件，则这些其他示例旨在落入权利要求的范围内。
应当理解，以上描述旨在为例示性的而非限制性的。例如，上述示例(和/或其各方面)可彼此结合使用。此外，在不脱离各种示例的范围的情况下，可以进行许多修改以使特定情况或材料适应各种示例的教导内容。虽然本文所述的材料的尺寸和类型旨在限定各种示例的参数，但它们决不是限制性的并且仅以举例的方式提供。在查看上述描述时，许多其他示例对于本领域的技术人员而言将是显而易见的。因此，各种示例的范围应参考所附权利要求以及这些权利要求赋予的等同物的全部范围来确定。在所附权利要求中，术语“包括”和“在其中”用作相应术语“包含”和“其中”的通俗英语等同物。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并非旨在对其对象施加数字要求。本文中术语“基于”的形式涵盖其中元件部分地基于的关系以及其中元件完全地基于的关系。术语“定义”的形式涵盖元件被部分定义的关系以及元件被完全定义的关系。此外，以下权利要求的限制不是以手段加功能的格式书写的，并且不旨在基于35U.S.C.§112第六段来解释，除非并且直到这些权利要求限制明确地使用短语“用于......的装置”后面接没有其他结构的功能陈述。应当理解，不一定可根据任何特定示例来实现上述所有此类目的或优点。因此，例如，本领域的技术人员将认识到，本文所述的***和技术可以实现或优化本文所教导的一个优点或一组优点而不一定实现本文可教导或建议的其他目的或优点的方式来实施或执行。
虽然仅结合有限数量的示例详细描述了本主题，但应当容易理解，本主题不限于此类所公开的示例。相反，可修改本主题以结合此前未描述但与本主题的实质和范围相当的任何数量的变型、更改、替换或等同布置。另外，虽然已经描述了本主题的各种示例，但是应当理解，本公开的各方面可包括所述示例中的仅一些。另外，虽然一些示例被描述为具有一定数量的元件，但是应当理解，本主题可以用小于或大于一定数量的元件来实践。因此，本主题不应被视为受前述描述的限制，而是仅受所附权利要求的范围的限制。

Claims (43)

1.一种方法，所述方法包括：
将管芯放置在基板中的腔的一部分中，其中所述管芯的表面上的一个或多个电触点是可接近的，其中所述基板包括所述管芯的所述表面上的所述电触点可接近的暴露的电触点，其中所述放置限定与所述管芯的上表面的第一边缘相邻的所述腔中的第一空间以及与所述管芯的所述上表面的第二边缘相邻的所述腔中的第二空间；
在所述管芯的下表面与所述基板之间的所述腔中形成底部填充层；
通过以下方式形成流体扇出区域：将可固化材料沉积在所述第一空间和所述第二空间中以形成所述流体扇出区域，所述流体扇出区域的表面与所述管芯的所述上表面邻接；以及
在所述管芯的有源表面上方形成流体流动通道，包括：
将封盖附接到与所述流体扇出区域相邻的所述基板的部分以在所述有源表面与所述封盖之间形成所述流体流动通道。
2.根据权利要求1所述的方法，所述方法还包括：
将所述暴露的电触点耦接到所述管芯的所述表面上的所述电触点。
3.根据权利要求2所述的方法，其中所述暴露的电触点和所述管芯的所述表面上的所述电触点构成接合焊盘，其中包括所述暴露的电触点的所述接合焊盘各自在所述第一空间或所述第二空间中的一者中取向，并且其中所述耦接包括将所述暴露的电触点中的每个暴露的电触点引线接合到所述管芯的所述表面上的所述电触点之一，从而形成引线接合的连接。
4.根据权利要求3所述的方法，所述方法还包括：
在形成所述流体流动通道之前，通过将所述可固化材料沉积在所述流体扇出区域上方来封装所述引线接合的连接。
5.根据权利要求1至4中任一项所述的方法，其中在所述管芯的所述有源表面上方形成所述流体流动通道还包括：
使所述封盖取向为与所述经封装的引线接合的连接中的每个连接的顶表面物理接触，其中所述取向使每个顶表面变平。
6.根据权利要求1所述的方法，所述管芯还包括硅晶片、钝化叠堆以及延伸穿过所述硅晶片的一部分和所述钝化叠堆的一个或多个硅穿孔，其中所述钝化叠堆设置在所述硅晶片的所述部分的下表面下方，其中所述一个或多个硅穿孔中的每个硅穿孔的一部分通过所述钝化叠堆中的一个或多个开口中的一个开口暴露，并且其中每个暴露部分耦接到所述电触点。
7.根据权利要求6所述的方法，其中所述放置还包括将所述暴露的电触点耦接到所述电触点。
8.根据权利要求6所述的方法，所述方法还包括：
将所述暴露的电触点耦接到所述管芯的所述表面上的所述电触点。
9.根据权利要求7或8所述的方法，其中所述耦接包括利用选自以下的方法：使所述电触点回流，其中所述管芯的所述电触点包括柱凸块，并且利用各向异性导电膜来将所述电触点耦接到所述暴露的电触点。
10.根据权利要求1至9中任一项所述的方法，其中所述可固化材料选自环氧树脂和胶粘剂。
11.根据权利要求1至10中任一项所述的方法，其中所述形成流体扇出区域还包括使所述可固化材料固化。
12.根据权利要求11所述的方法，其中所述固化包括利用选自以下的方法：使所述可固化材料暴露于紫外辐射以及使所述可固化材料暴露于热能。
13.根据权利要求1至12中任一项所述的方法，所述管芯包括传感器。
14.根据权利要求13所述的方法，其中所述传感器包括互补金属氧化物半导体(CMOS)检测设备。
15.根据权利要求1至14中任一项所述的方法，其中所述腔包括：管芯腔部分、流体腔部分和顶级部分，其中所述管芯腔部分和所述底部填充层合起来的高度与所述管芯基本上相等，其中所述流体腔部分包括具有所述流体流动通道的高度的空间，并且其中所述顶级部分具有与所述流体扇出区域相邻的所述基板的所述部分的高度。
16.根据权利要求15所述的方法，其中所述将所述管芯放置在基板中的腔的所述部分中包括将所述管芯放置在所述基板的所述管芯腔部分中。
17.根据权利要求15所述的方法，其中与所述流体扇出区域相邻的所述基板的所述部分包括电路板的部分，并且其中所述顶级部分包括所述电路板与所述封盖之间的界面。
18.根据权利要求1至17中任一项所述的方法，其中所述封盖包括流体的入口和流体的出口。
19.根据权利要求15所述的方法，其中所述附接所述封盖包括在所述电路板与所述封盖之间施加粘合剂。
20.根据权利要求1至19中任一项所述的方法，其中从硅晶片切单所述管芯。
21.根据权利要求1至20中任一项所述的方法，其中所述管芯的所述表面选自：所述管芯的上表面、包括有源表面的所述管芯的所述上表面的一部分以及与所述上表面平行的下表面。
22.一种装置，所述装置包括：
管芯，其中所述管芯的表面上的一个或多个电触点是可接近的；
基板，所述基板包括腔，其中所述管芯在所述基板中的所述腔的一部分中取向，其中所述基板包括暴露的电触点，所述暴露的电触点电耦接到所述管芯的所述表面上的所述电触点，其中所述取向限定与所述管芯的上表面的第一边缘相邻的所述腔中的第一空间以及与所述管芯的所述上表面的第二边缘相邻的所述腔中的第二空间；以及
流体扇出区域，所述流体扇出区域包括沉积在所述第一空间和所述第二空间中的第一固化材料，所述流体扇出区域的表面与所述管芯的所述上表面邻接。
23.根据权利要求22所述的装置，所述装置还包括：
所述管芯的有源表面上方的流体流动通道，所述流体流动通道由所述流体扇出区域的所述表面和所述管芯的所述上表面以及附接到与所述流体扇出区域相邻的所述基板的部分的封盖来限定。
24.根据权利要求22或23所述的装置，所述装置还包括所述管芯的下表面与所述基板之间的所述腔中的底部填充层。
25.根据权利要求22至24中任一项所述的装置，其中从硅晶片切单所述管芯。
26.根据权利要求22至25中任一项所述的装置，其中所述暴露的电触点构成基板接合焊盘并且所述管芯的所述表面上的所述电触点构成管芯接合焊盘，并且其中用引线将每个管芯接合焊盘耦接到至少一个基板接合焊盘，从而形成引线接合的连接。
27.根据权利要求26所述的装置，其中所述引线接合的连接被封装在第二固化材料中。
28.根据权利要求26所述的装置，所述装置还包括：
所述管芯的所述有源表面上方的流体流动通道，所述流体流动通道由所述流体扇出区域的所述表面和所述管芯的所述上表面以及附接到与所述流体扇出区域相邻的所述基板的部分的封盖来限定，其中所述封盖被取向为与所述经封装的引线接合的连接中的每个连接的顶表面物理接触。
29.根据权利要求27或28中任一项所述的装置，其中所述第一固化材料和所述第二固化材料中的每一者选自：环氧树脂和胶粘剂。
30.根据权利要求22至25中任一项所述的装置，所述管芯还包括硅晶片、钝化叠堆以及延伸穿过所述硅晶片的一部分和所述钝化叠堆的一个或多个硅穿孔，其中所述钝化叠堆设置在所述硅晶片的所述部分的下表面下方，其中所述一个或多个硅穿孔中的每个硅穿孔的一部分通过所述钝化叠堆中的一个或多个开口中的一个开口暴露，并且其中每个暴露部分耦接到所述电触点。
31.根据权利要求30所述的装置，其中所述管芯的所述电触点包括柱凸块。
32.根据权利要求22至31中任一项所述的装置，所述管芯包括传感器。
33.根据权利要求32所述的装置，其中所述传感器包括互补金属氧化物半导体(CMOS)检测设备。
34.根据权利要求23所述的装置，所述装置还包括：所述管芯的所述下表面与所述基板之间的所述腔中的底部填充层，其中所述腔包括：管芯腔部分、流体腔部分和顶级部分，其中所述管芯腔部分和所述底部填充层合起来的高度与所述管芯基本上相等，其中所述流体腔部分包括具有所述流体流动通道的高度的空间，并且其中所述顶级部分具有与所述流体扇出区域相邻的所述基板的所述部分的高度。
35.根据权利要求34所述的装置，其中所述管芯在其中取向的所述基板中的所述腔的所述部分包括所述管芯腔部分。
36.根据权利要求34或35所述的装置，其中与所述流体扇出区域相邻的所述基板的所述部分包括电路板的部分，并且其中所述顶级部分包括所述电路板与所述封盖之间的界面。
37.根据权利要求23或28所述的装置，其中所述封盖包括流体的入口和流体的出口。
38.根据权利要求23或28所述的装置，其中所述流体流动通道大约为从所述有源表面到所述封盖的100μm。
39.根据权利要求36所述的装置，其中所述电路板选自：印刷电路板和陶瓷电路板。
40.根据权利要求22至39中任一项所述的装置，其中所述表面选自：所述管芯的上表面、包括有源表面的所述管芯的所述上表面的一部分以及与所述上表面平行的下表面。
41.一种方法，所述方法包括：
将包括传感器和在管芯的表面上可接近的一个或多个电触点的所述管芯拾取并放置在载体的腔的基部处的腔表面上，其中所述载体包括基板和所述腔，其中所述基板包括暴露的电触点，并且其中所述放置限定与所述管芯的所述表面的第一边缘相邻的所述腔中的第一空间以及与所述管芯的所述表面的第二边缘相邻的所述腔中的第二空间；
将所述管芯的所述一个或多个电触点中的每个电触点连接到所述基板的所述暴露的电触点中的至少一个暴露的电触点；
通过以下方式形成流体扇出区域：将可固化材料沉积在所述第一空间和所述第二空间中以形成所述流体扇出区域；以及
将封盖附接到与所述流体扇出区域相邻的所述基板的部分以在所述传感器的有源表面与所述封盖之间形成流体流动通道。
42.根据权利要求41所述的方法，其中所述腔表面包括底部填充层。
43.一种装置，所述装置包括：
管芯；
基板，所述基板包括腔，其中所述管芯在所述基板中的所述腔的一部分中取向，其中所述取向限定与所述管芯的上表面的第一边缘相邻的所述腔中的第一空间以及与所述管芯的所述上表面的第二边缘相邻的所述腔中的第二空间；
流体扇出区域，所述流体扇出区域包括沉积在所述第一空间和所述第二空间中的第一固化材料，所述流体扇出区域的表面与所述管芯的所述上表面邻接；以及
所述管芯的有源表面上方的流体流动通道，所述流体流动通道由所述流体扇出区域的所述表面和所述管芯的所述上表面以及附接到与所述流体扇出区域相邻的所述基板的部分的封盖来限定。
CN202180004201.7A 2020-02-27 2021-02-19 管芯的有源表面上方的流体流动通道 Pending CN114207789A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062982352P 2020-02-27 2020-02-27
US62/982,352 2020-02-27
PCT/US2021/018730 WO2021173439A1 (en) 2020-02-27 2021-02-19 Fluidic flow channel over active surface of a die

Publications (1)

Publication Number Publication Date
CN114207789A true CN114207789A (zh) 2022-03-18

Family

ID=77464237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004201.7A Pending CN114207789A (zh) 2020-02-27 2021-02-19 管芯的有源表面上方的流体流动通道

Country Status (9)

Country Link
US (3) US11476171B2 (zh)
EP (1) EP4110525A4 (zh)
JP (1) JP2023514888A (zh)
KR (1) KR20220145750A (zh)
CN (1) CN114207789A (zh)
AU (1) AU2021228594A1 (zh)
CA (1) CA3145001A1 (zh)
TW (1) TW202200269A (zh)
WO (1) WO2021173439A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11280649B2 (en) * 2019-10-21 2022-03-22 Flusso Limited Sensor assembly
US20220392818A1 (en) * 2021-06-08 2022-12-08 Infineon Technologies Ag Bond foot sealing for chip frontside metallization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247678A (zh) * 2013-06-03 2016-01-13 奥普蒂兹公司 具有暴露的传感器阵列的传感器封装以及制造其的方法
CN106459869A (zh) * 2014-03-11 2017-02-22 伊鲁米那股份有限公司 一次性的集成微流体盒及其制备和使用的方法
US20180130760A1 (en) * 2016-11-07 2018-05-10 Industrial Technology Research Institute Chip package and chip packaging method
WO2019152425A1 (en) * 2018-02-03 2019-08-08 Illumina, Inc. Structure and method to use active surface of a sensor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020115198A1 (en) * 2000-09-20 2002-08-22 Nerenberg Michael I. Microfabricated ultrasound array for use as resonant sensors
DE102004020829B4 (de) 2004-04-28 2006-05-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensor für die Detektion von Inhaltsstoffen von Flüssigkeiten, insbesondere biologischer Materialien, und diesen Sensor enthaltende Detektionsvorrichtung
US7960840B2 (en) 2008-05-12 2011-06-14 Texas Instruments Incorporated Double wafer carrier process for creating integrated circuit die with through-silicon vias and micro-electro-mechanical systems protected by a hermetic cavity created at the wafer level
US8796746B2 (en) 2008-07-08 2014-08-05 MCube Inc. Method and structure of monolithically integrated pressure sensor using IC foundry-compatible processes
EP2419216A1 (en) 2009-04-15 2012-02-22 Koninklijke Philips Electronics N.V. Microfluidic device comprising sensor
DK3384046T3 (da) * 2015-12-01 2021-07-12 Illumina Inc Digitalt mikrofluidisk system til enkeltcelleisolering og karakterisering af analytter
CN109283236B (zh) 2018-11-15 2020-01-31 中国科学院半导体研究所 集成cmos-mems的高灵敏谐振式传感器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247678A (zh) * 2013-06-03 2016-01-13 奥普蒂兹公司 具有暴露的传感器阵列的传感器封装以及制造其的方法
CN106459869A (zh) * 2014-03-11 2017-02-22 伊鲁米那股份有限公司 一次性的集成微流体盒及其制备和使用的方法
US20180130760A1 (en) * 2016-11-07 2018-05-10 Industrial Technology Research Institute Chip package and chip packaging method
WO2019152425A1 (en) * 2018-02-03 2019-08-08 Illumina, Inc. Structure and method to use active surface of a sensor

Also Published As

Publication number Publication date
AU2021228594A1 (en) 2022-01-06
WO2021173439A1 (en) 2021-09-02
JP2023514888A (ja) 2023-04-12
EP4110525A4 (en) 2024-03-13
EP4110525A1 (en) 2023-01-04
US20220415731A1 (en) 2022-12-29
KR20220145750A (ko) 2022-10-31
CA3145001A1 (en) 2021-09-02
US20230420312A1 (en) 2023-12-28
TW202200269A (zh) 2022-01-01
US20210272863A1 (en) 2021-09-02
US11476171B2 (en) 2022-10-18
US11798854B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
CN212571001U (zh) 传感器装置
US11798854B2 (en) Fluidic flow channel over active surface of a die
CN112740016B (zh) 流动池及与其相关的方法
US20230146020A1 (en) Sensor having an active surface
US12009352B2 (en) Fabricating wafers with electrical contacts on a surface parallel to an active surface
US20240009665A1 (en) Fanout flow cell
US20230249176A1 (en) Hybrid glass plastic flow cell and fabrication methods
TW202231156A (zh) 實現感測器頂側打線接合
CN114041054A (zh) 用于集成生物芯片的***和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination