CN114205542B - 像素级电路和红外成像仪 - Google Patents

像素级电路和红外成像仪 Download PDF

Info

Publication number
CN114205542B
CN114205542B CN202111371939.5A CN202111371939A CN114205542B CN 114205542 B CN114205542 B CN 114205542B CN 202111371939 A CN202111371939 A CN 202111371939A CN 114205542 B CN114205542 B CN 114205542B
Authority
CN
China
Prior art keywords
pulse signal
circuit
pixel
frequency
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111371939.5A
Other languages
English (en)
Other versions
CN114205542A (zh
Inventor
牛育泽
黄兆丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Lingfeng Shixin Technology Co ltd
Original Assignee
Beijing Lingfeng Shixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Lingfeng Shixin Technology Co ltd filed Critical Beijing Lingfeng Shixin Technology Co ltd
Priority to CN202111371939.5A priority Critical patent/CN114205542B/zh
Publication of CN114205542A publication Critical patent/CN114205542A/zh
Application granted granted Critical
Publication of CN114205542B publication Critical patent/CN114205542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种像素级电路和红外成像仪，涉及红外成像领域。所述电路包括：像素积分模块、倍频模块以及计数单元；像素积分模块接收来自于电流探测器的输出电流向倍频模块输出脉冲信号；倍频模块接收脉冲信号向计数单元输出处理后的脉冲信号；计数单元对处理后的脉冲信号进行计数，得到量化结果。本发明无需比较器和积分电容。节约像素级电路的面积开销。动态范围不会受限于积分电容的大小，对于大电荷处理能力和高动态范围的应用十分有利。不需要引入比较器等有源结构，节约了像素级电路的功耗。增加了振荡频率，使得量化结果增加，提高了模数转换的精度，使得像素级电路在降低功耗和面积开销的同时，还提升了模数转换的精度。

Description

像素级电路和红外成像仪
技术领域
本发明涉及红外成像领域，尤其涉及一种像素级电路和红外成像仪。
背景技术
红外成像是通过探测物体所发出的红外辐射来识别物体的技术，目前被广泛应用于军事、空间技术、医学等领域。红外焦平面阵列组件是红外成像***的主体，该组件由红外探测器和红外焦平面读出电路组成。读出电路将红外探测器产生的电信号进行转换并输出给片外的信号处理***。对于红外焦平面阵列，尤其是长波红外，采用像素级模数转换器(ADC)可以显著提升电荷处理能力。
目前面阵型焦平面阵列读出电路，为解决大电荷处理能力的需求，往往采用频率量化结构。为了降低功耗，大多数结构往往会改进比较器结构，例如：采用静态比较器，离散比较器等。但在这个基础上，比较器仍然需要额外的电流支持整体像素电路的工作需求。
另外，由于需要对信号进行积分采样后量化，因此还需要一个独立的积分电容，该积分电容的面积开销随电荷处理能力的大小而成正比，越大的电荷处理能力，积分电容的面积开销越大，也不利于红外成像设备的小型化。
发明内容
鉴于上述问题，提出了本发明以便提供克服上述问题或者至少部分地解决上述问题的一种像素级电路和红外成像仪。
本发明实施例第一方面提供一种像素级电路，所述像素级电路包括：像素积分模块、倍频模块以及计数单元；
所述像素积分模块接收来自于电流探测器的输出电流，向所述倍频模块输出脉冲信号；
所述倍频模块接收所述脉冲信号，向所述计数单元输出处理后的脉冲信号；
所述计数单元对所述处理后的脉冲信号进行计数，得到量化结果，所述量化结果表征所述输出电流的模数转换结果。
可选地，所述倍频模块包括：第一倍频单元或者第二倍频单元；
所述第一倍频单元对所述脉冲信号进行倍频运算，并将倍频运算后的第一脉冲信号输出至所述计数单元；
所述第二倍频单元对所述脉冲信号进行放大处理，并将放大处理后的第二脉冲信号输出至所述计数单元。
可选地，所述第一倍频单元包括：逻辑门组合电路；
所述第一倍频单元利用所述逻辑门组合电路，对所述脉冲信号进行倍频运算。
可选地，所述像素积分模块包括：环形振荡电路，所述环形振荡电路的级数为3级及以上。
可选地，所述环形振荡电路的每一级，均向所述第一倍频单元输出脉冲信号；
所述第一倍频单元利用所述逻辑门组合电路，对每一级输出的脉冲信号进行逻辑运算，得到所述第一脉冲信号，并输出至所述计数单元。
可选地，所述逻辑门组合包括：至少三个与门、或门；
每一个与门以所述环形振荡电路中任意二级输出的脉冲信号作为输入，进行逻辑运算，所述每一个与门的输入均与其它与门的输入不同；
所述或门以所有与门的输出作为输入，进行逻辑运算，并将结果传输至所述计数单元。
可选地，采集所述环形振荡电路中最后一级的电流输入点的信号，以该信号作为脉冲信号向所述第二倍频单元输出。
可选地，所述环形振荡电路中最后一级的电流输入点的信号为纹波信号，所述纹波信号的频率正比于所述环形振荡电路的级数。
可选地，所述第二倍频单元包括：放大电路；
所述第二倍频单元利用所述放大电路，对所述纹波信号进行放大，得到所述第二脉冲信号，并输出至所述计数单元。
本发明实施例第二方面提供一种红外成像仪，所述红外成像仪包括：光电流探测器以及如第一方面任一所述的像素级电路。
本发明提供的像素级电路，像素积分模块接收来自于电流探测器的输出电流，向倍频模块输出脉冲信号；倍频模块接收脉冲信号，向计数单元输出处理后的脉冲信号；计数单元对处理后的脉冲信号进行计数，得到量化结果，该量化结果表征输出电流的模数转换结果。
本发明摒弃了传统的比较器加积分电容的结构，无需比较器和积分电容，从整体结构上相比传统结构更加简单。此外，没有独立的积分电容，大大节约了像素级电路的面积开销。同时，因为不需要对电荷进行保存，动态范围只取决于信号反转的频率，而不受限于电荷存储能力，所以电荷处理能力，即动态范围不会受限于积分电容的大小，对于大电荷处理能力和高动态范围的应用十分有利。并且该量化过程的驱动电流就是探测器的输出电流本身，不需要引入比较器等有源结构，即，环形振荡电路不需要外接更多的工作电流就可以完成量化工作，同样大大节约了像素级电路的功耗。
另外，经过倍频模块处理后的脉冲信号，由于增加了振荡频率，使得量化结果增加了一位，量化位数的增加提高了模数转换的精度，使得本发明的像素级电路在降低功耗和面积开销的同时，还提升了模数转换的精度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例第一种优选的像素级电路的结构示意图；
图2是本发明实施例中三个脉冲信号利用第一倍频单元LG倍频处理的逻辑时序图；
图3是本发明实施例中第一倍频单元LG包括的逻辑门组合电路的示意图；
图4是本发明实施例第二种优选的像素级电路的结构示意图；
图5是本发明实施例中五个脉冲信号利用第一倍频单元LG倍频处理的逻辑时序图；
图6是本发明实施例第三种优选的像素级电路的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例的像素级电路包括：像素积分模块、倍频模块以及计数单元。像素积分模块接收来自于电流探测器的输出电流，向倍频模块输出脉冲信号；倍频模块接收脉冲信号，向计数单元输出处理后的脉冲信号；计数单元对处理后的脉冲信号进行计数，得到量化结果，该量化结果表征输出电流的模数转换结果。
具体的，倍频模块包括：第一倍频单元或者第二倍频单元。本发明实施例中的倍频模块是表征可以对脉冲信号进行倍频处理，或者是对已经具有倍频特性的信号进行放大处理的模块。例如：可以利用第一倍频单元对脉冲信号进行倍频运算，并将倍频运算后的第一脉冲信号输出至计数单元；或者是可以利用第二倍频单元对脉冲信号进行放大处理，并将放大处理后的第二脉冲信号输出至计数单元。
针对倍频处理这种情况，对脉冲信号进行倍频运算的方法可以有多种，一种较优的方法可以为：利用逻辑门组合电路对脉冲信号进行倍频运算。即，第一倍频单元包括：逻辑门组合电路；第一倍频单元利用逻辑门组合电路，对脉冲信号进行倍频运算。逻辑门组合电路的具体结构、作用下文会以一个示例说明，先不赘述。
另外，为了产生脉冲信号，在像素积分模块中需要具有产生脉冲信号的结构，而环形振荡电路是一种较优的选择。环形振荡电路的级数为3级及以上。当然级数越高，倍频自然就越高，最终量化结果的精度也会越高，但不可避免的会带来面积开销较大的问题，因此一般以3级或者5级的环形振荡电路为较优的选择。
环形振荡电路的每一级，均需要向第一倍频单元输出脉冲信号；第一倍频单元接收后，利用逻辑门组合电路，对每一级输出的脉冲信号进行逻辑运算，即可得到第一脉冲信号，再将第一脉冲信号输出至计数单元。
由于环形振荡电路为至少3级的结构，因此逻辑门组合需要包括：至少三个与门和一个或门；每一个与门以环形振荡电路中任意二级输出的脉冲信号作为输入，进行逻辑运算，其中，每一个与门的输入均与其它与门的输入不同，否则不能正确实现倍频。而或门以所有与门的输出作为输入，进行逻辑运算，其得到得结果即为第一脉冲信号，再将该结果传输至计数单元。
针对放大处理这种情况，基于环形振荡电路的结构，其最后一级的电流输入点的信号为纹波信号。由于环形振荡电路在震荡时，该最后一级的电流输入点会根据环形振荡电路的震荡级数产生相应频率的纹波信号，因此该纹波信号实质上等同于具有倍频特性的信号。
因此，直接采集环形振荡电路中最后一级的电流输入点的信号，以该信号作为脉冲信号向第二倍频单元输出，由于该纹波信号的频率正比于环形振荡电路的级数，所以直接对该纹波信号进行计数，即可得到量化结果。
但一般情况下，纹波信号较小，计数单元直接对纹波信号进行计数，会产生较大误差，因此需要对纹波信号进行放大处理，以使得计数单元可以精确的计数，得到精确的量化结果。因此，第二倍频单元可以包括：放大电路；第二倍频单元利用放大电路，对纹波信号进行放大，得到第二脉冲信号，再将第二脉冲信号输出至计数单元。
为了更清晰的说明上述像素级电路，下文以多个具体电路结构为例，说明像素级电路的结构和工作原理。
参照图1，示出了一种优选的像素级电路的结构示意图，图1所示为对脉冲信号进行倍频处理这种方法时的结构，环形振荡电路VCO以3级的震荡级数为例。具体包括：电流探测器Diode、积分管M1、3级的环形振荡电路VCO内部具体结构可以参照目前已知结构，不做具体描述。
环形振荡电路VCO的3级结构中，每一级均输出一个脉冲信号至第一倍频单元LG，图1中用A、B、C表征每一级输出的脉冲信号，A、B、C三个脉冲信号经过第一倍频单元LG倍频处理后，传输至计数单元DJ。
参照图2，示例性的示出了A、B、C三个脉冲信号利用第一倍频单元LG倍频处理的逻辑时序图。三个脉冲信号A、B、C分别两两进行与运算，即先运算得到AB、BC、AC，之后再进行或运算，即运算得到AB+BC+AC，从而实现倍频。通过AB+BC+AC这个逻辑操作，实现了3倍于环形振荡电路VCO振荡频率的时钟。计数单元DJ对该时钟进行计数，得到量化结果。由于增加了振荡频率，使得量化结果增加了一位，量化位数的增加提高了模数转换的精度。
参照图3，示例性的示出第一倍频单元LG包括的逻辑门组合电路的示意图，脉冲信号A、B作为第一与门AND1的输入，脉冲信号B、C作为第二与门AND2的输入，脉冲信号AC作为第三与门AND3的输入。三个与门的输出均作为或门OR的输入，或门OR的输出即为AB+BC+AC。
与3级结构类似的，参照图4，示出了优选的像素级电路的结构示意图，图4所示为环形振荡电路VCO以5级的震荡级数为例。具体包括：电流探测器Diode、积分管M1、5级的环形振荡电路VCO内部具体结构可以参照目前已知结构，不做具体描述。
环形振荡电路VCO的5级结构中，每一级均输出一个脉冲信号至第一倍频单元LG，图4中用A、B、C、D、E表征每一级输出的脉冲信号，A、B、C、D、E五个脉冲信号经过第一倍频单元LG倍频处理后，传输至计数单元DJ。
参照图5，示例性的示出了A、B、C、D、E五个脉冲信号利用第一倍频单元LG倍频处理的逻辑时序图。五个脉冲信号A、B、C、D、E分别两两进行与运算，即先运算得到AB、BC、CD、DE、AE，之后再进行或运算，即运算得到AB+BC+CD+DE+AE，从而实现倍频。通过AB+BC+CD+DE+AE这个逻辑操作，实现了5倍于环形振荡电路VCO振荡频率的时钟。计数单元DJ对该时钟进行计数，得到的量化结果比之3级结构得到得量化结果更精确。同样的，由于增加了振荡频率，使得量化结果增加了一位，量化位数的增加提高了模数转换的精度。
该结构下第一倍频单元LG包括的逻辑门组合电路需要有5个与门和一个或门，可以参照图3所示得到，不做具体说明。
根据环形振荡电路自身的特性，环形振荡电路根据输入的电流引发震荡，从而产生脉冲输出，每路电流引发震荡产生脉冲输出的公式如下：
Figure BDA0003362627980000071
上式(1)中，t是环形振荡电路震荡半次的时间，C是环形振荡电路的等效电容和，I是流经环形振荡电路的电流，VSwing是环形振荡电路的输出电压摆幅。由上式(1)可以得到：通过控制输出电流可以调节整体环形振荡电路的频率。
而不同的频率又会影响到总量化结果。总量化结果DAD的公式如下：
Figure BDA0003362627980000072
该式(2)中，tINT是单次积分的总时间，tAD是环形振荡电路内反相器节点完全经过时间的均值，也即上式(1)中t的平均值。由此，可以得到DAD的值与电流探测器的输出电流成正比，即可以完整的标示被检测电路的强度，实现了一个完整的模数转换量化过程。
再将上述DAD的值进行倍频，等效来看就是量化结果位数增加，量化位数的增加提高了模数转换的精度。
参照图6，示出了优选的像素级电路的结构示意图，图6所示为对已经具有倍频特性的信号进行放大处理这种方法时的结构，环形振荡电路VCO以3级的震荡级数为例。具体包括：电流探测器Diode、、积分管M1、3级的环形振荡电路VCO内部具体结构可以参照目前已知结构，不做具体描述。
由于环形振荡电路VCO在震荡时，最后一级的电流输入点，即图6中的M点，会根据震荡级数产生相应频率的纹波信号，因此图中6中M点产生的纹波信号频率就为C点输出脉冲信号频率的3倍。同理，5级结构的环形振荡电路VCO，其M点产生的纹波信号频率为E点输出脉冲信号频率的5倍。所以对纹波信号利用放大电路FG进行放大后，可以用于计数，从而量化出电流探测器的输出电流的大小。
由于纹波信号是具有倍频特性的信号，因此仅需进行放大处理即可，相比较于前述逻辑组合电路，可以进一步缩小像素级电路的面积开销。
基于上述像素级电路，本发明实施例还提供一种红外成像仪，所述红外成像仪包括：电流探测器以及如上任一所述的像素级电路。
通过上述示例，本发明摒弃了传统的比较器加积分电容的结构，无需比较器和积分电容，从整体结构上相比传统结构更加简单。此外，没有独立的积分电容，大大节约了像素级电路的面积开销。同时，因为不需要对电荷进行保存，动态范围只取决于信号反转的频率，而不受限于电荷存储能力，所以电荷处理能力，即动态范围不会受限于积分电容的大小，对于大电荷处理能力和高动态范围的应用十分有利。并且该量化过程的驱动电流就是探测器的输出电流本身，不需要引入比较器等有源结构，即，环形振荡电路不需要外接更多的工作电流就可以完成量化工作，同样大大节约了像素级电路的功耗。
另外，经过倍频模块处理后的脉冲信号，由于增加了振荡频率，使得量化结果增加了一位，量化位数的增加提高了模数转换的精度，使得本发明的像素级电路在降低功耗和面积开销的同时，还提升了模数转换的精度。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (4)

1.一种像素级电路，其特征在于，所述像素级电路包括：像素积分模块、倍频模块以及计数单元；
所述像素积分模块包括：环形振荡电路，所述环形振荡电路的级数为3级及以上，所述像素积分模块接收来自于电流探测器的输出电流，向所述倍频模块输出脉冲信号；
所述倍频模块包括：第一倍频单元或者第二倍频单元；
所述环形振荡电路的每一级，均向所述第一倍频单元输出脉冲信号，所述第一倍频单元包括：逻辑门组合电路，所述第一倍频单元利用所述逻辑门组合电路，对每一级输出的脉冲信号进行逻辑运算，得到第一脉冲信号，并输出至所述计数单元；
采集所述环形振荡电路中最后一级的电流输入点的信号，该信号为纹波信号，以所述纹波信号作为脉冲信号向所述第二倍频单元输出，所述第二倍频单元包括：放大电路，所述第二倍频单元利用所述放大电路，对所述纹波信号进行放大，得到第二脉冲信号，并输出至所述计数单元；
所述计数单元对所述第一脉冲信号或者所述第二脉冲信号进行计数，得到量化结果，所述量化结果表征所述输出电流的模数转换结果。
2.根据权利要求1所述的像素级电路，其特征在于，所述逻辑门组合包括：至少三个与门和一个或门；
每一个与门以所述环形振荡电路中任意二级输出的脉冲信号作为输入，进行逻辑运算，所述每一个与门的输入均与其它与门的输入不同；
所述或门以所有与门的输出作为输入，进行逻辑运算，并将结果传输至所述计数单元。
3.根据权利要求1所述的像素级电路，其特征在于，所述纹波信号的频率正比于所述环形振荡电路的级数。
4.一种红外成像仪，其特征在于，所述红外成像仪包括：电流探测器以及如权利要求1-3任一所述的像素级电路。
CN202111371939.5A 2021-11-18 2021-11-18 像素级电路和红外成像仪 Active CN114205542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111371939.5A CN114205542B (zh) 2021-11-18 2021-11-18 像素级电路和红外成像仪

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111371939.5A CN114205542B (zh) 2021-11-18 2021-11-18 像素级电路和红外成像仪

Publications (2)

Publication Number Publication Date
CN114205542A CN114205542A (zh) 2022-03-18
CN114205542B true CN114205542B (zh) 2022-12-16

Family

ID=80648053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111371939.5A Active CN114205542B (zh) 2021-11-18 2021-11-18 像素级电路和红外成像仪

Country Status (1)

Country Link
CN (1) CN114205542B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115037897B (zh) * 2022-06-06 2024-06-14 北京大学 像素级模数转换电路、模数转换器及红外探测设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018515995A (ja) * 2015-05-12 2018-06-14 ピグザリス 取得速度が速いアナログデジタル変換を用いて、画素マトリクスを有するセンサを読み出すための回路、およびこのような回路を含む画像センサ
CN112866593A (zh) * 2021-01-06 2021-05-28 北京大学 一种像素电路和一种红外成像***
CN113091900A (zh) * 2021-03-01 2021-07-09 北京大学 一种读出电路和一种红外成像仪

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103856730A (zh) * 2014-01-17 2014-06-11 中国科学院上海技术物理研究所 基于像素级模数转换的紫外焦平面读出电路及其读出方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018515995A (ja) * 2015-05-12 2018-06-14 ピグザリス 取得速度が速いアナログデジタル変換を用いて、画素マトリクスを有するセンサを読み出すための回路、およびこのような回路を含む画像センサ
CN112866593A (zh) * 2021-01-06 2021-05-28 北京大学 一种像素电路和一种红外成像***
CN113091900A (zh) * 2021-03-01 2021-07-09 北京大学 一种读出电路和一种红外成像仪

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种新型红外焦平面片上模数转换电路;甘文祥等;《半导体光电》;20061230;第27卷(第06期);第668-671页 *

Also Published As

Publication number Publication date
CN114205542A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US6208282B1 (en) A/D converter with input capacitor, feedback capacitor, and two invertors
US7068203B2 (en) Switched-capacitor circuits with reduced finite-gain effect
EP1673857B1 (en) Data signal amplifier and processor with multiple signal gains for increased dynamic signal range
US20150355019A1 (en) Systems and methods for readout of event-driven pixels
JP2019536389A (ja) 時間依存ビジュアルデータを検出する画素回路
US10326955B1 (en) Image sensor readout circuitry including analog-to-digital conversion with hybrid counter structure
JP5576502B2 (ja) 放射線検出器
WO2010090135A1 (ja) 信号処理装置および光検出装置
CN114205542B (zh) 像素级电路和红外成像仪
US20190259792A1 (en) Readout systems and methods based on a coincidence threshold
US6741194B1 (en) Methods and apparatus for detecting out-of-range signals in an analog-to-digital converter
CN114414066A (zh) 红外成像读出专用集成电路和红外成像仪
US20040217895A1 (en) Analog-digital conversion apparatus
WO2021027447A1 (zh) 辐射探测装置和成像***
CN114747144A (zh) 用于电荷积分的电路装置和方法
JP2001004752A (ja) デジタルパルスプロセッサ
US5373295A (en) Digital interface circuit for high dynamic range analog sensors
Maj et al. 23552-channel IC for single photon counting pixel detectors with 75 µm pitch, ENC of 89 e− rms, 19 e− rms offset spread and 3% rms gain spread
TW201304534A (zh) 半導體裝置及其驅動方法
CN114245038B (zh) 列级电路、焦平面阵列读出电路及红外成像仪
JP3821819B2 (ja) 容量結合を利用したａｄ変換回路及びｄａ変換回路
JP4260174B2 (ja) 容量結合を利用したｃｍｏｓの時系列型ａｄ変換回路及びｄａ変換回路
CN112946726B (zh) 基于fpga-adc模块输出信号的非线性修正方法、***
JP2006311624A (ja) 容量結合を利用したｃｍｏｓのａｄ変換回路
JP3853334B2 (ja) 容量結合を利用したａｄ変換回路及びｄａ変換回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant