CN114203678B - 一种集成封装结构及其制造方法 - Google Patents
一种集成封装结构及其制造方法 Download PDFInfo
- Publication number
- CN114203678B CN114203678B CN202210148414.3A CN202210148414A CN114203678B CN 114203678 B CN114203678 B CN 114203678B CN 202210148414 A CN202210148414 A CN 202210148414A CN 114203678 B CN114203678 B CN 114203678B
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- manufacturing
- polymer layer
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 96
- 229920000642 polymer Polymers 0.000 claims abstract description 45
- 238000007789 sealing Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 20
- 238000012545 processing Methods 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Fuses (AREA)
Abstract
本发明提供了一种集成封装结构及其制造方法，该结构包括布线层以及通过布线层电连接的芯片和金属熔丝。金属熔丝被聚合物层下方的密封层密封，且在密封层上具有一金属桥，仰视观察时，该金属桥与金属熔丝垂直交错且间隔绝缘设置。在聚合物层和密封层中具有贯通的多个导热通孔，该导热通孔直接热连接所述金属桥和布线层，以快速散热；并且，本发明提供了一种利用架空的金属桥形成金属熔丝的方法，其工艺简单，且可以提高加工效率。
Description
技术领域
本发明涉及半导体集成电路封装测试领域，具体涉及一种集成封装结构及其制造方法。
背景技术
对于芯片的过高电压保护，往往是采用串联一电熔丝实现的，在大电流输入时，电熔丝会熔断，以此来保护芯片的正常工作，该电熔丝通常作为可编程熔丝结构。然而，对于现有的裸芯而言，不便于集成电熔丝，且后道工序集成电熔丝会增加布线的面积，且电熔丝的形成方法繁琐，不利于降低成本。
发明内容
基于解决上述问题，本发明提供了一种集成封装结构的制造方法，包括以下步骤：
（1）在载体上固定一芯片，并在所述载体上形成密封所述芯片的聚合物层；
（2）在所述聚合物层的第一侧上形成牺牲层，所述第一侧远离所述载体，并形成位于所述芯片相对两侧的多个导热通孔，所述多个导热通孔贯通所述聚合物层和牺牲层；
（3）在所述牺牲层上形成第一金属层并进行图案化，以形成位于所述芯片之上的金属桥；
（4）蚀刻去除所述牺牲层，以使得所述金属桥仅被所述多个导热通孔支撑形成架空结构；
（5）在所述聚合物层上选择性沉积一金属熔丝，所述金属熔丝的中间部分从所述金属桥底部穿过，且所述金属熔丝的中间部分的厚度小于所述金属熔丝两端的电连接部分的厚度。
进一步的，还包括步骤（6），在所述第一金属层与所述聚合物层之间填充树脂材料形成密封层。
进一步的，还包括步骤（7），移除所述载体，并形成贯通所述聚合物层的导电通孔，所述导电通孔的一端从所述聚合物层的与第一侧相对的第二侧露出，所述导电通孔的另一端与所述电连接部分直接物理和电连接。
进一步的，还包括步骤（8），在所述聚合物层的所述第二侧形成布线层，所述布线层通过所述导电通孔将所述芯片和所述金属熔丝电连接，在所述布线层上接合多个引出端子。
进一步的，在步骤（5）中，选择性沉积所述金属熔丝具体包括：利用掩膜进行化学气相沉积、物理气相沉积或者磁控溅射所述金属熔丝，该金属熔丝由于所述金属桥的存在，使得在该金属桥底部的所述中间部分厚度较小，而位于所述金属桥两侧的所述电连接部分厚度较大。
进一步的，所述金属桥与所述金属熔丝垂直设置。
进一步的，所述第一金属层的一面外露于所述集成封装结构。
进一步的，所述金属熔丝的材质为铜或铝。
本发明还提供了一种集成封装结构，其由上述的集成封装结构的制造方法形成。
本发明还额外提供了一种集成封装结构，其由上述的集成封装结构的制造方法形成。
本发明的优点如下：利用导热通孔可以使得封装体内部的热传递至最外部的金属层，以快速散热；并且，本发明提供了一种利用架空的金属桥形成金属熔丝的方法，其工艺简单，且可以提高加工效率。此外，金属熔丝两端的电连接部分可以保证电连接可靠性，且金属熔丝具有相同的宽度。
附图说明
图1为载体上设置芯片、聚合物层和牺牲层的剖面图；
图2为在图1的基础上形成金属层的剖面图；
图3为对图2的金属层图案化形成金属桥的剖面图；
图4为移除图3的牺牲层后的示意图；
图5为形成金属熔丝的俯视图；
图6为图5沿着A1A2线的剖面图；
图7为图5沿着B1B2线的剖面图；
图8为在图7的基础上形成密封层的剖面图；
图9为图8的俯视图；
图10为在图8的基础上形成布线层和焊球的剖面图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明的集成封装结构的制造方法，具体包括：
（1）在载体上固定一芯片，并在所述载体上形成密封所述芯片的聚合物层。
（2）在所述聚合物层的第一侧上形成牺牲层，所述第一侧远离所述载体，并形成位于所述芯片相对两侧的多个导热通孔，所述多个导热通孔贯通所述聚合物层和牺牲层。
（3）在所述牺牲层上形成第一金属层并进行图案化，以形成位于所述芯片之上的金属桥。
（4）蚀刻去除所述牺牲层，以使得所述金属桥仅被所述多个导热通孔支撑形成架空结构。
（5）在所述聚合物层上选择性沉积一金属熔丝，所述金属熔丝的中间部分从所述金属桥底部穿过，且所述金属熔丝的中间部分的厚度小于所述金属熔丝两端的电连接部分的厚度。
（6）在所述第一金属层与所述聚合物层之间填充树脂材料形成密封层。
（7）移除所述载体，并形成贯通所述聚合物层的导电通孔，所述导电通孔的一端从所述聚合物层的与第一侧相对的第二侧露出，所述导电通孔的另一端与所述电连接部分直接物理和电连接。
（8）在所述聚合物层的所述第二侧形成布线层，所述布线层通过所述导电通孔将所述芯片和所述金属熔丝电连接，在所述布线层上接合多个引出端子。
下面将结合附图对本发明的示例做出具体的描述。首先参见图1，包括提供一刚性的载体10，该载体10可以是陶瓷、玻璃或者硅基板等。在载体10上还可以设置离型层（未示出），以便于后续步骤中移除该载体10。
然后提供待封装芯片11，该芯片11包括相对设置的有源面和无源面，将芯片11固定于所述载体10上，其中，芯片11的有源面朝向所述载体10。该芯片11可以是功率芯片、逻辑芯片或者运算芯片。接着在载体10上注塑、模塑或压铸形成一聚合物层12，该聚合物层12完全密封所述芯片11，且该聚合物层12具有一平坦的上表面。该聚合物层12可以是环氧树脂、聚酰亚胺或硅树脂等，优选的，可以选择为光固化树脂材料。
进一步的，在聚合物层12的第一侧上形成牺牲层13，所述第一侧远离所述载体10，该牺牲层13可以包括碳基材料，例如，可以是旋涂硬掩模(SOH)层或非晶碳层(ACL)。该牺牲层13的厚度可以是100-500μm，其可以采用湿法蚀刻工艺在后续步骤中工艺。
接着，在牺牲层13和聚合物层12中形成多个导热通孔14，该些导热通孔14采用导热性良好的金属材质形成，例如可以是铜或铜合金，该些导热通孔14用于提高散热。该些导热通孔14可以设置于芯片11的相对的两侧位置，其对称设置，且每侧均设置至少两个该导热通孔14。该些导热通孔14贯通所述牺牲层13和聚合物层12，且导热通孔14的顶部与牺牲层的上表面齐平。
参见图2，在牺牲层13上沉积一金属层15，该金属层15通过化学气相沉积方法或物理气相沉积方法形成，其材质选择为散热性良好的铜、铝或其合金。其中，金属层15与多个导热通孔14直接接触。
参见图3，进行图案化：利用湿法蚀刻工艺等去除部分所述金属层15，以形成位于所述芯片11之上的金属桥，具体可以参见图5，该金属桥包括横跨芯片11的桥部16以及在桥部16两端的桥墩部17。其中桥部16的宽度小于两个桥墩部17的厚度，多个导热通孔14位于两个桥墩部17之下。
然后，参见图4，利用蚀刻工艺去除所述牺牲层13，以形成位于金属桥和聚合物层12之间的架空层18，这样所述金属桥仅被所述多个导热通孔14支撑形成架空结构。
进一步的，利用掩膜进行化学气相沉积、物理气相沉积或者磁控溅射在聚合物层12上选择性沉积一金属熔丝19，其中，掩膜的形状和位置与图5中所示的该金属熔丝19相同。由于所述金属桥的存在，在金属桥底部位置处沉积速率小于其他位置处的沉积速率，使得在该金属桥底部的所述中间部分21厚度较小，而位于所述金属桥两侧的所述电连接部分20厚度较大。参见图5-7，中间部分21从所述金属桥的桥部16的底部穿过，而两个电连接部分20则位于桥部16的两侧。
在金属层15与聚合物层12之间填充树脂材料形成密封层22，具体参见图8，该树脂材料可以与聚合物材料相同，例如可以是环氧树脂材料等。密封层22用于密封金属熔丝19，密封层22还包裹于导热通孔14的周围。
最后，参见图9和图10，移除载体10，并翻转封装体，并形成贯通聚合物层12的两个导电通孔23，两个所述导电通孔23的一端从所述聚合物层12的与第一侧相对的第二侧露出，两个导电通孔23的另一端分别电连接于所述金属熔丝19的两端的电连接部分20。接着，在聚合物层12的另一面上形成布线层24，该布线层24包括至少一层导线层和至少一层介电层，其具体的形成方法可以使用现有的方法。布线层24和导电通孔23使得芯片11与多个导电通孔23电连接。进一步的，还包括在布线层24形成多个焊球25作为引出端子，多个焊球25采用常规的植球工艺形成。
最终形成如图10的集成封装结构，该结构包括布线层24、在布线层24上的多个焊球25以及通过布线层24电连接的芯片11和金属熔丝19。在布线层24下方具有聚合物层12密封的芯片11，且金属熔丝19形成于聚合物层12之下。金属熔丝19被聚合物层12下方的密封层22密封，且在密封层22上具有一金属桥，仰视观察时，该金属桥与金属熔丝19垂直交错且间隔绝缘设置。在聚合物层12中具有两个导电通孔23，导电通孔23电连接金属熔丝19和布线层24。此外，在聚合物层12和密封层22中具有贯通的多个导热通孔14，该导热通孔14直接热连接所述金属桥和布线层24。
本发明利用导热通孔可以使得封装体内部的热传递至最外部的金属层，以快速散热；并且，本发明提供了一种利用架空的金属桥形成金属熔丝的方法，其工艺简单，且可以提高加工效率。此外，金属熔丝两端的电连接部分可以保证电连接可靠性，且金属熔丝具有相同的宽度。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。
Claims (9)
1.一种集成封装结构的制造方法，其特征在于，包括以下步骤：
（1）在载体上固定一芯片，并在所述载体上形成密封所述芯片的聚合物层；
（2）在所述聚合物层的第一侧上形成牺牲层，所述第一侧远离所述载体，并形成位于所述芯片相对两侧的多个导热通孔，所述多个导热通孔贯通所述聚合物层和牺牲层；
（3）在所述牺牲层上形成第一金属层并进行图案化，以形成位于所述芯片之上的金属桥；
（4）蚀刻去除所述牺牲层，以使得所述金属桥仅被所述多个导热通孔支撑形成架空结构；
（5）在所述聚合物层上选择性沉积一金属熔丝，所述金属熔丝的中间部分从所述金属桥底部穿过，且所述金属熔丝的中间部分的厚度小于所述金属熔丝两端的电连接部分的厚度。
2.根据权利要求1所述的集成封装结构的制造方法，其特征在于：还包括步骤（6），在所述第一金属层与所述聚合物层之间填充树脂材料形成密封层。
3.根据权利要求2所述的集成封装结构的制造方法，其特征在于：还包括步骤（7），移除所述载体，并形成贯通所述聚合物层的导电通孔，所述导电通孔的一端从所述聚合物层的与第一侧相对的第二侧露出，所述导电通孔的另一端与所述电连接部分直接物理和电连接。
4.根据权利要求3所述的集成封装结构的制造方法，其特征在于：还包括步骤（8），在所述聚合物层的所述第二侧形成布线层，所述布线层通过所述导电通孔将所述芯片和所述金属熔丝电连接，在所述布线层上接合多个引出端子。
5.根据权利要求1所述的集成封装结构的制造方法，其特征在于：在步骤（5）中，选择性沉积所述金属熔丝具体包括：利用掩膜进行化学气相沉积、物理气相沉积或者磁控溅射所述金属熔丝，该金属熔丝由于所述金属桥的存在，使得在该金属桥底部的所述中间部分厚度较小，而位于所述金属桥两侧的所述电连接部分厚度较大。
6.根据权利要求5所述的集成封装结构的制造方法，其特征在于：所述金属桥与所述金属熔丝垂直设置。
7.根据权利要求2所述的集成封装结构的制造方法，其特征在于：所述第一金属层的一面外露于所述集成封装结构。
8.根据权利要求1所述的集成封装结构的制造方法，其特征在于：所述金属熔丝的材质为铜或铝。
9.一种集成封装结构，其由权利要求1-8任一项所述的集成封装结构的制造方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210148414.3A CN114203678B (zh) | 2022-02-18 | 2022-02-18 | 一种集成封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210148414.3A CN114203678B (zh) | 2022-02-18 | 2022-02-18 | 一种集成封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114203678A CN114203678A (zh) | 2022-03-18 |
| CN114203678B true CN114203678B (zh) | 2022-05-06 |
Family
ID=80645665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210148414.3A Active CN114203678B (zh) | 2022-02-18 | 2022-02-18 | 一种集成封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114203678B (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566593B2 (en) * | 2006-10-03 | 2009-07-28 | International Business Machines Corporation | Fuse structure including cavity and methods for fabrication thereof |
| TWI385695B (zh) * | 2009-09-04 | 2013-02-11 | Cyntec Co Ltd | 保護元件及其製作方法 |
| US8779592B2 (en) * | 2012-05-01 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via-free interconnect structure with self-aligned metal line interconnections |
| KR101976039B1 (ko) * | 2012-12-04 | 2019-08-28 | 삼성전자 주식회사 | 반도체 장치 |
| JP2015041546A (ja) * | 2013-08-22 | 2015-03-02 | デクセリアルズ株式会社 | 保護素子 |
| JP6483987B2 (ja) * | 2014-09-26 | 2019-03-13 | デクセリアルズ株式会社 | ヒューズエレメント、ヒューズ素子、及び発熱体内蔵ヒューズ素子 |
| JP6595873B2 (ja) * | 2015-03-06 | 2019-10-23 | エイブリック株式会社 | 半導体集積回路装置およびその製造方法 |
| JP6707428B2 (ja) * | 2016-09-16 | 2020-06-10 | デクセリアルズ株式会社 | ヒューズエレメント、ヒューズ素子、保護素子 |
| KR102203721B1 (ko) * | 2019-06-20 | 2021-01-18 | 한국생산기술연구원 | 용단부 단선 응답 속도 향상을 위한 단열패턴을 가지는 칩 퓨즈 및 상기 칩 퓨즈를 구비한 충전장치 |
| CN112820654B (zh) * | 2021-01-05 | 2022-06-10 | 山东睿芯半导体科技有限公司 | 一种智能功率芯片结构及其制造方法 |
-
2022
- 2022-02-18 CN CN202210148414.3A patent/CN114203678B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114203678A (zh) | 2022-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10366924B2 (en) | Chip carriers and semiconductor devices including redistribution structures with improved thermal and electrical performance | |
| US6709968B1 (en) | Microelectronic device with package with conductive elements and associated method of manufacture | |
| US6221751B1 (en) | Wafer fabrication of die-bottom contacts for electronic devices | |
| KR100675494B1 (ko) | 반도체 장치 및 반도체 장치를 제조하고 패키징하기 위한 공정 | |
| CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
| US7009292B2 (en) | Package type semiconductor device | |
| CN102790017B (zh) | 半导体部件和制造半导体部件的方法 | |
| US6355981B1 (en) | Wafer fabrication of inside-wrapped contacts for electronic devices | |
| US20030102551A1 (en) | Semiconductor device and method for manufacturing | |
| US20170236772A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN102142509B (zh) | 发光二极管封装体及其形成方法 | |
| KR20000035704A (ko) | 파워 전자 장치 | |
| CN107622989A (zh) | 半导体封装装置及其制造方法 | |
| EP3584833B1 (en) | Power module with improved alignment | |
| CN114823597A (zh) | 半导体器件封装和制造半导体器件封装的方法 | |
| CN102543952A (zh) | 用于在封装半导体器件之后提供熔融的方法和*** | |
| JP4091669B2 (ja) | マルチチップ・パッケージの作成方法 | |
| CN208767298U (zh) | 传感器封装 | |
| JP3862362B2 (ja) | 集積回路およびその製造方法 | |
| CN106935517B (zh) | 集成无源器件的框架封装结构及其制备方法 | |
| US6908845B2 (en) | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme | |
| TW201123349A (en) | Semiconductor package and method for making the same | |
| JPWO2005114729A1 (ja) | 半導体装置及び配線基板 | |
| CN114203678B (zh) | 一种集成封装结构及其制造方法 | |
| US20190259874A1 (en) | Wafer based beol process for chip embedding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: An integrated packaging structure and its manufacturing method Effective date of registration: 20230301 Granted publication date: 20220506 Pledgee: Weihai City Commercial Bank Limited by Share Ltd. Xinghai branch Pledgor: WEIHAI JIARUI OPTOELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2023980033719 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20240511 Granted publication date: 20220506 |
|
| CI03 | Correction of invention patent |
Correction item: preservation of patent right Correct: No property preservation False: Effective date of patent preservation registration: May 11, 2024 Number: 22-01 Volume: 40 |