CN114203551A - 一种增强型hemt器件结构及其制备方法 - Google Patents
一种增强型hemt器件结构及其制备方法 Download PDFInfo
- Publication number
- CN114203551A CN114203551A CN202111513810.3A CN202111513810A CN114203551A CN 114203551 A CN114203551 A CN 114203551A CN 202111513810 A CN202111513810 A CN 202111513810A CN 114203551 A CN114203551 A CN 114203551A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- mask
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 28
- 238000003780 insertion Methods 0.000 claims description 11
- 230000037431 insertion Effects 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000012010 growth Effects 0.000 claims description 3
- 238000011031 large-scale manufacturing process Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000005533 two-dimensional electron gas Effects 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004074 SiF6 Inorganic materials 0.000 description 1
- 229910020479 SiO2+6HF Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种增强型HEMT器件结构及其制备方法。所述制备方法包括：在第一半导体层上设置掩膜，以将所述第一半导体层表面的第一区域遮盖，并使所述第一半导体层表面的第二区域露出，所述第一区域包含与源极、漏极及栅极对应的区域；在所述第一半导体层上生长第二半导体层，并使第二半导体层至少覆盖所述第二区域，所述第一半导体层与第二半导体层配合形成异质结结构；去除所述掩膜，并在所述第一区域制作源极、漏极、栅极，且使所述源极、漏极分别与第二半导体层电性接触。本发明中所提供的制备方法避免了采用刻蚀工艺对器件性能造成的影响，制备而成HEMT器件结构阈值电压高、电子迁移率高、电流密度高、跨导大，且制备工艺简单、成本低廉、适用于大规模生产。
Description
技术领域
本发明涉及一种增强型HEMT器件结构及其制备方法，属于微纳制造技术领域。
背景技术
HEMT器件是充分利用半导体的异质结结构形成的二维电子气而制成的。与III-VI族氮 化物形成的异质结结构(如AlGaAs/GaAs)相比，III族氮化物半导体由于压电极化和自发极化 效应，在异质结结构上(如A1GaN/GaN)能够形成高浓度的二维电子气。所以在使用III族氮化 物制成的HEMT器件中，势垒层一般不需要进行掺杂。III族氮化物具有大的禁带宽度、较高 的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点，能够满足下一代电力 电子***对功率器件更大功率、更高频率、更小体积和更高温度的工作要求。
常规HEMT器件结构的源、漏电极天然导通，要想沟道截止，需要在栅电极上施加一定 的负电压。对于大规模集成电路来说其会带来一定的误开启隐患。相对来说增强型HEMT器 件能够实现在栅压为零或者不加偏压时沟道截至，对于电力电子器件其更加安全，***稳定 性更高，对于射频微波器件其也能防止误操作，提高***的兼容性。
目前实现增强型HEMT器件的方式主要有对器件栅区注入F离子、在器件结构中形成p 型盖帽层、采用薄势垒层或者采用凹槽栅结构等。但这些技术均存在一定的弊端，例如，F 的等离子体在注入的过程中会刻蚀势垒层，造成器件性能降低；薄势垒层技术虽然不需要对 势垒层刻蚀，但较薄的势垒层会导致器件的饱和电流较小；采用p型盖帽层的器件具有阈值 电压偏小，栅驱动电路复杂，工作电压范围小，高频应用受限等问题；凹栅结构具有刻蚀界 面修护工艺复杂，栅介质可靠性低，栅沟道电子迁移率低、阈值电压稳定性差以及部分晶格 损伤等问题。
发明内容
本发明的主要目的在于提供一种增强型HEMT器件结构及其制备方法，以克服现有技术 的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种增强型HEMT器件结构的制备方法，其包括：
在第一半导体层上设置掩膜，以将所述第一半导体层表面的第一区域遮盖，并使所述第 一半导体层表面的第二区域露出，所述第一区域包含与源极、漏极及栅极对应的区域；
在所述第一半导体层上生长第二半导体层，并使第二半导体层至少覆盖所述第二区域， 所述第一半导体层与第二半导体层配合形成异质结结构；
去除所述掩膜，并在所述第一区域制作源极、漏极、栅极，且使所述源极、漏极分别与 第二半导体层电性接触。
本发明实施例还提供了一种采用上述方法制备而成的增强型HEMT器件结构。
与现有技术相比，本发明的有益效果在于：
1)通过选区二次生长势垒层的方式实现增强型HEMT器件结构的制备，避免采用刻蚀 工艺对器件性能造成影响，制备而成HEMT器件阈值电压高、电子迁移率高、电流密度高、跨导大，且制备工艺简单、成本低廉、适用于大规模生产。
2)通过将掩膜加工成上宽下窄的形状，以便形成与掩膜无接触的势垒层，能够更容易的 将掩膜剥离掉。
3)通过在沟道层和势垒层之间设置***层，能够保证沟道界面处的形貌平整，有利于提 高电子迁移率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术 描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记 载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根 据这些附图获得其他的附图。
图1是本发明一典型实施例提供的一种增强型HEMT器件结构处于关断状态的示意图；
图2式本发明一典型实施例提供的一种增强型HEMT器件结构处于开启状态的示意图；
图3a至图3h是本方面一典型实施例提供的一种增强型HEMT器件结构的制备流程图。
具体实施方式
鉴于现有技术的缺陷，本案发明人经长期研究和大量实践，得以提出本发明的技术方案， 其提供的一种增强型HEMT器件的制备方法能够避免采用刻蚀工艺所带来的负面影响，且制 备而成的HEMT器件具有阈值电压高、电子迁移率高、电流密度大等优点，如下将对该技术 方案、其实施过程及原理作进一步解释说明。
本发明实施例的一个方面提供了一种增强型HEMT器件结构的制备方法，其包括：
在第一半导体层上设置掩膜，以将所述第一半导体层表面的第一区域遮盖，并使所述第 一半导体层表面的第二区域露出，所述第一区域包含与源极、漏极及栅极对应的区域；
在所述第一半导体层上生长第二半导体层，并使第二半导体层至少覆盖所述第二区域， 所述第一半导体层与第二半导体层配合形成异质结结构；
去除所述掩膜，并在所述第一区域制作源极、漏极、栅极，且使所述源极、漏极分别与 第二半导体层电性接触。
其中，所述第一半导体层包括沟道层和设置在所述沟道层上的***层，所述第二半导体 层包括势垒层，所述沟道层、***层和势垒层形成异质结结构，位于所述势垒层正下方的沟 道层内形成有二维电子气，在制作完源极后漏极之后，通过对源极金属和漏极金属进行高温 快速退火，使源极和漏极与所述二维电子气连接。
进一步的，所述沟道层、***层和势垒层的材质选自III族氮化物或者III-V族化合物半导 体材料中的任意一种，所述的III族氮化物或者III-V族化合物半导体均具有设定极性，使得当 在所述HEMT器件结构的栅极施加零偏压或者没有施加偏压时，于所述栅极正下方的异质结 结构的局部区域内无二维电子气的积累，而当在所述栅极电压大于所述HEMT器件结构的阈 值电压时，能够于所述栅极正下方的异质结结构的局部区域内形成二维电子气，进而实现源极 和漏极的连接。
进一步的，所述掩膜为多个，并分别覆盖所述第一半导体层表面与源极、漏极、栅极对 应的区域。
更进一步的，所述第二半导体层与所述掩膜之间无接触，以便后续通过湿法腐蚀方法去 除掩膜时，腐蚀液更容易通过第二半导体层与掩膜之间的间隙与掩膜的下部接触。
在一些实施方式中，所述掩膜可以包括沿远离所述第一半导体层的方向依次叠设的第一 部分和第二部分，所述第一部分的直径小于所述第二部分的直径，例如所述掩膜可以是纵向 截面为T型的。
进一步的，所述第二半导体层的厚度小于所述掩膜的第一部分的厚度。
通过将掩膜加工成上宽下窄的形状，以便于沉积形成与掩膜不接触的第二半导体层，有 利于后续将掩膜及沉积在掩膜上的第二半导体层整体去除。
在一些实施方式中，加工形成所述掩膜的方法可以包括：在第一半导体层上设置连续的 掩膜层，并对所述掩膜层进行刻蚀，从而形成所述掩膜。
在一些实施方式中，加工形成所述掩膜的方法具体可以包括：
在第一半导体层上依次设置连续的第一掩膜层和连续的第二掩膜层；
对所述第一掩膜层和第二掩膜层进行干法刻蚀和/或湿法腐蚀，从而形成所述掩膜。
进一步的，在完成第二半导体层的生长后，采用湿法腐蚀方式去除所述掩膜。
进一步的，所述制备方法还包括：在所述第二半导体层上形成介质层，并使所述介质层 连续覆盖所述第一半导体层表面与栅极对应的区域，之后在所述介质层上制作栅极。
进一步的，所述制备方法具体包括：先在所述第一半导体层上制作源极和漏极，之后在 所述第二半导体层及第一半导体层上形成所述介质层，之后在所述介质层上制作栅极。
其中，所述介质层也同时作为器件表面的钝化层。
进一步的，上述的HEMT器件结构形成在衬底上，所述衬底的材质可以包括蓝宝石，碳 化硅，硅中任意一种，且不限于此。
在一些情况下，在所述衬底上可以先形成一层缓冲层，之后再在缓冲层上制备所述HEMT 器件结构，以消除不同材料层之间因晶格失配产生的应力，所述缓冲层的材质可以包括A1GaN、 AlN或GaN/AlN超晶格，且不限于此。
本发明实施例的另一个方面还提供了一种采用上述方法制备而成的增强型HEMT器件结 构。
下面将结合附图及具体实施例对本发明的技术方案进行清楚、完整的描述，显然，所描 述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本 领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明 保护的范围。除非特别说明的之外，本发明以下实施例中所涉及的如外延技术、干法刻蚀、 湿法腐蚀和金属沉积等均是本领域技术人员所习知的，且在制备过程中涉及到的如加工掩膜、 涂敷光刻胶、去除光刻胶等也均是本领域的常用手段。
请参阅图1，一种增强型HEMT器件结构，其包括：衬底1以及依次形成于衬底1上的缓冲层2、GaN沟道层3和AlN***层4，所述AlN***层4上除源极6、漏极8和栅极7 之外的区域上形成有势垒层5，所述势垒层5与沟道层2之间形成异质结结构，使势垒层5 正下方的沟道层3中形成二维电子气9，并且源极6和漏极8的局部区域覆盖在势垒层5上， 使源极6和漏极8与所述异质结结构形成良好的欧姆接触，在源极6和漏极8之间的势垒层 5和***层4上连续覆设有介质层10，介质层10对应栅极7的区域向下凹陷，栅极7制作在 该凹陷处形成凹栅，且栅极7于所述凹陷处的上方向两侧横向扩展，以能够更好的实现栅控。
本发明实施例中所提供的HEMT器件结构，当在栅极7上施加零偏压或不施加偏压时， 由于栅电极7下面的沟道层3内没有二维电子气9，所以源极6和漏极8处于断开的状态，如图1所示；当在栅极7上施加正偏压时，且使Vg＞Vth时(Vg表示栅极电压，Vth表示器 件阈值电压)，栅极7下面的沟道层3内会积聚电子，沟道开启，源极6和漏极8处于连接状 态，如图2所示。
在实际工作中，本实施例中所提供的HEMT器件结构，由于在栅极7施加零偏压或不施 加偏压时，器件处于关断状态，与耗尽型HEMT器件相比，***安全性更高，且减少了***的漏电损耗。
具体的，一种增强型HEMT器件结构的制备方法包括：
1)在衬底1上依次外延生长缓冲层2、GaN沟道层3和AlN***层4，如图3a所示；
2)在AlN***层4上依次生长厚度为300nm的二氧化硅掩膜层11和厚度为300nm的氮化硅硬掩膜层12，其中生长二氧化硅掩膜层11和氮化硅掩膜层12的方式可以是等离子体增强化学气相沉积(PECVD)、电感耦合等离子体增强化学气相沉积(ICPCVD)、低压化学气相沉积(LPCVD)等，如图3b所示；
3)在氮化硅掩膜层12上的选定区域涂敷光刻胶，并通过干法刻蚀的方式将未涂敷光刻 胶的区域内的氮化硅掩膜层12刻蚀掉，并过刻蚀部分厚度的二氧化硅掩膜层11，在所述选 定区域形成对应的凹槽，之后去除光刻胶，其中，所述选定区域具体包括HEMT器件结构的 源极、漏极和栅极区域，所述干法刻蚀的方式可以是反应离子刻蚀(RIE)、感应耦合等离子体 刻蚀(ICP)、磁增强反应离子刻蚀(MERLE)等，如图3c所示；
4)将步骤3)中所形成的器件结构通过氢氟酸(HF)或者氢氟酸缓冲液 (BOE，BHF)进行湿法腐蚀，去除凹槽底部的二氧化硅掩膜层以及位于凹槽侧壁的 二氧化硅掩膜层和氮化硅掩膜层的局部区域，在腐蚀的过程中，因腐蚀溶液与二 氧化硅的反应速度远远快于其与氮化硅的反应速度(二氧化硅与氢氟酸的反应化 学式为SiO2+6HF＝H2+SiF6+2H2O)，最终腐蚀形成T型硬膜13，并暴露出AlN ***层4上的对应源极、漏极和栅极区域的表面，其中，源极和漏极区域对应的 T型硬掩膜13的顶部宽度为200μm，底部宽度为199μm，栅极区域对应的T型 硬掩膜13的顶部宽度为2μm，底部宽度为1μm，且所有T型掩膜13的顶部高 度(即为氮化硅硬掩膜层11的厚度)为300nm，底部高度(即为二氧化硅掩膜 层10的厚度)为300nm，如图3d所示；
5)将步骤4)中所形成的器件结构进行无机和有机化学药品清洗，去除其表面杂质，之 后转移到PVD(物理气相沉积)设备中进行高温，高真空，等离子体处理等以进一步去除其 表面杂质，并在T型硬掩膜13的表面以及T型硬掩膜13之间的AlN***层4表面沉积一定 厚度的III族氮化物或者III-V族化合物半导体作为势垒层5，所述势垒层5与沟道层3之间形 成异质结结构，且位于所述势垒层5正下方的沟道层3中形成有二维电子气9，其中，势垒 层5的厚度小于T型硬掩膜13的底部高度，且势垒层5的具体厚度可根据器件需要设定，如 图3e所示；
6)通过BOE，BHF，HF等化学药品腐蚀去除T型硬掩膜13(T型硬掩膜13表面的III族氮 化物或者III-V族化合物半导体也一并被去除)，如图3f所示；
7)在步骤6)所形成的器件结构表面沉积金属，之后将源极和漏极区域之外的金属剥离 掉，形成源极6和漏极8，且源极6和漏极8覆盖住势垒层5的局部区域，使源极6和漏极8与所述异质结结构形成良好的欧姆接触，然后在850摄氏度的温度下快速退火30秒，使源极6和漏极8与二维电子气9相连，如图3g所示，其中，形成源极6和漏极8的金属可以选择 钛/铝/镍/金等多层金属，厚度相应的可以为15nm/220nm/40nm/50nm；
8)在源极6和漏极8之间的势垒层5和***层4的表面形成介质层10，并在对应栅极区域的介质层10上沉积栅极7，使栅极7与所述异质结结构形成肖特基接触，其中，介质层10在对应栅极的区域具有凹陷，栅极7为凹栅结构，如图3h所示，形成栅极7的金属可以 选择镍/金等两层金属，厚度相应的可以为20nm/200nm，至此完成增强型HEMT器件结构的 制备。
本发明以上实施例中所提供的一种HEMT器件结构的制备方法，一方面通过选区二次外 延生长III族氮化物或者III-V族化合物半导体的方式形成势垒层，避免了刻蚀工艺，可实现无 晶格损伤的栅区沟道，且因电极下面的区域没有形成二维电子气，可以实现较高的阈值电压； 另一方面避免了传统技术中通过刻蚀工艺形成的纯凹栅结构对栅下二维电子气的破坏而导致 的电子迁移率低和二维面密度减小等问题，本发明实施例中的制备方法所形成的凹栅结构， 凹槽深度的均匀性和重复性更加可控，且栅、源和栅、漏极之间的二维电子气密度高，可实 现高电流密度、大跨导的增强型HEMT器件；同时，在沟道层和势垒层之间设置AlN***层， 可保证沟道界面处的形貌平整，有利于提高电子迁移率。
综上所述，本发明实施例中所提供的制备方法，避免了传统方法中的刻蚀工艺对器件造 成的损伤，且制备工艺简单、成本低廉、易于进行大规模生产。
此外，本案发明人还参照前述实施例，以本说明书述及的其它原料、工艺操作、工艺条 件进行了试验，并均获得了较为理想的结果。
应当理解，本发明的技术方案不限于上述具体实施案例的限制，凡是在不脱离本发明宗 旨和权利要求所保护的范围情况下，根据本发明的技术方案做出的技术变形，均落于本发明 的保护范围之内。
Claims (12)
1.一种增强型HEMT器件结构的制备方法，其特征在于包括：
在第一半导体层上设置掩膜，以将所述第一半导体层表面的第一区域遮盖，并使所述第一半导体层表面的第二区域露出，所述第一区域包含与源极、漏极及栅极对应的区域；
在所述第一半导体层上生长第二半导体层，并使第二半导体层至少覆盖所述第二区域，所述第一半导体层与第二半导体层配合形成异质结结构；
去除所述掩膜，并在所述第一区域制作源极、漏极、栅极，且使所述源极、漏极分别与第二半导体层电性接触。
2.根据权利要求1所述的制备方法，其特征在于：所述掩膜为多个，并分别覆盖所述第一半导体层表面与源极、漏极、栅极对应的区域。
3.根据权利要求2所述的制备方法，其特征在于：所述第二半导体层与所述掩膜之间无接触。
4.根据权利要求3所述的制备方法，其特征在于：所述掩膜包括沿远离所述第一半导体层的方向依次叠设的第一部分和第二部分，所述第一部分的直径小于所述第二部分的直径。
5.根据权利要求4所述的制备方法，其特征在于：所述第二半导体层的厚度小于所述掩膜的第一部分的厚度。
6.根据权利要求5所述的制备方法，其特征在于包括：在第一半导体层上设置连续的掩膜层，并对所述掩膜层进行刻蚀，从而形成所述掩膜。
7.根据权利要求6所述的制备方法，其特征在于具体包括：
在第一半导体层上依次设置连续的第一掩膜层和连续的第二掩膜层；
对所述第一掩膜层和第二掩膜层进行干法刻蚀和/或湿法腐蚀，从而形成所述掩膜。
8.根据权利要求7所述的制备方法，其特征在于还包括：在完成第二半导体层的生长后，采用湿法腐蚀方式去除所述掩膜。
9.根据权利要求8所述的制备方法，其特征在于还包括：在所述第二半导体层上形成介质层，并使所述介质层连续覆盖所述第一半导体层表面与栅极对应的区域，之后在所述介质层上制作栅极。
10.根据权利要求9所述的制备方法，其特征在于具体包括：先在所述第一半导体层上制作源极和漏极，之后在所述第二半导体层及第一半导体层上形成所述介质层，之后在所述介质层上制作栅极。
11.根据权利要求1所述的制备方法，其特征在于：所述第一半导体层包括沟道层和设置在所述沟道层上的***层，所述第二半导体层包括势垒层。
12.一种采用权利要求1-11中任一项所述的方法制备而成的增强型HEMT器件结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111513810.3A CN114203551A (zh) | 2021-12-10 | 2021-12-10 | 一种增强型hemt器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111513810.3A CN114203551A (zh) | 2021-12-10 | 2021-12-10 | 一种增强型hemt器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114203551A true CN114203551A (zh) | 2022-03-18 |
Family
ID=80652757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111513810.3A Pending CN114203551A (zh) | 2021-12-10 | 2021-12-10 | 一种增强型hemt器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114203551A (zh) |
-
2021
- 2021-12-10 CN CN202111513810.3A patent/CN114203551A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| US11362205B2 (en) | Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof | |
| US11888052B2 (en) | Semiconductor device and manufacturing method thereof employing an etching transition layer | |
| CN107742644B (zh) | 一种高性能常关型的GaN场效应晶体管及其制备方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| CN102148157A (zh) | 制作带有自对准场板的增强型hemt的方法 | |
| CN109103098B (zh) | 一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法 | |
| CN108305834A (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN117438457B (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
| CN106257686A (zh) | 半导体器件及其制造方法 | |
| US8999849B1 (en) | Method of fabricating III-nitride based semiconductor on partial isolated silicon substrate | |
| CN111755330A (zh) | 一种半导体结构及其制造方法 | |
| CN116092935A (zh) | 一种AlGaN/GaN HEMT器件的制作方法 | |
| US20230290834A1 (en) | ENHANCEMENT-MODE GaN HFET | |
| CN112018177A (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN113394096B (zh) | Hemt器件及其自隔离方法、制作方法 | |
| CN114203551A (zh) | 一种增强型hemt器件结构及其制备方法 | |
| CA3093906C (en) | Semiconductor device and manufacturing method thereof | |
| CN109449213B (zh) | 一种带场板的肖特基结金刚石二极管器件的制备方法 | |
| CN113628962A (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| CN112420827A (zh) | N面GaN HEMT器件及其制作方法 | |
| CN108695156B (zh) | 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 | |
| CN111739800A (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN205177851U (zh) | 一种基于硅衬底的hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |