CN114203244A - 存储器测试电路 - Google Patents

Abstract

本发明提供一种存储器测试电路，包含：一第一闭锁电路，用以接收一第一输入地址和一错误指示信号，以产生一第一地址；一第一电子熔丝群，用以接收该第一地址以产生一输出地址；一第二闭锁电路，用以接收该错误指示信号；一第二电子熔丝群，用以根据该第二闭锁电路接收该错误指示信号后的输出产生一损坏指示信号；以及一比较电路，用以根据该第一地址和该第二输入地址的关系以及该第一闭锁电路或该第一电子熔丝群的状态来启动该第二闭锁电路。

Description

存储器测试电路

技术领域

本发明涉及存储器测试电路，特别涉及可自动测试出错误种类的存储器测试电路。

背景技术

存储器的测试通常可区分为封装前测试模式(chip probe，CP)与最终测试模式(Final Test，FT)，封装前测试又可称为裸晶测试，而最终测试模式是在存储器封装完成后进行测试。存储器通常具有多条冗余字线(redundant word line)，当发现存储器的字线有错误时，会以冗余字线来取代有错误的字线。然而，在最终测试模式时，存储器仅能存储极少数的字线错误地址，也就是仅有极少数的冗余字线可使用，当有错误的字线的数量大于能存储的字线错误地址的数目时，则该存储器会被判断为无法修复。

然而，当存储器具有错误时，其有可能是因为具有错误的字线的数量大于能存储的字线错误地址的数目，但也有可能是因为其他原因。而目前的存储器测试方法，在存储器具有错误时，须花费大量的人力和时间来确认是那一类错误。

发明内容

因此，本发明一目的为提供一种可自动提供错误种类信息的存储器测试电路。

一种存储器测试电路，包含：一第一闭锁电路，用以接收一第一输入地址和一错误指示信号，以产生一第一地址；一第一电子熔丝群，用以接收该第一地址以产生一输出地址；一第二闭锁电路，用以接收该错误指示信号；一第二电子熔丝群，用以根据该第二闭锁电路接收该错误指示信号后的输出产生一损坏指示信号；以及一比较电路，用以根据该第一地址和该第二输入地址的关系以及该第一闭锁电路或该第一电子熔丝群的状态来启动该第二闭锁电路。

根据前述实施例，本发明所提供的存储器测试电路可提供错误种类的参考信息，因此可改善已知技术中须花费大量的人力和时间来确认是那一类错误的问题。

附图说明

图1绘示了根据本发明一实施例的存储器测试电路的方块图。

图2和图3绘示了图1所示的存储器测试电路不同状态下的动作示意图。

图4绘示了多个存储器元件的故障分析状况。

【符号说明】

10、10’、10_1、10_2…10_m存储器元件

12存储器测试电路

14解码器

16存储器阵列

122比较电路

C1存储器晶胞

LA_1、LA_2闭锁电路

EG_1，EG_2电子熔丝群

WL_1-WL_r字线

RWL_1冗余字线

XA接收端

具体实施方式

以下将以多个实施例来描述本发明的内容，还请留意，各实施例中的元件可通过硬件(例如装置或电路)或是固件(例如微处理器中写入至少一程序)来实施。此外，以下描述中的“第一”、“第二”以及类似描述仅用来定义不同的元件、参数、数据、信号或步骤。并非用以限定其次序。

图1绘示了根据本发明一实施例的存储器测试电路的方块图。详细运作将在底下详述。而且，以下实施例所述的存储器测试电路是使用在最后测试模式，但本发明所提供的存储器测试电路也可使用在不同模式。此外，本发明所提供的存储器测试电路也可使用在其他类型的半导体装置上。

该存储器元件10包含一存储器测试电路12、一解码器14以及一存储器阵列16。该存储器阵列16包含多个存储器晶胞(memory cell)C1。存储器晶胞C1以矩阵的方式排列，且电性耦接至对应的字线和位线上。

在本实施例中，该存储器阵列16配置至少一条冗余字线RWL_1。该存储器元件10在进入最终测试模式时，当发现正常字线有损坏时，会在正常模式下以冗余字线来取代有损坏的字线。举例来说，当字线WL_1至WL_r中的字线WL_1被发现为一有损坏的字线时，在该存储器元件10在正常模式下进行存取时，该解码器14会选取该冗余字线线RWL1来替换有损坏的字线WL_1。由于该存储器元件10的面积有限，故该存储器阵列16所配置的冗余字线数量是有限的。若有损坏的字线数量超过冗余字线数量时，该存储器元件10会被认为是无法修复。

参照图1，该存储器测试电路12包含闭锁电路LA_1、LA_2、一电子熔丝群EG_1、一电子熔丝群EG_2以及一比较电路122。电子熔丝群EG_1和电子熔丝群EG_2分别包含至少一电子熔丝(E-fuse)。该闭锁电路LA_1由多个闭锁器(未绘出)所组成，其用以经由接收端XA(例如地址引脚，address pin)接收一第一输入地址ADD1和一错误指示信号EAIO，以产生第一地址AD1和闭锁电路状态信号AAIO[0]，其中该错误指示信号EAIO用以指示该第一输入地址ADD1是否为错误地址(即该地址是否对应到一有损坏的字线)。第一电子熔丝群EG_1中的电子熔丝(E-fuse)(未绘出)用以接收该第一地址AD1和闭锁电路状态信号AAIO[0]，以在烧入(burn)模式下产生输出地址ADDR和熔丝指示信号EN。当该存储器元件10在正常模式下进行存取时，该存储器阵列16会基于该输出地址ADDR使用冗余字线来替换有损坏的字线。

在一实施例中，错误指示信号EAIO的产生方式是由输入端XA送入测试型样(testpattern)。然后先启动一对应的字线之后，做数据读取的动作，然后将数据传到接收端XA输出，这过程由一电路(未绘出)来比对这个输出的数据是否的确是写入的数据，错误指示信号EAIO即为比对的结果。

该闭锁电路LA_2由一闭锁器(未绘出)所组成，其用以接收该错误指示信号EAIO，以产生闭锁电路状态信号AAIO[1]。该电子熔丝群EG_2用以接收该闭锁电路状态信号AAIO[1]，以产生损坏指示信号OV。比较电路122用以比较第一地址AD1和经由接收端XA所接收的一第二输入地址，藉以产生一比较信号cmpen以启动该闭锁电路LA_2。该损坏指示信号OV用以指示在最终测试模式中发现的有损坏的字线数量是否超过所配置的冗余字线数量。

参照图1，该解码器14可为行解码器或列解码器，也就是冗余字线RWL1可为行冗余字线或列冗余字线。以下将以更详细的例子来说明根据本发明实施例的该存储器元件10的运作方式。为了简洁起见，图2和图3中的该存储器元件10’仅配置一条冗余字线RWL1，以此为例说明。

最终测试模式包含两阶段:暂存/比较阶段和烧入阶段。在暂存/比较阶段中，该闭锁电路LA_1藉由接收端XA接收串行输入的输入地址ADD1和该错误指示信号EAIO，其中该错误指示信号EAIO用以指示该输入地址ADD1是否为错误地址。在烧入阶段中，该电子熔丝群EG_1会根据地址AD1和闭锁电路状态信号AAIO[0]熔断对应的电子熔丝。

在该最终测试模式时，该闭锁电路LA_1和该电子熔丝群EG_1会有三种状况。在第一个状况中该闭锁电路LA_1和该电子熔丝群EG_1尚未有信号输入。此时，如图2所示，若该闭锁电路LA_1接收到新的输入地址ADD1[3:12]，且该错误指示信号EAIO指示该地址ADD1[3:12]为错误地址，则该闭锁电路LA_1存储该地址ADD1[3:12]和该错误指示信号EAIO，并对应的产生第一地址AD1[3:12]和闭锁电路状态信号AAIO[0]，其中该闭锁电路状态信号AAIO[0]表示该闭锁电路LA_1的使用状态(已使用)，且该闭锁电路状态信号AAIO[0]会送到该比较电路122以致能比较动作。

在本实施例中该电子熔丝组EG_1包含11个电子熔丝(未绘出)，在接收该第一地址AD1[3:12]和闭锁电路状态信号AAIO[0]后，该等电子熔丝在烧入阶段中产生输出地址ADDR[3:12]和熔丝状态信号EN，其中该熔丝状态信号EN表示该电子熔丝组EG_1的11个电子熔丝已使用过。当该存储器元件10在正常模式下进行存取时，若输入的地址INA相同于地址ADDR[3:12]，该解码电路14会选取开启冗余字线RWL1，而不是原本的正常字线。

在第二个状况中该闭锁电路LA_1已存入输入地址ADD1[3:12]和该错误指示信号EAIO，并产生第一地址AD1[3:12]和闭锁电路状态信号AAIO[0]。此时，如图3所示，若该闭锁电路LA_1接收到新的输入地址ADD2[3:12]时，该比较电路122由于已被该闭锁电路状态信号AAIO[0]所致能，故可以开始比较第一地址AD1[3:12]和新的输入地址ADD2[3:12]。若新的输入地址ADD2[3:12]和第一地址AD1[3:12]相同时，该比较电路122不会产生比较信号cmpen，故该闭锁电路LA_2不会被启动。若新的输入地址ADD2[3:12]和地址AD1[3:12]不同时，该比较电路122产生比较信号cmpen，故该闭锁电路LA_2被启动。此时若该闭锁电路LA_2所接收到的该错误指示信号EAIO指示输入地址ADD2[3:12]为有错误的地址时，该闭锁电路LA_2产生闭锁电路状态信号AAIO[1]，其中该闭锁电路状态信号AAIO[1]表示该闭锁电路LA_2的使用状态(已使用)。

在烧入阶段中，该电子熔丝组EG_1接收该第一地址AD1[3:12]和闭锁电路状态信号AAIO[0]后，产生输出地址ADDR[3:12]和熔丝状态信号EN。该电子熔丝EG_2接收该闭锁电路状态信号AAIO[1]后产生损坏指示信号OV，其中该损坏指示信号OV表示该存储器阵列16有两条正常字线已损坏。因为该存储器元件10’仅配置一条冗余字线RWL_1，故测试人员经由XIO端读到损坏指示信号OV时，可以清楚得知该存储器元件10’中已损坏的字线数量超过所配置的冗余字线数量，故不需进行进一步的故障分析。

在第三个状况中该等电子熔丝组EG_1的11个电子熔丝已被使用过，故熔丝状态信号EN已改变逻辑电平。如图3所示，当熔丝状态信号EN改变逻辑电平时，会强制该比较电路122产生比较信号cmpen，故该闭锁电路LA_2被启动。此时若该闭锁电路LA_2所接收到的该错误指示信号EAIO指示新的输入地址ADD2[3:12]为错误地址时，该闭锁电路LA_2产生闭锁电路状态信号AAIO[1]。在烧入阶段中，该电子熔丝EG_2接收该闭锁电路状态信号AAIO[1]后产生损坏指示信号OV，其中该损坏指示信号OV表示该存储器元件10’中已损坏的字线数量超过所配置的冗余字线数量。

据此，当对存储器元件10’进行最终测试测试时，若该损坏指示信号OV具有一第一逻辑电平(例如0)且存储器元件10’显示错误状态时，代表存储器元件10’的错误并非因为已损坏的字线数量超过所配置的冗余字线数量(即超过一预定冗余字线数量)，也就是可能还有可使用的冗余字线，因此须对存储器元件进行进一步分析来确认是否有其他的错误。例如，确认错误地址是否未完整的写入到电子熔丝群中，或是冗余字线的质量不佳，或者是测试型样有错误。相反的，当该损坏指示信号OV具有第二逻辑电平(例如1)且存储器元件10显示错误状态时，则表示已损坏的字线数量超过所配置的冗余字线数量，也就是已无可使用的冗余字线但正常字线仍有损坏，因此可直接判断该存储器元件10’为无法修复。

如前所述，电子熔丝群EG_1不限于只能存储一组错误地址。在一实施例中，电子熔丝群EG_1可存储多组错误地址。在这样的实施例中，会需要多个比较电路来比较新的输入地址和多组已存储的错误地址是否相同。最后，测试人员再藉由XIO端读取损坏指示信号OV，以得知该存储器元件10’中已损坏的字线数量是否超过所配置的冗余字线数量，再进行进一步的故障分析。

根据前述的描述，本申请的存储器测试电路可简述为：一存储器电路，包含多个闭锁电路以及多个电子熔丝群，该闭锁电路中的至少一个(例如第一闭锁电路LA_1)以及电子熔丝群中的至少一个(例如第一电子熔丝群EG_1)会根据第一输入地址是否为错误地址来决定是否存储第一输入地址，而闭锁电路中其他至少一个(例如第二闭锁电路LA_2)和电子熔丝群中其他至少一个(例如第二电子熔丝群EG_2)会依据存储第一输入地址的闭锁电路和电子熔丝群的状态以及第一输入地址和第二输入地址的关系来产生一损坏指示信号，该损坏指示信号用以指示有损坏的字线数量是否超过一预定冗余字线数量。

图4显示多个存储器元件(存储器IC封装完成后)10_1，10_2，…，10_m的故障分析状况。测试人员首先对10_1，10_2，…，10_m内的晶胞读写数据，当输出的数据等于输入的数据时，存储器元件显示通过；当输出的数据不等于输入的数据时，存储器元件显示不通过(fail，或称错误状态)。此时，测试人员再由存储器元件各自的XIO端引线读取损坏指示信号OV，即可以清楚得知该等存储器元件中那些元件已损坏的字线数量是小于所配置的冗余字线数量。由于那些元件已损坏的字线数量小于所配置的冗余字线数量，但存储器元件仍显示错误状态，故测试人员将对其进行进一步的故障分析。

以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种存储器测试电路，包含：

第一闭锁电路，用以接收第一输入地址和错误指示信号，以产生第一地址，该错误指示信号用以指示该第一输入地址是否为错误地址；

第一电子熔丝群，用以接收该第一地址以产生输出地址；

第二闭锁电路，用以接收该错误指示信号；

第二电子熔丝群，用以根据该第二闭锁电路接收该错误指示信号后的输出产生损坏指示信号，该损坏指示信号用以指示有损坏的字线数量是否超过预定冗余字线数量；以及

比较电路，用以比较该第一地址和第二输入地址，并根据该第一地址和该第二输入地址的关系以及该第一闭锁电路或该第一电子熔丝群的状态来产生比较信号以启动该第二闭锁电路。

2.如权利要求1所述的存储器测试电路，使用在包含存储器阵列的存储器元件，当该存储器元件在正常模式下进行存取时，该存储器阵列会基于该输出地址使用冗余字线来替换有损坏的字线。

3.如权利要求1所述的存储器测试电路，其中该第一闭锁电路更依据该第一输入地址和该错误指示信号产生第一闭锁电路状态信号，该第一闭锁电路状态信号代表该第一闭锁电路的使用状态并用以致能该比较电路。

4.如权利要求1所述的存储器测试电路，其中该第二闭锁电路更依据该错误指示信号输出第二闭锁电路状态信号，该第二闭锁电路状态信号代表该第二闭锁电路的使用状态且该第二电子熔丝群是依据该第二闭锁电路状态信号产生该损坏指示信号。

5.如权利要求1所述的存储器测试电路，其中当该第一电子熔丝群中的至少一电子熔丝已被用以记录错误地址时，该第二闭锁电路被强制启动。

6.如权利要求5所述的存储器测试电路，

其中该第一电子熔丝群更产生熔丝指示信号，该熔丝指示信号用以指示该第一电子熔丝群的使用状态，该比较电路接收该熔丝指示信号；

其中当该第一电子熔丝群中的至少一电子熔丝已被用以记录错误地址时，该熔丝指示信号使该比较电路强制启动该第二闭锁电路。

7.如权利要求5所述的存储器测试电路，该第二闭锁电路被强制启动后，若该第二闭锁电路所接收到的该错误指示信号指示该第二输入地址为错误地址时，该第二闭锁电路才产生第二闭锁电路状态信号，该第二闭锁电路状态信号代表该第二闭锁电路的使用状态且该第二电子熔丝群是依据该第二闭锁电路状态信号产生该损坏指示信号。

8.如权利要求1所述的存储器测试电路，其中若该第一闭锁电路接收到该第一输入地址时该第一闭锁电路以及该第一电子熔丝群尚未有信号输入且该错误指示信号指示该第一输入地址为错误地址，则该第一闭锁电路存储该第一输入地址和该错误指示信号以产生该第一地址。

9.如权利要求1所述的存储器测试电路，

其中该第一闭锁电路已存储该第一输入地址和该错误指示信号并产生该第一地址时，该比较器才比较该第二输入地址和该第一地址；

若该第二输入地址和该第一地址不相同，该比较电路启动该第二闭锁电路，若该第二输入地址和该第一地址相同，该比较电路不启动该第二闭锁电路。

10.一种存储器测试电路，包含：

多个闭锁电路以及多个电子熔丝群：

这些闭锁电路中的至少一个以及这些电子熔丝群中的至少一个会根据第一输入地址是否为错误地址来决定是否存储第一输入地址；

这些闭锁电路中其他至少一个和这些电子熔丝群中其他至少一个会依据存储该第一输入地址的该闭锁电路和该电子熔丝群的状态以及该第一输入地址和第二输入地址的关系来产生损坏指示信号，该损坏指示信号用以指示有损坏的字线数量是否超过预定冗余字线数量。

Images