CN114187879A - 显示面板的驱动电路、阵列基板和显示面板 - Google Patents

Abstract

本申请公开一种显示面板的驱动电路、阵列基板和显示面板，其中，显示面板的驱动电路包括第N级驱动电路，第N级驱动电路包括第一复位模块和第一输出模块：第一复位控制模块，第一复位控制模块用于在受控端接收到第一预设级反馈信号时，将奇数电源电压输出至第一复位模块，以使得第一复位模块的受控端的电压值上拉；第一复位模块的输入端用于接入直流信号，第一复位模块的输出端与第一输出模块的受控端和输出端连接，第一复位模块用于在受控端的电压值上拉时，将直流信号分别输出至第一输出模块的受控端和输出端，以将第一输出模块的受控端和输出端的电压值分别下拉。本申请技术方案可提高上拉/下拉节点彼此共享的两级驱动电路的画面显示效果。

Description

显示面板的驱动电路、阵列基板和显示面板

技术领域

本申请涉及显示技术领域，特别涉及一种显示面板的驱动电路、阵列基板和显示面板。

背景技术

目前，显示面板的驱动电路通常采用上拉节点和下拉节点彼此共享的两级驱动设计，但在上拉节点和下拉节点彼此共享的两级驱动电路中，其他级的反馈信号的上升沿和下降沿会产生严重变形，以使得每一级驱动电路中输出模块受控端的电压值无法被及时下拉，从而对画面显示效果造成影响。

发明内容

本申请的主要目的是提供一种显示面板的驱动电路，旨在解决两级驱动电路由于其他级的反馈信号的上升沿和下降沿产生严重变形，而对画面显示效果造成影响的问题。

为实现上述目的，本申请提出一种显示面板的驱动电路，所述显示面板的驱动电路包括第N级驱动电路，所述第N级驱动电路包括第一复位模块和第一输出模块，所述第N级驱动电路还包括：

第一复位控制模块，所述第一复位控制模块的输入端与用于接入奇数电源电压，所述第一复位控制模块的输出端与所述第一复位模块的受控端连接，所述第一复位控制模块用于在受控端接收到第一预设级反馈信号时，将所述奇数电源电压输出至所述第一复位模块，以使得第一复位模块的受控端的电压值上拉；

所述第一复位模块的输入端用于接入直流信号，所述第一复位模块的输出端与所述第一输出模块的受控端和输出端连接，所述第一复位模块用于在受控端的电压值上拉时，将所述直流信号分别输出至所述第一输出模块的受控端和输出端，以将所述第一输出模块的受控端和输出端的电压值分别下拉。

可选地，所述第一复位控制模块包括薄膜晶体管，所述薄膜晶体管的受控端用于接入第一预设级反馈信号，所述薄膜晶体管的输入端用于接入所述奇数电源电压，所述薄膜晶体管的输出端与所述第一复位模块的受控端连接。

可选地，所述第N级驱动电路还包括：

第一复位维持模块，所述第一复位维持模块的第一受控端和第一输入端用于接入所述奇数电源电压，所述第一复位维持模块的第二受控端和第三受控端分别与所述第一输出模块的受控端连接，所述第一复位维持模块的第一输出端和第二输出端分别与所述第一复位模块的受控端连接。

可选地，所述显示面板的驱动电路还包括第N+1级驱动电路，所述第N+1级驱动电路包括：

第二输出模块，所述第二输出模块的受控端与所述第一复位维持模块的第四受控端连接；

第三复位模块，用于在受控端的电压值上拉时，复位所述第二输出模块；以及，

第二复位维持模块，所述第二复位维持模块的第一受控端和第一输入端用于接入偶数电源电压，所述第二复位维持模块的第二受控端和第三受控端分别与所述第二复位模块的受控端连接，所述第二复位维持模块的第四受控端与所述第一输出模块的受控端连接，所述第二复位维持模块的第二输入端和第三输入端用于接入直流信号，所述第二复位维持模块的第一输出端和第二输出端与所述第三复位模块的受控端连接。

可选地，所述第N+1级驱动电路还包括：

第四复位模块，所述第四复位模块的受控端与所述第一复位模块的受控端连接，所述第四复位模块的输入端用于接入直流信号，所述第四复位模块的输出端与所述第二输出模块的受控端和输出端连接，所述第四复位模块用于在受控端的电压值上拉时，复位所述第二输出模块。

可选地，所述第N+1级驱动电路还包括：

第二复位控制模块，所述第二复位控制模块的输入端与用于接入所述偶数电源电压，所述第二复位控制模块的输出端与所述第三复位模块的受控端连接，所述第一复位控制模块用于在受控端接收到第二预设级反馈信号时，将所述偶数电源电压输出至所述第二复位模块，以使得第二复位模块的受控端的电压值上拉。

可选地，所述第N级驱动电路还包括：

第二复位模块，所述第二复位模块的受控端与所述第三复位模块的受控端连接，所述第二复位模块的输入端用于接入直流信号，所述第二复位模块的输出端与所述第一输出模块的受控端和输出端连接，所述第二复位模块用于在受控端的电压值上拉时，复位所述第一输出模块。

可选地，所述N+1级驱动电路还包括：

第三复位控制模块，所述第三复位控制模块的输入端用于接入直流信号，所述第三复位控制模块的输出端与第一复位模块的受控端连接，所述第三复位控制模块用于在受控端接收到第一预设级反馈信号时，将直流信号输出至第一复位模块的受控端，以将所述第一复位模块的受控端的电压值下拉；

所述第N+1级驱动电路还包括：

第四复位控制模块，所述第四复位控制模块的输入端用于接入直流信号，所述第四复位控制模块的输出端与第三复位模块的受控端连接，所述第四复位控制模块用于在受控端接收到第一预设级反馈信号时，将直流信号输出至第三复位模块的受控端，以将所述第三复位模块的受控端的电压值下拉。

本发明还提出一种阵列基板，所述阵列基板包括有效显示区和非有效显示区，所述非有效显示区环绕在有效显示区的***，如上述的显示面板的驱动电路设于所述阵列基板的非有效显示区。

本发明还提出一种显示面板，所述显示面板包括：彩膜基板、液晶层和如上述的阵列基板，所述液晶层设于所述阵列基板和所述彩膜基板之间。

本申请技术方案通过采用第一复位模块、第一输出模块和第一复位控制模块组成第N级驱动电路，并通过使第一复位控制模块在受控端接收到第一预设级反馈信号时，将奇数电源电压输出至第一复位模块，以将第一复位模块的受控端的电压值上拉，从而使得第一复位模块可将输入端接入的直流信号分别输出至第一输出模块的受控端和输出端，进而实现将第一输出模块的受控端和输出端的电压值分别下拉。本申请显示面板的驱动电路通过采用第一复位控制模块，以在第一输出模块受控端的电压值需要下拉操作时，将奇数电源电压的高电平输入到第一复位模块的受控端中，此时第一预设级反馈信号的上升沿因高负载影响较差，但是由于第一预设级反馈信号的输入以及奇数电源电压持续为高电平，仍然能够较快的将奇数电源电压的高电平传输到Qb(N)点，进而通过触发第一复位模块来分别将第一输出模块的受控端和输出端的电压值下拉，以确保第一输出模块可正常输出。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本申请实施例一中显示面板的驱动电路的电路框图；

图2为本申请实施例一中显示面板的驱动电路的电路原理图；

图3为本申请实施例一中显示面板的驱动电路与现有显示面板的驱动电路的信号时序对比示意图；

图4为本申请实施例三中阵列基板的结构示意图；

图5为本申请实施例四中显示面板的结构示意图。

附图标号说明：

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

另外，在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

实施例一：

参照图1和图2，本申请公开一种显示面板的驱动电路。

本申请所提出的驱动电路，并同样采用上拉节点和下拉节点彼此共享的两级驱动设计。驱动电路包括两级驱动电路，分别为第N级驱动电路10(当前级驱动电路)和第N+1级驱动电路20(下一级驱动电路)。

第N级驱动电路10包括第一充电模块11、第一复位模块13和第一输出模块12，第一充电模块1111可包括第一薄膜晶体管T1，第一薄膜晶体管T1的输入端和受控端可与第一预设级(例如前4级)驱动电路中输出模块的第一输出端连接，以在接收到该输第一输出端输出的高电平信号的第一预设级反馈信号(Carry(N-4)，以下用C(N-4)来表述)时导通，并可将高电平信号的第一预设级反馈信号C(N-4)输出至第一输出模块12的受控端，以为第一输出模块12中的第一电容充电。

本实施例中，第一输出模块12的输出端数量可为两个，分别为第一输出端和第二输出端；对应的，第一复位模块13的输入端数量也可为3个，分别为第一输入端、第二输入端和第三输入端；对应的，第一复位模块13的输出端数量也为三个，分别为第一输出端、第二输出端和第三输出端。第一复位模块13可包括第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4，三者的输出端分别为第一复位模块13的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第一复位模块13的受控端，三者的输入端分别为第一复位模块13的第一输入端、第二输入端和第三输入端并可分别接入直流信号VSS；其中，直流信号VSS可为负压信号或者低电平信号。第一复位模块13可在受控端接的电压值上拉时，使得第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4导通，以接入并将直流信号VSS输出至第一输出模块12的受控端和两个输出端，以将第一输出模块12的受控端和两个输出端的电压值下拉至与直流信号VSS对应的电压值，以待第一充电模块11的下一次充电，如此，即可在将Q(N)点电压值下拉的同时，实现对第一输出模块12的复位。

第一输出模块12可包括第五薄膜晶体管T5、第六薄膜晶体管T6和第一电容(图中未示出)，第五薄膜晶体管T5和第六薄膜晶体管T6的受控端即为第一输出模块12的受控端，第五薄膜晶体管T5和第六薄膜晶体管T6的输入端用于接入时序控制信号CLK，第五薄膜晶体管T5的输出端为第一输出模块12的第一输出端，第六薄膜晶体管T6的输出端为第一输出模块12的第二输出端，第一电容可连接于第六薄膜晶体管T6的受控端和输出端之间。第五薄膜晶体管T5和第六薄膜晶体管T6可在各自受控端接收到第一预设级反馈信号C(N-4)时导通，其中，第五薄膜晶体管T5可在导通时将接入的高电平的时序控制信号CLK，作为第一预设级反馈信号输出至另一级(例如后4级)驱动电路的充电模块；第六薄膜晶体管T6可将接入的高电平的时序控制信号CLK，为第一电容充电并同时作为本级的栅极驱动信号输出。

本实施例中，所述第N级驱动电路10还包括：第一复位控制模块16，所述第一复位控制模块16的输入端与用于接入奇数电源电压VDD_O，所述第一复位控制模块16的输出端与所述第一复位模块13的受控端连接，所述第一复位控制模块16用于在受控端接收到第一预设级反馈信号时，将所述奇数电源电压VDD_O输出至所述第一复位模块13，以使得第一复位模块13的受控端的电压值上拉；

所述第一复位模块13的输入端用于接入直流信号VSS，所述第一复位模块13的输出端与所述第一输出模块12的受控端和输出端连接，所述第一复位模块13用于在受控端的电压值上拉时，将所述直流信号VSS分别输出至所述第一输出模块12的受控端和输出端，以将所述第一输出模块12的受控端和输出端的电压值分别下拉。

为简化表述，本实施例以Q(N)表示第一输出模块12的受控端，Qb(N)点表示第一复位模块13的受控端，C(N)表示第一输出模块12的第一输出端，G(N)表示第一输出模块12的第二输出端，Q(N+1)表示第二输出模块22的受控端，Qb(N+1)表示第三复位模块23的受控端，C(N+1)表示第二输出模块22的第一输出端，G(N+1)表示第一输出模块12的第二输出端。可以理解的是，Q(N)和Q(N+1)即为所在级驱动电路的上拉节点，Qb(N)和Qb(N+1)即为所在级驱动电路的下拉节点。

第一复位控制模块16可采用薄膜晶体管组成的开关电路来实现。奇数电源电压VDD_O可具有高电平和低电平两种电平值，第一复位控制模块16可配置为在接收到第一预设级反馈信号时，接入高电平的奇数电源电压VDD_O，并可通过控制其中各薄膜晶体管的开关状态，来将高电平的奇数电源电压VDD_O输出至Qb(N)点，以使得Qb(N)点的电压值可上升至与高电平对应的电压值，从而以实现Qb(N)点电压值的上拉。第一复位模块13可在Qb(N)点的电压值被上拉后，使得第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4导通，以将直流信号VSS分别接入并输出至Q(N)点、C(N)点和G(N)点，以将Q(N)点、C(N)点和G(N)点三点的电压值下拉至与直流信号VSS对应的电压值。

在现有上拉节点和下拉节点彼此共享的两级驱动电路中，由于Q(N)和Q(N+1)点的下拉依靠第一预设级反馈信号和第二预设级反馈信号，且无G(N)点和G(N+1)点下拉设计，具体为在第N级驱动电路10和第N+1级驱动电路20中各设有一路复位控制模块，分别为第五复位控制模块和第六复位控制模块，第五复位控制模块用于在接收到第一预设级反馈信号时，接入直流信号VSS并输出至G(N)点；第六复位控制模块用于在接收到第二预设级反馈信号时，接入直流信号VSS并输出至G(N+1)点。在高分辨率和高频显示的应用中，由于电路负载和薄膜晶体管受控端的负载较大，第一预设级反馈信号和第二预设级反馈信号在经大负载传级后，第一预设级反馈信号和第二预设级反馈信号的上升沿和下降沿会变差，即由低电平上升至高电平的时长以及由高电平下降至低电平时间会变长。由于第一、第二预设级反馈信号需要具有一定的信号幅值才可驱动第五、第六复位控制模块工作，而变差的上升沿使得第三、第六复位控制模块的工作存在延时，以致使Q(N)和Q(N+1)点无法及时被下拉，从而导致显示画面存在残影等现象，极其影响观看体验。

此外，在低温环境时，由于薄膜晶体管的载流子传输特性进一步降低，且上升沿进一步恶化，Qb(N+1)无法正常被拉高，导致G(N)的下降沿恶化严重且无法正常输出，容易导致低温操作异常、栅极驱动信号的信号边沿异常等问题，十分影响驱动电路正常工作。本申请通过设计第一复位控制模块16，以在Q(N)点需要下拉操作时，将奇数电源电压VDD_O的高电平输入到Qb(N)中，此时第一预设级反馈信号的上升沿因高负载影响较差，但是由于第一预设级反馈信号的输入以及奇数电源电压VDD_O持续为高电平，仍然能够较快的将奇数电源电压VDD_O的高电平传输到Qb(N)点，进而通过触发第一复位模块13中第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4导通，来分别将Q(N)、G(N)、C(N)三点的电压值下拉，以确保G(N)点和C(N)点可正常输出。在现有驱动电路的构架中，Qb(N)会被Q(N)通过第一维持复位模块持续下拉，Q(N)点的电压降低前，Qb(N)无法有效的工作，而在本申请驱动电路的架构中，由于第一复位控制模块16的存在，使得奇数电源电压VDD_O的高电平可以直接传输到Qb(N)点，即便在低温状环境下薄膜晶体管的载流子传输特性进一步减弱，Qb(N)的电压值也在第一复位控制模块16的作用下被快速拉高，进而触发第二复位模块13快速将Q(N)、G(N)、C(N)的电压值拉低，确保了第N级驱动电路10的正常传输，可有效降低G(N)点的下降沿变差以及低温操作异常、栅极驱动信号的信号边沿异常等问题的风险。如此，即解决了两级驱动电路由于其他级的反馈信号的上升沿和下降沿产生严重变形，而对画面显示效果造成影响的问题。

具体可参照图3，图3分为(a)图和(b)图两个部分，(a)图为本申请显示面板的驱动电路在低温环境中各信号的上升沿或者下降沿的变化情况，(b)图为现两级驱动电路在低温环境中各信号上升沿或者下降沿的变化情况。需要说明的是，(a)图和(b)图中各虚线部分为各信号上升沿或者下降沿恶化后所呈现的时序位置。在此以图3中的Q(N)点和C(N)/G(N)为例对本申请的技术效果进行解释说明，由(b)图可知现有两级驱动电路的Q(N)点的电压信号在低温环境中下降沿时长为T1-T3，C(N)/G(N)上升沿时长超出T1-T4；由(a)图可知本申请Q(N)点的电压信号在低温环境中下降沿时长为T1-T2，C(N)/G(N)上升沿时长为T1-T2。换而言之，本申请可使得Q(N)点在低温环境中节省T2-T3的下降沿时长，以及使得C(N)/G(N)在低温环境中节省至少T2-T4的下降沿时长。

参照图1至图2，所述第一复位控制模块16包括薄膜晶体管，所述薄膜晶体管的受控端用于接入第一预设级反馈信号，所述薄膜晶体管的输入端用于接入所述奇数电源电压VDD_O，所述薄膜晶体管的输出端与所述第一复位模块13的受控端连接。

第一复位控制模块16可采用单薄膜晶体管，即第三十薄膜晶体管T30来实现。本实施例中，当第三十薄膜晶体管T30可为N型薄膜晶体管时，第三十薄膜晶体管T30的受控端可为栅极，输入端可为漏极，输出端可为源极。在其他可选实施例中，第三十薄膜晶体管T30还可为P型薄膜晶体管。本申请通过采用单薄膜晶体管来实现第一复位控制模块16，使得第一复位控制模块16的电路结构简单，且占用面积小，有利于降低显示面板的驱动电路整体的在PCB上的占用面积，因而还有利于显示设备的窄边框设计。

参照图1至图2，所述第N级驱动电路10还包括：

第一复位维持模块15，所述第一复位维持模块15的第一受控端和第一输入端用于接入所述奇数电源电压VDD_O，所述第一复位维持模块15的第二受控端和第三受控端分别与所述第一输出模块12的受控端连接，所述第一复位维持模块15的第一输出端和第二输出端分别与所述第一复位模块13的受控端连接。

第一复位维持模块15包括第十九薄膜晶体管T19、第二十薄膜晶体管T20、第二十一薄膜晶体管T21、第二十二薄膜晶体管T22和第二十三薄膜晶体管T23，第一复位维持模块15的具体电路连接关系可参照图2所示，在此不做赘述。其中，第十九薄膜晶体管T19、第二十薄膜晶体管T20、第二十二薄膜晶体管T22和第二十三薄膜晶体管T23的受控端分别为第一复位维持模块15的第一受控端、第二受控端、第三受控端和第四受控端，第十九薄膜晶体管T19、第二十薄膜晶体管T20和第二十二薄膜晶体管T22的输入端分别为第一复位维持模块15的第一输入端、第二输入端、第三输入端，所述第二十一薄膜晶体管T21的输出端为第一复位维持模块15的第一输出端，所述第二十二薄膜晶体管T22的输出端为第一复位维持模块15的第二输出端。第一复位维持模块15可在接收到高电平的奇数电源电压VDD_O时，触发第十九薄膜晶体管T19和第二十一薄膜晶体管T21导通，以使得导通的第二十一薄膜晶体管T21可将高电平的奇数电源电压VDD_O输出Qb(N)点，并将Qb(N)点的电压值维持在高电平，从而实现触发第一复位模块13对第一输出模块12进行持续复位。第一复位模块13的第二受控端和第三受控端则受到Q(N)点电压值的影响，当Q(N)点的电压值被其他功能模块下拉至低电平时，第二十薄膜晶体管T20和第二十二薄膜晶体管T22关断，此时Qb(N)点的电压值由奇数电源电压VDD_O的电平值和第四受控端的电压值来决定；当Q(N)点的电压值为高电平时，第二十薄膜晶体管T20和第二十二薄膜晶体管T22导通，以分别将第二十一薄膜晶体管T21的受控端和Qb(N)点的电压值进行下拉，使得第一复位模块13停止复位第一输出模块12并使得第一输出模块12可被充电。

参照图1至图2，所述显示面板的驱动电路还包括第N+1级驱动电路20，所述第N+1级驱动电路20包括：

第二输出模块22，所述第二输出模块22的受控端与所述第一复位维持模块15的第四受控端连接；

第三复位模块23，用于在受控端的电压值上拉时，复位所述第二输出模块22；以及，

第二复位维持模块25，所述第二复位维持模块25的第一受控端和第一输入端用于接入偶数电源电压VDD_E，所述第二复位维持模块25的第二受控端和第三受控端分别与所述第二复位模块13的受控端连接，所述第二复位维持模块25的第四受控端与所述第一输出模块12的受控端连接，所述第二复位维持模块25的第二输入端和第三输入端用于接入直流信号VSS，所述第二复位维持模块25的第一输出端和第二输出端与所述第三复位模块23的受控端连接。

第N+1级驱动电路20中还可包括第二充电模块21，第二充电模块21可包括第七薄膜晶体管T7，第七薄膜晶体管T7的输入端和受控端可与第三预设级(例如前3级)驱动电路中输出模块的第一输出端连接，以在接收到该第一输出端输出的高电平信号的第三预设级反馈信号(Carry(N-3)，以下用C(N-3)来表述)时导通，并可将高电平信号的第三预设级反馈信号C(N-3)输出至第二输出模块22的受控端。

本实施例中，第二输出模块22的输出端数量可为两个，分别为第一输出端和第二输出端；对应的，第三复位模块23的输入端数量也可为3个，分别为第一输入端、第二输入端和第三输入端；对应的，第三复位模块23的输出端数量也为三个，分别为第一输出端、第二输出端和第三输出端。第二输出模块22可包括第八薄膜晶体管T8、第九薄膜晶体管T9以及第二电容(图中未示出)，第八薄膜晶体管T8和第九薄膜晶体管T9的受控端即为第二输出模块22的受控端，第八薄膜晶体管T8和第九薄膜晶体管T9的输入端用于接入时序控制信号CLK，第八薄膜晶体管T8的输出端为第二输出模块22的第一输出端，第九薄膜晶体管T9的输出端为第二输出模块22的第二输出端，第二电容可连接于第九薄膜晶体管T9的受控端和输出端之间。第八薄膜晶体管T8和第九薄膜晶体管T9可在各自受控端接收到第三预设级反馈信号C(N-3)时导通，其中，第八薄膜晶体管T8可在导通时将接入的高电平的时序控制信号CLK，作为又一第三预设级反馈信号C(N+4)输出至另一级(例如后4级)驱动电路的充电模块；第九薄膜晶体管T9可将接入的高电平的时序控制信号CLK，为第二电容充电并同时作为本级的栅极驱动信号输出。此外，第三预设级信号C(N-3)可由第一预设级驱动电路的下一级驱动电路，例如前3级驱动电路中输出模块所输出得到。可以理解的是，当第N级驱动电路10和第N-1级驱动电路为显示面板的前几级驱动电路时，第一预设级反馈信号C(N-4)、第二预设级反馈信号C(N+5)和第三预设级反馈信号C(N-3)可由时序控制器经相应的初始帧信号线输出得到。为简化表述，本实施例以，C(N+1)表示第二输出模块22的第一输出端，G(N+1)表示第一输出模块12的第二输出端。

第三复位模块23可包括第十三薄膜晶体管T13、第十四薄膜晶体管T14和第十五薄膜晶体管T15，三者的输出端分别为第三复位模块23的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第三复位模块23的受控端，三者的输入端均用于接入直流信号VSS。第三复位模块23可在Qb(N+1)点的电压值被第二复位维持模块25上拉后，使得十三薄膜晶体管T13、第十四薄膜晶体管T14和第十五薄膜晶体管T15导通，以将直流信号VSS分别接入并输出至Q(N+1)点、C(N+1)点和G(N+1)点，以将Q(N+1)点、C(N+1)点和G(N+1)点三点的电压值下拉至与直流信号VSS对应的电压值，从而实现第二输出模块22的复位。

第二复位维持模块25包括第二十四薄膜晶体管T24、第二十五薄膜晶体管T25、第二十六薄膜晶体管T26、第二十七薄膜晶体管T27和第二十八薄膜晶体管T28。第二复位维持模块25的具体电路连接关系可参照图2所示，在此不做赘述。其中，第二十四薄膜晶体管T24、第二十五薄膜晶体管T25、第二十七薄膜晶体管T27和第二十八薄膜晶体管T28的受控端分别为第二复位维持模块25的第一受控端、第二受控端、第三受控端和第四受控端，第二十四薄膜晶体管T24、第二十五薄膜晶体管T25和第二十七薄膜晶体管T27的输入端分别为第二复位维持模块25的第一输入端、第二输入端、第三输入端，所述第二十六薄膜晶体管T26的输出端为第二复位维持模块25的第一输出端，所述第二十七薄膜晶体管T27T2七的输出端为第二复位维持模块25的第二输出端。此外，偶数电源电压VDD_E的相位可与奇数电源电压VDD_O的相位相反。

第二复位维持模块25可在接收到高电平的偶数电源电压VDD_E时，触发第二十四薄膜晶体管T24和第二十六薄膜晶体管T26导通，以使得导通的第二十六薄膜晶体管T26可将高电平的偶数电源电压VDD_E输出Qb(N+1)点，并将Qb(N+1)点的电压值维持在高电平，从而实现触发第三复位模块23对第二输出模块22进行持续复位。第三复位模块23的第二受控端和第三受控端则受到Q(N+1)点电压值的影响，当Q(N+1)点的电压值被其他功能模块下拉至低电平时，第二十五薄膜晶体管T25和第二十七薄膜晶体管T27关断，此时Qb(N+1)点的电压值由偶数电源电压VDD_E的电平值和第四受控端的电压值来决定；当Q(N+1)点的电压值为高电平时，第二十五薄膜晶体管T25和第二十七薄膜晶体管T27导通，以分别将第二十六薄膜晶体管T26的受控端和Qb(N+1)点的电压值进行下拉，使得第三复位模块23停止复位第二输出模块22并使得第二输出模块22可被充电。第二复位维持模块25的第四受控端则受到Q(N)点电压值的影响，以在Q(N)点的电压值为高电平时，触发第二十八薄膜晶体管T28导通，以使得导通的第二十八薄膜晶体管T28可将直流信号VSS接入并输出至第二十六薄膜晶体管T26的受控端，以使得第二十六薄膜晶体管T26关断，从而以在第一输出模块12充电时，利用Q(N)点的电压值实现触发第三复位模块23停止复位。

参照图1至图2，所述第N+1级驱动电路20还包括：

第四复位模块24，所述第四复位模块24的受控端与所述第一复位模块13的受控端连接，所述第四复位模块24的输入端用于接入直流信号VSS，所述第四复位模块24的输出端与所述第二输出模块22的受控端和输出端连接，所述第四复位模块24用于在受控端的电压值上拉时，复位所述第二输出模块22。

本实施例中，第四复位模块24的输入端数量也可为3个，分别为第一输入端、第二输入端和第三输入端；对应的，第四复位模块24的输出端数量也为三个。第四复位模块24可包括第十六薄膜晶体管T16、第十七薄膜晶体管T17和第十八薄膜晶体管T18，三者的输出端分别为第四复位模块24的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第四复位模块24的受控端并与Qb(N)点连接，三者的输入端均用于接入直流信号VSS。第四复位模块24可在Qb(N)点被上拉时，使得第十六薄膜晶体管T16、第十七薄膜晶体管T17和第十八薄膜晶体管T18导通，以接入并将直流信号VSS输出至第二输出模块22的受控端和两个输出端，以将第二输出模块22的受控端和两个输出端的电压值下拉至与直流信号VSS对应的电压值，以待第二充电模块21的下一次充电。如此设置，使得第二复位模块13可在第一复位模块13复位第一输出模块12时，同步对第二输出模块22进行复位，有利于提高第二输出模块22的充电效果。

参照图1至图2，所述第N+1级驱动电路20还包括：

第二复位控制模块26，所述第二复位控制模块26的输入端与用于接入所述偶数电源电压VDD_E，所述第二复位控制模块26的输出端与所述第三复位模块23的受控端连接，所述第一复位控制模块16用于在受控端接收到第二预设级反馈信号时，将所述偶数电源电压VDD_E输出至所述第二复位模块13，以使得第二复位模块13的受控端的电压值上拉。

针对第二预设级反馈信号在经大负载传级后，其上升沿和下降沿同样会变差，进而致使Q(N+1)点无法及时被下拉的问题。本申请在第N+1级驱动电路20中设有第二复位控制模块26，第二复位控制模块26可采用单薄膜晶体管，即第三十一薄膜晶体管T31来实现，第三十一薄膜晶体管T31的具体实现方式可参照第三十薄膜晶体管T30，在此不做赘述。

第二复位控制模块26可在Q(N+1)点需要下拉操作时，将偶数电源电压VDD_E的高电平输入到Qb(N+1)中，此时第二预设级反馈信号的上升沿因高负载影响较差，但是由于第二预设级反馈信号的输入以及偶数电源电压VDD_E持续为高电平，仍然能够较快的将偶数电源电压VDD_E的高电平传输到Qb(N+1)点，进而通过触发第三复位模块23中第十三薄膜晶体管T13、第十四薄膜晶体管T14和第十五薄膜晶体管T15导通，来分别将Q(N+1)、G(N+1)、C(N+1)三点的电压值下拉，以确保G(N+)点和C(N+1)点可正常输出。在现有驱动电路的构架中，Qb(N+1)会被Q(N+1)通过第二维持复位模块持续下拉，Q(N+1)点的电压降低前，Qb(N+1)无法有效的工作，而在本申请驱动电路的架构中，由于第二复位控制模块26的存在，使得偶数电源电压VDD_E的高电平可以直接传输到Qb(N+1)点，即便在低温状环境下薄膜晶体管的载流子传输特性进一步减弱，Qb(N+1)的电压值也在第二复位控制模块26的作用下被快速拉高，进而触发第二复位模块13快速将Q(N+1)、G(N+1)、C(N+1)的电压值拉低，确保了第N+1级驱动电路20的正常传输，可有效降低G(N+1)点的下降沿变差以及低温操作异常、栅极驱动信号的信号边沿异常等问题的风险。且本申请通过采用单薄膜晶体管来实现第一复位控制模块16，使得第一复位控制模块16的电路结构简单，且占用面积小，有利于降低显示面板的驱动电路整体的在PCB上的占用面积，因而还有利于显示设备的窄边框设计。

参照图1至图2，所述第N级驱动电路10还包括：

第二复位模块13，所述第二复位模块13的受控端与所述第三复位模块23的受控端连接，所述第二复位模块13的输入端用于接入直流信号VSS，所述第二复位模块13的输出端与所述第一输出模块12的受控端和输出端连接，所述第二复位模块13用于在受控端的电压值上拉时，复位所述第一输出模块12。

第二复位模块13可包括第十薄膜晶体管T10、第十一薄膜晶体管T11和第十二薄膜晶体管T12，三者的输出端分别为第二复位模块13的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第一复位模块13的受控端，三者的输入端分别为第二复位模块13的第一输入端、第二输入端和第三输入端并均用于接入直流信号VSS。第三复位模块23可包括第十三薄膜晶体管T13、第十四薄膜晶体管T14和第十五薄膜晶体管T15，三者的输出端分别为第三复位模块23的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第三复位模块23的受控端，三者的输入端均用于接入直流信号VSS。第二复位模块13可在Qb(N+1)点被上拉时，使得第十薄膜晶体管T10、第十一薄膜晶体管T11和第十二薄膜晶体管T12导通，以接入并将直流信号VSS输出至第一输出模块12的受控端和两个输出端，以将第一输出模块12的受控端和两个输出端的电压值下拉至与直流信号VSS对应的电压值，以待第二充电模块21的下一次充电。如此设置，使得第一复位模块13可在第三复位模块23复位第二输出模块22时，同步对第一输出模块12进行复位，有利于提高第一输出模块12的充电效果。

参照图1至图2，所述N+1级驱动电路还包括：

第三复位控制模块17，所述第三复位控制模块17的输入端用于接入直流信号VSS，所述第三复位控制模块17的输出端与第一复位模块13的受控端连接，所述第三复位控制模块17用于在受控端接收到第一预设级反馈信号时，将直流信号VSS输出至第一复位模块13的受控端，以将所述第一复位模块13的受控端的电压值下拉；

所述第N+1级驱动电路20还包括：

第四复位控制模块27，所述第四复位控制模块27的输入端用于接入直流信号VSS，所述第四复位控制模块27的输出端与第三复位模块23的受控端连接，所述第四复位控制模块27用于在受控端接收到第一预设级反馈信号时，将直流信号VSS输出至第三复位模块23的受控端，以将所述第三复位模块23的受控端的电压值下拉。

本实施例中，第三复位控制模块17可采用第二十九薄膜晶体管T29来实现，第三复位控制模块17可采用第三十二薄膜晶体管T32来实现。第三复位模块23和第四复位模块24均配置为在受控端接收到第一预设级反馈信号时导通，并在导通时将接入的直流信号VSS分别输出至Qb(N)点和Qb(N+1)点，以避免第一复位模块13在第一输出模块12充电时对其进行复位，并可同时拉低Qb(N+1)点的电压值，以避免Qb(N+1)的电压值过高而触发第二复位模块13在第一输出模块12充电时对其进行复位，可有效提高第一输出模块12的充电稳定性。本实施例中，第N级驱动电路10还可包括第五复位模块18，第N+1级驱动电路20还可包括第六复位模块28，第五复位模块18可包括第三十三薄膜晶体管T33，第六复位模块28可包括第三十四薄膜晶体管T34。第五复位模块18则可在受控端接收到由复位控制模块输出的Reset1信号时，将Q(N)点的电压值下拉至直流信号VSS2对应的电压值，从而实现对Q(N)点的周期复位；第六复位模块28则可在受控端接收到Reset2信号时，将Q(N+1)点的电压值下拉至直流信号VSS2对应的电压值，从而实现对Q(N+1)点的周期复位。

需要说明的是，直流信号VSS可包括第一直流信号VSS1和第二直流信号VSS2，第二直流信号VSS2的信号幅值可配置为小于第一直流信号VSS1的信号幅值，本申请技术方案通过将第四薄膜晶体管T4、第十二薄膜晶体管T12、第十五薄膜晶体管T15、第十八薄膜晶体管T18和第二十五薄膜晶体管T25的输入端接入信号幅值较大的第一直流信号VSS1，可分别加快对第六薄膜晶体管T6和第九薄膜晶体管T9的复位速度。

实施例二：

参照图4，公开了一种阵列基板，所述阵列基板包括有效显示区101和非有效显示区，所述非有效显示区环绕在有效显示区101的***，上述的显示面板的驱动电路102设于阵列基板的非有效显示区。该显示面板的驱动电路的具体结构参照上述实施例，由于本阵列基板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

实施例三：

参照图5，公开了一种显示面板，显示面板包括阵列基板100、彩膜基板200和液晶层300，所述液晶层300设于所述阵列基板100和所述彩膜基板200之间；该阵列基板100的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的发明构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种显示面板的驱动电路，所述显示面板的驱动电路包括第N级驱动电路，所述第N级驱动电路包括第一复位模块和第一输出模块，其特征在于，所述第N级驱动电路还包括：

第一复位控制模块，所述第一复位控制模块的输入端与用于接入奇数电源电压，所述第一复位控制模块的输出端与所述第一复位模块的受控端连接，所述第一复位控制模块用于在受控端接收到第一预设级反馈信号时，将所述奇数电源电压输出至所述第一复位模块，以使得第一复位模块的受控端的电压值上拉；

所述第一复位模块的输入端用于接入直流信号，所述第一复位模块的输出端与所述第一输出模块的受控端和输出端连接，所述第一复位模块用于在受控端的电压值上拉时，将所述直流信号分别输出至所述第一输出模块的受控端和输出端，以将所述第一输出模块的受控端和输出端的电压值分别下拉。

2.如权利要求1所述的显示面板的驱动电路，其特征在于，所述第一复位控制模块包括薄膜晶体管，所述薄膜晶体管的受控端用于接入第一预设级反馈信号，所述薄膜晶体管的输入端用于接入所述奇数电源电压，所述薄膜晶体管的输出端与所述第一复位模块的受控端连接。

3.如权利要求1所述的显示面板的驱动电路，其特征在于，所述第N级驱动电路还包括：

第一复位维持模块，所述第一复位维持模块的第一受控端和第一输入端用于接入所述奇数电源电压，所述第一复位维持模块的第二受控端和第三受控端分别与所述第一输出模块的受控端连接，所述第一复位维持模块的第一输出端和第二输出端分别与所述第一复位模块的受控端连接。

4.如权利要求3所述的显示面板的驱动电路，其特征在于，所述显示面板的驱动电路还包括第N+1级驱动电路，所述第N+1级驱动电路包括：

第二输出模块，所述第二输出模块的受控端与所述第一复位维持模块的第四受控端连接；

第三复位模块，用于在受控端的电压值上拉时，复位所述第二输出模块；以及，

第二复位维持模块，所述第二复位维持模块的第一受控端和第一输入端用于接入偶数电源电压，所述第二复位维持模块的第二受控端和第三受控端分别与所述第二复位模块的受控端连接，所述第二复位维持模块的第四受控端与所述第一输出模块的受控端连接，所述第二复位维持模块的第二输入端和第三输入端用于接入直流信号，所述第二复位维持模块的第一输出端和第二输出端与所述第三复位模块的受控端连接。

5.如权利要求4所述的显示面板的驱动电路，其特征在于，所述第N+1级驱动电路还包括：

第四复位模块，所述第四复位模块的受控端与所述第一复位模块的受控端连接，所述第四复位模块的输入端用于接入直流信号，所述第四复位模块的输出端与所述第二输出模块的受控端和输出端连接，所述第四复位模块用于在受控端的电压值上拉时，复位所述第二输出模块。

6.如权利要求4所述的显示面板的驱动电路，其特征在于，所述第N+1级驱动电路还包括：

第二复位控制模块，所述第二复位控制模块的输入端与用于接入所述偶数电源电压，所述第二复位控制模块的输出端与所述第三复位模块的受控端连接，所述第一复位控制模块用于在受控端接收到第二预设级反馈信号时，将所述偶数电源电压输出至所述第二复位模块，以使得第二复位模块的受控端的电压值上拉。

7.如权利要求4所述的显示面板的驱动电路，其特征在于，所述第N级驱动电路还包括：

第二复位模块，所述第二复位模块的受控端与所述第三复位模块的受控端连接，所述第二复位模块的输入端用于接入直流信号，所述第二复位模块的输出端与所述第一输出模块的受控端和输出端连接，所述第二复位模块用于在受控端的电压值上拉时，复位所述第一输出模块。

8.如权利要求4-7任意一项所述的显示面板的驱动电路，其特征在于，所述N+1级驱动电路还包括：

第三复位控制模块，所述第三复位控制模块的输入端用于接入直流信号，所述第三复位控制模块的输出端与第一复位模块的受控端连接，所述第三复位控制模块用于在受控端接收到第一预设级反馈信号时，将直流信号输出至第一复位模块的受控端，以将所述第一复位模块的受控端的电压值下拉；

所述第N+1级驱动电路还包括：

第四复位控制模块，所述第四复位控制模块的输入端用于接入直流信号，所述第四复位控制模块的输出端与第三复位模块的受控端连接，所述第四复位控制模块用于在受控端接收到第一预设级反馈信号时，将直流信号输出至第三复位模块的受控端，以将所述第三复位模块的受控端的电压值下拉。

9.一种阵列基板，其特征在于，所述阵列基板包括有效显示区和非有效显示区，所述非有效显示区环绕在有效显示区的***，如权利要求1-8任意一项所述的显示面板的驱动电路设于所述阵列基板的非有效显示区。

10.一种显示面板，其特征在于，所述显示面板包括：彩膜基板、液晶层和如权利要求9所述的阵列基板，所述液晶层设于所述阵列基板和所述彩膜基板之间。

Images