CN114175242A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN114175242A
CN114175242A CN201980098771.XA CN201980098771A CN114175242A CN 114175242 A CN114175242 A CN 114175242A CN 201980098771 A CN201980098771 A CN 201980098771A CN 114175242 A CN114175242 A CN 114175242A
Authority
CN
China
Prior art keywords
terminal
bus bar
rib
distance
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980098771.XA
Other languages
English (en)
Inventor
前田昭平
牧本阳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019139877A external-priority patent/JP7100609B2/ja
Priority claimed from JP2019145935A external-priority patent/JP7317626B2/ja
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Publication of CN114175242A publication Critical patent/CN114175242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

[课题]在安装汇流排时,切实确保汇流排与邻近的端子之间的爬电距离和空间距离。[解决手段]半导体模块具备在内部收纳半导体元件且整体由树脂成型的壳体;设置于壳体上部、安装呈平板且细长的金属导体的汇流排的第1端子;设置于所述壳体的上部、与所述第1端子相邻的第2端子;和设置于所述第1端子与第2端子之间的肋体。所述肋体具备向所述汇流排突出的突起。

Description

半导体模块
技术领域
本发明涉及一种半导体模块,特别是涉及一种在树脂制壳体上安装汇流排的半导体模块。
背景技术
安装在电气设备上的半导体模块设计为使模块的端子间的爬电距离与空间距离能确保预定大小。爬电距离是指端子间沿绝缘物表面的最短距离,空间距离是指端子间穿过空间的最短距离。
半导体模块通过在树脂制壳体内收纳二极管、晶体管等半导体元件,在壳体底部排列金属基板,在壳体上部排列多个端子而构成。整体为封装结构。
在这种结构的半导体模块中,为了确保设置在壳体上部的端子间的爬电距离和空间距离,提出了如下现有技术。
第一,在端子间设置肋体(绝缘壁部),使端子间的爬电距离和空间距离变长(专利文献1)。第二,在壳体表面设置槽,使爬电距离变长(专利文献2)。
现有技术文献
专利文献
专利文献1:特开平6-21603号公报
专利文献2:特开2003-303939号公报
发明内容
发明要解决的问题
但是,在上述设置肋体或槽的构成中,会有难以确保充分的爬电距离和空间距离的情况。例如,在排列多个半导体模块,在各半导体模块的共用端子上用螺丝固定安装一个汇流排的结构中,会出现如下问题。
即,在安装汇流排时,汇流排可能偏离预定位置而安装。此时,汇流排可能会接触肋体的表面。于是,与安装汇流排的第1端子相邻的第2端子与汇流排间的爬电距离和空间距离变为预设值以下。特别是为了增加爬电距离而设置槽时,该槽的效果会消失。
另外,在安装汇流排时,如果汇流排与槽壁间的空间距离较短,该空间距离则会变成安装汇流排的第1端子和与其相邻的第2端子间的爬电距离的一部分。于是,该端子间的爬电距离变为预设值以下。
本发明的目的是提供一种半导体模块,其在安装汇流排时,可以确保与安装汇流排的第1端子相邻的第2端子与汇流排间的爬电距离和空间距离。
问题解决方案
本发明具备壳体,其在内部收纳半导体元件且整体由树脂成型;
第1端子,其设置于所述壳体上部,安装呈平板且细长的金属导体的汇流排;
第2端子,其设置于所述壳体上部,与所述第1端子相邻;和
肋体,其设置于所述第1端子与所述第2端子之间,
所述肋体具备向所述汇流排突出的突起。
在壳体的上部设置有第1端子和第2端子,这些端子间设置有肋体。在第1端子安装汇流排时,到与肋体的突起接触的位置为止为汇流排可移动的范围。因为肋体的突起成为障碍,汇流排不与肋体的表面接触。由此,可以防止汇流排接触肋体的表面。汇流排一旦接触肋体的表面,汇流排与第2端子间的爬电距离和空间距离就会变短。但是,在本发明中,因为肋体的突起,汇流排不与肋体的表面接触。由此,汇流排与第2端子间的爬电距离和空间距离可以为预定设计值。
通过在突起上设置斜面,当对肋体和壳体进行树脂成型时,可以简单地从上下方向拔出整体。另外,由于汇流排可沿着斜面下降到安装位置,安装简单。
可以在肋体的中央附近或多处设置突起。如果设置在多处设置,则在安装汇流排时可防止其转动。
通过在所述第1端子与所述第2端子周围设置槽,能够将汇流排与第2端子间的爬电距离增加相当于槽的沿面长度。通过该槽能够增加的爬电距离,可由汇流排因肋体的突起而无法进一步向肋体侧移动来切实地保证。
发明的效果
在本发明中,通过在肋体上设置突起,可以防止汇流排与肋体表面抵接,所以可以切实地将汇流排或用于汇流排螺丝固定的第1端子和与其相邻的第2端子间的爬电距离与空间距离设置为设计值。
附图说明
[图1]是本发明的实施方式的半导体模块的斜视图。
[图2]是半导体模块的平面图。
[图3]是半导体模块的电路图。
[图4]是图2中的A-B截面图。
[图5]示出在第2方向(Y方向)上以一定间隔排列4个半导体模块,并安装有汇流排时的俯视图。
[图6](A)(B)分别是在半导体模块的平面图中示出爬电距离的图,在C-D截面图中示出爬电距离的图。
[图7]是示出壁70没有缺口时的爬电距离的图。
[图8](A)(B)分别是在半导体模块的平面图中示出空间距离的图,在C-D截面图中示出空间距离的图。
[图9](A)-(D)分别是示出其他实施方式的图。
具体实施方式
图1是本发明的实施方式的半导体模块的斜视图。图2是所述半导体模块的平面图。
该半导体模块具备长方体形状的树脂制壳体1,和设置于壳体1并在第1方向(X方向)即长边方向上以预定间隔配置的用于螺丝固定的第1端子2、第2端子3、第3端子4。
壳体1的上表面形成有分别载置第1端子2、第2端子3、第3端子4的第1端子面21、第2端子面31、第3端子面41。第1端子面21载置第1端子2,第2端子面31载置第2端子3,第3端子面41载置第3端子4。各端子2~4是通过将预先成型为端子形状的垂直金属片***壳体1内,并对其上端部进行折弯加工而形成的。各端子2~4的中央部形成有螺丝***孔。
壳体1内收纳作为半导体的2个二极管D1、D2。图3是电路图。二极管D1的阴极和二极管D2的阴极连接而形成共用端子C,二极管D1的阳极作为第1阳极端子A,二极管D2的阳极作为第2阳极端子B而分别形成。
共用端子C在壳体1内与第1端子2连接。第1阳极端子A在壳体1内与第2端子3连接。第2阳极端子B在壳体1内与第3端子4连接。第1端子2如后所述,是通过螺丝固定来安装汇流排的端子。第2、第3端子3、4是通过螺丝固定安装电缆端部的端子。在端子面21、31、41中,在端子2~4的下部形成螺丝部20、30、40。为了将汇流排或电缆端部用螺丝固定在端子2~4上,使汇流排或电缆端部的螺丝孔部位于各端子2~4上,介由垫圈等,从上部通过螺丝紧固到螺丝部20~40。
壳体1的第1方向(X方向)的两个端部设置有用于固定壳体的螺丝固定部100、101。螺丝固定部100、101用于用螺丝将壳体1固定在电气设备的外壳内的基板上。
壳体1的上部具备第1肋体5、第2肋体6。该第1肋体5、第2肋体6设置于与所述第1方向(X方向)垂直的第2方向(Y方向)上。第1肋体5设置于第1端子2与第2端子3之间,第2肋体6设置于第2端子3与第3端子4之间。该肋体5、6用于增加各端子间的爬电距离和空间距离。另外,该肋体5、6是与壳体1一体成型的。
所述第1肋体5在面50的中央部具备突起51。突起51与汇流排用第1端子2相对。突起51在面50的第2方向(Y方向)的中央部,在垂直方向上与肋体5一体形成。另外,突起51的上端部为从上端向下方倾斜的斜面51a。与斜面51a接连的下方部分为垂直面。由此,斜面51a和与其接连的垂直面构成突起51。由此,斜面51a成为拔模斜面,使成型时模具拔模变得容易。
在壳体1的上表面,各端子2~4的周围,更详细而言在各端子面21、31、41周围设置有第1槽7、第2槽8、第3槽9。第1槽7设置在第1端子2的前后和第1端子2的左侧(图1:第1肋体5侧)。第2槽8设置于第2端子3的前后和第2端子3的左侧及右侧(图1:第2肋体6侧和第1肋体5侧)。第3槽9设置于第3端子4的前后和第3端子4的右侧(图1:第2肋体6侧)。
第1槽7具备设置于壳体1外侧的第1壁70。第1壁70的中央部形成有缺口71。第1壁70和缺口71设置于第1端子2的前后。缺口71用于第1槽7的排水。第2槽8具备设置于壳体1外侧的第2壁80。第2壁80的中央部形成有缺口81。第2壁80和缺口81设置于第2端子3的前后。缺口81用于槽8的排水。第3槽9具备设置于壳体1外侧的第3壁90。第3壁90的中央部形成有缺口91。第3壁90和缺口91设置于第3端子4的前后。缺口91用于第3槽9的排水。
各壁70、80、90的高度设定为比各端子面21、31、41低。
图4是图2的A-B截面图。如图所示,第1端子面21的高度(距壳体1的底面的高度)为H1,第1壁70的高度为H2,H1-H2=h1。第1端子2的高度(厚度)为h2。h1+h2=h3。h3是汇流排10的底面与第1壁70的上表面间的距离。将汇流排10的底面与壁70的上表面间的距离设为h3,如后所述,是为了切实地将爬电距离d1设为设计值的重要构成。
将上述构成的半导体模块安装在设置于电气设备内的基板上,之后用螺丝将汇流排或电缆端部固定在各半导体模块。
图5示出4个半导体模块在第2方向(Y方向)上以一定间隔排列,安装有汇流排时的平面图。
4个半导体模块M1~M4分别通过设置于壳体1两端的螺丝固定部100、101,用螺丝固定在电气设备的外壳内的基板上。
呈平板且细长的金属导体的汇流排10在图5中最接近肋体5时,与设置于各壳体1的第1肋体5的突起51接触。一般而言,汇流排10在安装时不接触肋体5的突起51。
接着,使用图6-图8,说明第1端子2和与其相邻的第2端子3间的爬电距离d1和空间距离d2。爬电距离d1是指沿绝缘物表面测得的端子2、3间的最短距离,空间距离d2是指端子2、3间穿过空间的最短距离。
图6(A)是一个壳体1的平面图,示出从壳体1上表面的爬电距离d1。另外,图6(B)示出图6(A)的C-D截面图。在这些图中,A、B、C、D各点表示沿上下方向测量爬电距离d1的槽7或8的位置。
在考量爬电距离时,会探讨是否存在不满1mm的空间距离。即,在空间距离不满1mm时,该空间距离成为爬电距离的一部分。因此,在该部分中,爬电距离不是沿绝缘物测量的距离。此时,在第1端子2的厚度不满1mm时,在安装有汇流排10的状态下,汇流排10的下表面与第1端子面21间的距离h2不满1mm。因此,距离h2成为爬电距离d1的一部分(参照图4)。即,爬电距离d1从第1端子2侧开始测量时,爬电距离d1是汇流排10的底面
Figure BDA0003487809540000061
第1端子面21
Figure BDA0003487809540000062
第1槽7
Figure BDA0003487809540000063
第1肋体5的侧面
Figure BDA0003487809540000064
第2槽8
Figure BDA0003487809540000065
第2端子面31
Figure BDA0003487809540000066
第2端子3为止的合计距离。在图4中,粗线表示的距离表示爬电距离d1的一部分。
下文对在第1端子2的厚度不满1mm时,汇流排10的底面为爬电距离d1起始点的情况进行详细说明。
如图4所示,汇流排10的底面与第1端子面21的距离h2不满1mm。因此,第1端子2与汇流排10之间无法确保绝缘。因此,爬电距离d1的起始点P不是第1端子2的端部,而是面向第1端子面21的汇流排10的底面。爬电距离d1从P点经第1端子面21,从第1槽7的A点经B点,到达第1壁70的上表面。
另外,第1壁70的高度H2形成为比第1端子面21的高度H1仅低h1。另外,第1端子2的高度为h2。因此,通过将H2设置为使得汇流排10的底面与第1壁70上表面间的距离h3(=h1+h2)为1mm以上的高度,由此h3的空间距离不成为爬电距离的一部分。即,爬电距离d1沿第1壁70的上表面测量。
根据上述理由,爬电距离d1在图4、图6中,为以下(1)到(13)的距离。
(1)汇流排10的底面的起始点P(参照图4)
(2)
Figure BDA0003487809540000067
(从第1槽7的壁面垂直下降)
(3)
Figure BDA0003487809540000068
第1槽7的底面(倾斜通过第1槽7的底面)
(4)
Figure BDA0003487809540000069
(从第1槽7的壁面倾斜上升)
(5)
Figure BDA00034878095400000610
第1壁70(倾斜通过第1壁70的上表面)
(6)
Figure BDA00034878095400000611
(第1肋体5的侧面)
(7)
Figure BDA00034878095400000612
(水平通过第1肋体5的侧面外侧)
(8)
Figure BDA00034878095400000613
第2壁80(倾斜通过第2壁80的上表面)
(9)
Figure BDA00034878095400000614
(从第2槽8的壁面倾斜下降)
(10)
Figure BDA00034878095400000615
第2槽8的底面(倾斜通过槽8的底面)
(11)
Figure BDA00034878095400000616
(从第2槽8的壁面倾斜上升)
(12)
Figure BDA00034878095400000617
第2端子面31
(13)
Figure BDA00034878095400000618
第2端子3
另外,在图6中,爬电距离d1被示为在B~D中垂直下降(或上升),但实际上,是像上述(4)(9)(11)那样倾斜下降(或上升)的。
作为变形例,在第1端子2的厚度在1mm以上时,h2有足够长的距离。此时,爬电距离d1的起始点P为第1端子2的左端(图4)。爬电距离d1由下述(1a)(1b)取代上述(1)。
(1a)第1端子2的左端(图4)的起始点P(未图示)
(1b)第1端子面21上到第1槽7的距离
如上所述,在图4示出的实施方式中,爬电距离d1从汇流排10的底面的起始点P(参照图4)开始,在第1肋体5的左右两侧以槽7、8为路径。由此,可确保足够长的爬电距离d1。
作为参考例,说明在第1壁70与第1端子面21的高度相同时,即H1=H2时的爬电距离d1。此时,爬电距离d1变短。参照图7说明理由。
在图7中,虽然设置了第1槽7,但第1壁70的高度H2与第1端子面21的高度H1相同。如上所述,h2不满1mm时,h2的空间距离作为爬电距离的一部分被测量。因此,爬电距离d1的起始点P’为面向第1壁70的端部的汇流排10的底面。即,为了增加爬电距离而设置的槽7无法作为爬电距离d1的一部分。
具体而言,在爬电距离d1中,上述(1)-(7)变为下述(14)-(16)。上述(8)以后在参考例中相同。
(14)汇流排10的底面的起始点P’(参照图7)
(15)
Figure BDA0003487809540000071
(从P’垂直下降至第1壁70上表面的外端部。)
(16)
Figure BDA0003487809540000072
从第1壁70直线状通过第1肋体5的侧面。
由此,在参考例中,与示出本实施方式的图4相比,不能灵活运用第1槽7内的上下和水平连接的距离,爬电距离d1变短。
作为其他参考例,说明第1肋体5上不设置突起51时的爬电距离d1。在该构成中,汇流排10可能会接触到第1肋体5的表面。并且,一旦汇流排10接触到第1肋体5的表面,不管第1壁70多高,爬电距离d1的起始点都是该接触点。因此,爬电距离d1会更短。
在本实施方式中,如图4所示,因为将第1壁70的高度降低至如H2,所以爬电距离d1的起始点P为汇流排10面向第1端子面21的位置(面向第1槽7内侧A的位置)。由此,第1槽7切实地成为爬电距离d1的一部分。
如上所述,在本实施方式中,通过设置第1肋体5的突起51,且使第1壁70的高度比第1端子面21低,在安装有汇流排10时,可使第1槽7为爬电距离d1的一部分。并且,如果第1壁70的高度H2设置为使h1+h2=h3在1mm以上的高度,则可以符合安全标准。另外,如果将h1设为1mm以上,则因为h1+h2>1mm,即使把第1端子2换成h2较薄的端子,也可以确保切实绝缘的爬电距离d1。
接着说明空间距离d2。
图8(A)是一个壳体1的俯视图,从上面示出从壳体1的上表面的空间距离d2。另外,图5(B)示出图5(A)的C-D截面图。
空间距离d2是第1端子2和与其相邻的第2端子3之间通过空间的最短距离。在安装有汇流排10的状态下,如图所示,在汇流排10的右端部面向第1肋体5的侧面的位置Q为起始点,因此,空间距离d2是Q
Figure BDA0003487809540000081
汇流排10的侧面
Figure BDA0003487809540000082
第2端子3为止的空间上的最短距离。从正面看,如图8(B)所示,空间距离d2是水平的。
由图8(A)(B)可知,空间距离d2可以切实地确保相当于第1肋体5的突起51的厚度。
图9示出其他实施方式。图9(A)-(C)示出突起51的形状。在图9(A)中,从正面看,突起51为三角形,在图9(B)中,从正面看,突起51从第1肋体5的中央部分朝向下方形成。图9(C)是俯视,突起51形成在肋体5的左右两侧附近。由此,在安装汇流排10时可以防止其转动。此时,如图所示,两个突起511、512需要稍微偏离肋体5的左右端部,且位于前后第1槽7的内侧。另外,两个突起511、512需要形成于面向第1端子面21的位置。这是为了切实获得第1槽7的效果(增加爬电距离)。图9(D)示出汇流排10的螺丝孔120的位置稍微向右侧偏心的示例。在该例中,汇流排10可以安装在偏离第1肋体5的位置。当汇流排10被上下颠倒地安装时,汇流排10的左端部会碰到第1肋体5而无法安装,由此,可以延长爬电距离d1与空间距离d2。另外,可以防止弄错汇流排10的安装方向。
如上所述,在本实施方式中,通过在第1肋体5设置突起51,在安装汇流排10时,可以切实确保汇流排10与邻近的端子之间的爬电距离。另外,也可以延长空间距离。
附图标记说明
1 壳体
2 第1端子
3 第2端子
4 第3端子
5 第1肋体
6 第2肋体
51 突起

Claims (8)

1.一种半导体模块,具备
壳体,其在内部收纳半导体元件且整体由树脂成型;
第1端子面,其设置于所述壳体的上部;
第2端子面,其设置于所述壳体的上部,与所述第1端子面相邻;
第1端子,其载置于所述第1端子面,安装呈平板且细长的金属导体的汇流排;
第2端子,其载置于所述第2端子面;和
肋体,其设置于所述第1端子与所述第2端子之间,
所述肋体具备向所述汇流排突出的突起。
2.根据权利要求1所述的半导体模块,其中所述突起具备从上端向下方倾斜的斜面。
3.根据权利要求2所述的半导体模块,其中所述突起具备从所述斜面向下方延伸的垂直面。
4.根据权利要求1至3任一项所述的半导体模块,其中所述突起设置于所述肋体的中央附近。
5.根据权利要求1至3任一项所述的半导体模块,其中所述突起设置于所述肋体的多处。
6.根据权利要求1至5任一项所述的半导体模块,其中在所述第1端子与所述第2端子周围设置槽。
7.根据权利要求1至7任一项所述的半导体模块,其中进一步具备
第1槽,其形成于所述第1端子面的周围,在所述壳体外侧具有第1壁;和
第2槽,其形成于所述第2端子面的周围,在所述壳体外侧具有第2壁,
所述肋体从所述第1槽和所述第2槽立起以分隔所述第1壁和所述第2壁,形成于所述第1端子和所述第2端子之间,
所述第1壁的高度设定为比所述第1端子面的高度低。
8.根据权利要求7所述的半导体模块,其中所述第2壁的高度设定为与所述第1壁的高度相同。
CN201980098771.XA 2019-07-30 2019-12-24 半导体模块 Pending CN114175242A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019-139877 2019-07-30
JP2019139877A JP7100609B2 (ja) 2019-07-30 2019-07-30 半導体モジュール
JP2019-145935 2019-08-08
JP2019145935A JP7317626B2 (ja) 2019-08-08 2019-08-08 半導体モジュール
PCT/JP2019/050626 WO2021019802A1 (ja) 2019-07-30 2019-12-24 半導体モジュール

Publications (1)

Publication Number Publication Date
CN114175242A true CN114175242A (zh) 2022-03-11

Family

ID=74228236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980098771.XA Pending CN114175242A (zh) 2019-07-30 2019-12-24 半导体模块

Country Status (3)

Country Link
US (1) US20220278008A1 (zh)
CN (1) CN114175242A (zh)
WO (1) WO2021019802A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267169B2 (ja) * 1996-09-06 2002-03-18 株式会社日立製作所 パワー半導体装置
JP3613445B2 (ja) * 1999-05-18 2005-01-26 矢崎総業株式会社 バッテリ接続プレート
JP2003303939A (ja) * 2002-04-08 2003-10-24 Hitachi Ltd パワー半導体装置及びインバータ装置
JP2004221366A (ja) * 2003-01-16 2004-08-05 Hitachi Ltd パワー半導体装置
DE102007034847B4 (de) * 2007-07-26 2019-06-13 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Kunststoffgehäuse mit Verbindungseinrichtungen
JP6750741B2 (ja) * 2017-09-20 2020-09-02 三菱電機株式会社 電力半導体装置

Also Published As

Publication number Publication date
WO2021019802A1 (ja) 2021-02-04
US20220278008A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US7160118B2 (en) Electric junction box
US20050227552A1 (en) Electrical connection box
KR100952773B1 (ko) 인쇄회로기판 연결용 버스바 터미널
WO2014014000A1 (ja) バスバモジュール
US20100055962A1 (en) Electric connection box
US9112302B2 (en) Electrical connector and assembly thereof
US20100328908A1 (en) Busbar-block mounting structure
JP2015216829A (ja) 電子部品ユニット、及び、ワイヤハーネス
US20050159024A1 (en) Relay arrangement structure
JP5051465B2 (ja) 電気接続箱
EP3410537B1 (en) Contact housing and electrical connector
CN112262502B (zh) 电气接线盒的***式连接装置
US6712623B2 (en) Junction box
US9585269B2 (en) Electrical connection box
US8710377B2 (en) Electric connection box
US7179097B2 (en) Electric connection box having an improved insulating structure
EP1577977B1 (en) Electrical junction box
CN114175242A (zh) 半导体模块
US4269470A (en) Modular electrical terminal board
EP1102352B1 (en) Electrical connection box containing bus bars
JP7317626B2 (ja) 半導体モジュール
JP7100609B2 (ja) 半導体モジュール
CN111918492B (zh) 电气连接箱
JP4207821B2 (ja) 電気接続箱
JP6415351B2 (ja) 分電盤

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination