CN114171607A - 碳化硅结势垒肖特基二极管 - Google Patents
碳化硅结势垒肖特基二极管 Download PDFInfo
- Publication number
- CN114171607A CN114171607A CN202111311766.8A CN202111311766A CN114171607A CN 114171607 A CN114171607 A CN 114171607A CN 202111311766 A CN202111311766 A CN 202111311766A CN 114171607 A CN114171607 A CN 114171607A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- region
- silicon carbide
- layer
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 65
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 65
- 230000004888 barrier function Effects 0.000 title claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000002161 passivation Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 230000007704 transition Effects 0.000 claims abstract description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000001413 cellular effect Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum ions Chemical class 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种碳化硅结势垒肖特基二极管，属于半导体技术领域，包括碳化硅衬底、N+缓冲区、N+漂移区、元胞区、终端区、隔离层、阴极金属、阳极金属、钝化层，N+缓冲区位于碳化硅衬底的上方，N+缓冲区设有第一外延层；N+漂移区位于N+缓冲区的上方，N+漂移区设有第二外延层、第三外延层，第二外延层覆盖于第一外延层，第三外延层覆盖于第二外延层；元胞区包括P+结；终端区位于N+漂移区的上方，终端区上设有P+场限环，P+过渡区位于元胞区和终端区之间；隔离层覆盖于终端区的上方；钝化层覆盖于隔离层的上方；阴极金属覆盖于碳化硅衬底的下方，阳极金属位于N+漂移区的上方。该二极管的正向压降较低，反向耐压较高。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种碳化硅结势垒肖特基二极管。
背景技术
目前，碳化硅肖特基二极管(SBD)具有正向压降低和关断速度快的优点，碳化硅pin二极管具有耐压高漏电小的优点。碳化硅结势垒肖特基二极管(JBS)将SBD和pin二极管结构结合在一起，使之同时具有这两种二极管的优点。在传统JBS设计过程中，通过改变pin区域与SBD区域的面积比例可使得JBS正向传输电流与反向漏电流同增或同减，但这种方式往往会使得正向压降较高，而反向耐压较低，影响工作可靠性。因此，如何提供一种低正向压降、高反向耐压的碳化硅结势垒肖特基二极管，成为了亟待解决的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种碳化硅结势垒肖特基二极管，具备低正向压降、高反向耐压的特点。
根据本发明实施例的碳化硅结势垒肖特基二极管，包括：
碳化硅衬底；
N+缓冲区，所述N+缓冲区位于所述碳化硅衬底的上方，所述N+缓冲区设有第一外延层；
N+漂移区，所述N+漂移区位于所述N+缓冲区的上方，所述N+漂移区设有第二外延层、第三外延层，其中，所述第二外延层覆盖在所述第一外延层上，所述第三外延层覆盖在所述第二外延层上；
元胞区，所述元胞区位于所述N+缓冲区和所述N+漂移区的上方，所述元胞区包括P+结；
终端区，所述终端区位于所述N+漂移区的上方，所述终端区上设有P+场限环；
P+过渡区，所述P+过渡区位于所述元胞区和所述终端区之间；
隔离层，所述隔离层覆盖于所述终端区的上方；
钝化层，所述钝化层覆盖于所述隔离层的上方；
阴极金属，所述阴极金属覆盖于所述碳化硅衬底的下方，所述阴极金属与所述碳化硅衬底形成欧姆接触；
阳极金属，所述阳极金属位于N+漂移区的上方，所述阳极金属与所述P+结形成欧姆接触，所述阳极金属还与第三外延层形成肖特基接触。
根据本发明实施例的碳化硅结势垒肖特基二极管，至少具有如下有益效果：这种碳化硅结势垒肖特基二极管包括碳化硅衬底、N+缓冲区、N+漂移区、元胞区、终端区、隔离层、钝化层、阴极金属、阳极金属；N+缓冲区位于碳化硅衬底的上方，N+缓冲区设有第一外延层；N+漂移区位于N+缓冲区的上方，N+漂移区设有第二外延层、第三外延层，其中，第二外延层覆盖在第一外延层上，第三外延层覆盖在第二外延层上；元胞区位于N+缓冲区和N+漂移区的上方，元胞区包括P+结；终端区位于N+漂移区的上方，终端区上设有P+场限环，P+过渡区位于元胞区和终端区之间；隔离层覆盖于终端区的上方；钝化层覆盖于隔离层的上方；阴极金属覆盖于碳化硅衬底的下方，阴极金属与碳化硅衬底形成欧姆接触；阳极金属位于N+漂移区的上方，阳极金属与P+结形成欧姆接触，阳极金属还与第三外延层形成肖特基接触。这种碳化硅结势垒肖特基二极管通过设置第一外延层、第二外延层、第三外延层，能够增大正向电流的大小，减小二极管的正向压降。同时，正向通流能力的增大也可以减小JBS肖特基接触区的面积，能达到比传统技术中的JBS更高的击穿电压，解决了JBS器件高反向耐压与低正向压降需求之间的矛盾。
根据本发明的一些实施例，所述隔离层为氧化硅隔离层。
根据本发明的一些实施例，所述钝化层包括：
氮化物钝化层，所述氮化物钝化层覆盖在所述氧化硅隔离层上。
聚酰亚胺钝化层，所述聚酰亚胺钝化层覆盖在所述氮化物钝化层上。
根据本发明的一些实施例，所述第三外延层的厚度为0.2um至0.7um之间。
根据本发明的一些实施例，所述第三外延层的掺杂浓度大于所述第二外延层的掺杂浓度，且所述第三外延层的掺杂浓度小于所述第一外延层的掺杂浓度。
根据本发明的一些实施例，所述P+场限环、所述P+过渡区以及所述P+结通过多次P离子注入形成。
根据本发明的一些实施例，所述终端区包括刻蚀区，用于通过对所述第三外延层进行刻蚀处理形成所述刻蚀区。
根据本发明的一些实施例，所述阳极金属由钛金属和铝金属组成。
根据本发明的一些实施例，所述阴极金属由钛金属、银金属以及镍金属组成。
根据本发明的一些实施例，所述碳化硅衬底的厚度小于或等于150um。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
下面结合附图和实施例对本发明做进一步的说明，其中：
图1为本发明实施例的碳化硅结势垒肖特基二极管的结构示意图；
图2为本发明实施例的碳化硅结势垒肖特基二极管的另一结构示意图。
附图标记：101、碳化硅衬底；102、第一外延层；103、第二外延层；104、第三外延层；105、P+场限环；106、P+过渡区；107、P+结；108、终端区；109、氧化硅隔离层；110、氮化物钝化层；111、聚酰亚胺钝化层；112、阴极金属；113、阳极金属；114、刻蚀区。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
本发明的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
参照图1和图2，其中，图2为图1中A处的截面图，本发明实施例的碳化硅结势垒肖特基二极管包括碳化硅衬底101、N+缓冲区、N+漂移区、元胞区、终端区108、隔离层、钝化层、阴极金属112、阳极金属113；N+缓冲区位于碳化硅衬底101的上方，N+缓冲区设有第一外延层102；N+漂移区位于N+缓冲区的上方，N+漂移区设有第二外延层103、第三外延层104，其中，第二外延层103覆盖在第一外延层102上，第三外延层104覆盖在第二外延层103上；元胞区位于N+缓冲区和N+漂移区的上方，元胞区包括P+结107；终端区108位于N+漂移区的上方，终端区108上设有P+场限环105，P+过渡区106位于元胞区和终端区108之间；隔离层覆盖于终端区108的上方；钝化层覆盖于隔离层的上方；阴极金属112覆盖于碳化硅衬底101的下方，阴极金属112与碳化硅衬底101形成欧姆接触；阳极金属113位于N+漂移区的上方，阳极金属113与P+结107形成欧姆接触，阳极金属113还与第三外延层104形成肖特基接触。例如，碳化硅结势垒肖特基二极管包括碳化硅衬底101，N+缓冲区位于碳化硅衬底101的上方，N+缓冲区设有第一外延层102，N+漂移区设有第二外延层103、第三外延层104，其中，第二外延层103覆盖在第一外延层102上，第三外延层104覆盖在第二外延层103上，其中，第三外延层104由N型碳化硅制成，铝离子注入的P+结107位于元胞区，P+场限环105位于终端区108，氧化硅隔离层109覆盖于终端区108的上方，阳极金属113覆盖在元胞区上，同时，阳极金属113还延伸至氧化硅隔离层109上，氮化硅钝化层覆盖于氧化硅隔离层109和部分阳极金属113上，聚酰亚胺钝化层111覆盖于氮化硅钝化层与部分阳极金属113上，阴极金属112覆盖于碳化硅衬底101的下方。这种碳化硅结势垒肖特基二极管通过设置第一外延层102、第二外延层103、第三外延层104，能够增大正向电流的大小，减小二极管的正向压降。同时，正向通流能力的增大也可以减小JBS肖特基接触区的面积，能达到比传统技术中的JBS更高的击穿电压，解决了JBS器件高反向耐压与低正向压降需求之间的矛盾。
在一些实施例中，碳化硅衬底101由包含氮元素的高掺杂碳化硅制成，在阳极工艺完成之后需要对该碳化硅衬底101进行减薄工艺，使得碳化硅衬底101的厚度小于或等于150um，例如，经过减薄工艺之后的碳化硅衬底101的厚度为125um，碳化硅衬底101的掺杂浓度为1E19cm-3。
在一些实施例中，第三外延层104的厚度为0.2um至0.7um之间。第三外延层104的掺杂浓度大于第二外延层103的掺杂浓度，且第三外延层104的掺杂浓度小于第一外延层102的掺杂浓度。具体地，第一外延层102为缓冲层第一外延层102由包含氮元素的高掺杂碳化硅制成。第二外延层103和第三外延层104均为漂移层，根据漂移区耐压需求，可以将第二外延层103设置为4um至20um之间，将第三外延层104的厚度为0.2um至0.7um之间。同时，第三外延层104的掺杂浓度设置在第二外延层103的掺杂浓度与第一外延层102的掺杂浓度之间。例如，第一外延层102的掺杂浓度为1E18cm-3，第一外延层102的厚度为1um。第二外延层103的掺杂浓度2E16cm-3，第二外延层103的厚度为5.5um。第三外延层104的掺杂浓度5E17cm-3，第三外延层104的厚度为0.3um。通过第三外延层104在肖特基接触的下方提供了相较于第二外延层103更多的电子进入阳极金属113，增大了正向电流；第二外延层103的轻掺杂提供也为该碳化硅结势垒肖特基二极管提高了更大的耐压能力，有效减小了反向漏电大小，提高了反向耐压能力。
在一些实施例中，终端区108包括刻蚀区114，用于通过对第三外延层104进行刻蚀处理形成刻蚀区114。具体地，对终端区108的第三外延层104进行刻蚀形成刻蚀区114，刻蚀深度约等于第三外延层104的厚度，刻蚀形貌的角度为15°至45°，刻蚀范围为P+场限环105的注入区域。例如，对终端区108的第三外延层104进行刻蚀形成刻蚀区114，刻蚀深度为0.35um，这种在终端区108对第三外延层104进行刻蚀的方式使得P+场限环105被注入在掺杂浓度较低的第二外延层103上，避免了终端区108的P+场限环105受到第三外延层104高浓度N型掺杂的影响而导致终端耐压的降低，能够提高该碳化硅结势垒肖特基二极管的耐压能力。
在一些实施例中，P+场限环105、P+过渡区106以及P+结107通过多次P离子注入形成。具体地，对于P+结107、P+过渡区106、P+场限环105可以同时注入，也可以分别注入。注入时可以采用多步注入的方式，使得注入浓度形成箱型分布。在一些具体实施例中，注入杂质为铝。元胞区的P+结107的铝掺杂浓度远大于外延层(即第一外延层102、第二外延层103以及第三外延层104)的氮掺杂浓度，因此，注入区域表现出P型半导体的特性。元胞区的P+结107的深度超过第三外延层104的厚度，P+结107的底部在第二外延层103内。P+场限环105注入在刻蚀后露出的第二外延层103上。例如，P+结107、P+场限环105与P+过渡区106通过四步离子注入和高温退火形成，P+结107的深度为1.3um，P+结107的浓度在1E18至1E20cm-3之间。离子注入采用了氧化硅掩膜，并在450℃高温条件下注入。P+结107的宽度为1.1um，P+结107之间的空隙面积比为1：1。P+过渡区106的宽度为20um。P+场限环105共有13个，P+场限环105的宽度为3.5um，P+场限环105的初始间距为1um，并以0.1um为基数递增。P+场限环105、P+过渡区106以及P+结107的离子注入完成后，需要用碳膜进行保护，并且在氩气氛围1800℃条件下退火25分钟。该方式能够改善终端的电场分布，解决P+结107的边缘效应，使得二极管击穿电压接近理想电压。
在一些实施例中，阳极金属113由钛金属和铝金属组成。具体地，阳极使用钛金属与第三外延层104成肖特基接触，同时与P+结107形成欧姆接触。同时，在钛金属表面镀有铝金属，通过钛金属和铝金属形成阳极金属113。例如，阳极金属113由内向外分别由钛金属、铝金属构成，在镀钛金属
后经过快速退火450℃，2分钟与P+结107形成欧姆接触，与P+结107之间空隙的第三外延层104形成肖特基接触。然后镀铝金属3um形成阳极金属113。
在一些实施例中，阴极金属112由钛金属、银金属以及镍金属组成。具体地，阴极采用镍金属作为欧姆接触金属与碳化硅衬底101形成欧姆接触，镍金属表面依次镀有钛、镍、银金属，通过钛金属、银金属以及镍金属形成阴极的金属化，得到阴极金属112。例如，在对碳化硅衬底101减薄之后，对阴极镀镍金属
经970℃，2min退火后形成欧姆接触，然后依次镀
最后形成阴极金属112。
在一些实施例中，隔离层为氧化硅隔离层109。通过氧化硅覆盖于终端区108的上方，形成隔离层，通过氧化硅隔离层109能够对二极管进行保护。
在一些实施例中，钝化层包括氮化物钝化层110、聚酰亚胺钝化层111，氮化物钝化层110覆盖在氧化硅隔离层109上。聚酰亚胺钝化层111覆盖在氮化物钝化层110上。具体地，通过淀积氮化硅来进行终端区108的钝化，将氮化硅覆盖在氧化硅隔离层109上。进而，通过淀积聚酰亚胺进行再次钝化，将聚酰亚胺覆盖在氮化物钝化层110上。例如，淀积氮化硅
后经过光刻形成氮化硅钝化层。淀积聚酰亚胺3-5um经光刻形成聚酰亚胺钝化层111，通过钝化层能够对二极管进行保护。
这种碳化硅结势垒肖特基二极管通过设置第一外延层、第二外延层、第三外延层，能够增大正向电流的大小，减小二极管的正向压降。同时，正向通流能力的增大也可以减小JBS肖特基接触区的面积，能达到比传统技术中的JBS更高的击穿电压，解决了JBS器件高反向耐压与低正向压降需求之间的矛盾。通过比较验证，本申请实施例的碳化硅结势垒肖特基二极管相比于传统技术中的两层外延650V的碳化硅结势垒肖特基二极管，可以在设计面积、反向漏电特性不变的情况下使相同设计电流下的正向压降下降7.5％，击穿电压上升10.5％。由此可以确定，本申请实施例的碳化硅结势垒肖特基二极管的正向压降较低，反向耐压较高，能够极大地提高工作可靠性。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。此外，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。
Claims (10)
1.碳化硅结势垒肖特基二极管，其特征在于，包括：
碳化硅衬底；
N+缓冲区，所述N+缓冲区位于所述碳化硅衬底的上方，所述N+缓冲区设有第一外延层；
N+漂移区，所述N+漂移区位于所述N+缓冲区的上方，所述N+漂移区设有第二外延层、第三外延层，其中，所述第二外延层覆盖在所述第一外延层上，所述第三外延层覆盖在所述第二外延层上；
元胞区，所述元胞区位于所述N+缓冲区和所述N+漂移区的上方，所述元胞区包括P+结；
终端区，所述终端区位于所述N+漂移区的上方，所述终端区上设有P+场限环；
P+过渡区，所述P+过渡区位于所述元胞区与所述终端区之间；
隔离层，所述隔离层覆盖于所述终端区的上方；
钝化层，所述钝化层覆盖于所述隔离层的上方；
阴极金属，所述阴极金属覆盖于所述碳化硅衬底的下方，所述阴极金属与所述碳化硅衬底形成欧姆接触；
阳极金属，所述阳极金属位于N+漂移区的上方，所述阳极金属与所述P+结形成欧姆接触，所述阳极金属还与第三外延层形成肖特基接触。
2.根据权利要求1所述的碳化硅结势垒肖特基二极管，其特征在于，所述隔离层为氧化硅隔离层。
3.根据权利要求2所述的碳化硅结势垒肖特基二极管，其特征在于，所述钝化层包括：
氮化物钝化层，所述氮化物钝化层覆盖在所述氧化硅隔离层上；
聚酰亚胺钝化层，所述聚酰亚胺钝化层覆盖在所述氮化物钝化层上。
4.根据权利要求3所述的碳化硅结势垒肖特基二极管，其特征在于，所述第三外延层的厚度为0.2um至0.7um之间。
5.根据权利要求4所述的碳化硅结势垒肖特基二极管，其特征在于，所述第三外延层的掺杂浓度大于所述第二外延层的掺杂浓度，且所述第三外延层的掺杂浓度小于所述第一外延层的掺杂浓度。
6.根据权利要求5所述的碳化硅结势垒肖特基二极管，其特征在于，所述P+场限环、所述P+过渡区以及所述P+结通过多次P离子注入形成。
7.根据权利要求6所述的碳化硅结势垒肖特基二极管，其特征在于，所述终端区包括刻蚀区，用于通过对所述第三外延层进行刻蚀处理形成所述刻蚀区。
8.根据权利要求7所述的碳化硅结势垒肖特基二极管，其特征在于，所述阳极金属由钛金属和铝金属组成。
9.根据权利要求8所述的碳化硅结势垒肖特基二极管，其特征在于，所述阴极金属由钛金属、银金属以及镍金属组成。
10.根据权利要求9所述的碳化硅结势垒肖特基二极管，其特征在于，所述碳化硅衬底的厚度小于或等于150um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111311766.8A CN114171607A (zh) | 2021-11-08 | 2021-11-08 | 碳化硅结势垒肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111311766.8A CN114171607A (zh) | 2021-11-08 | 2021-11-08 | 碳化硅结势垒肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114171607A true CN114171607A (zh) | 2022-03-11 |
Family
ID=80478160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111311766.8A Pending CN114171607A (zh) | 2021-11-08 | 2021-11-08 | 碳化硅结势垒肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114171607A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118213273A (zh) * | 2024-05-20 | 2024-06-18 | 扬州扬杰电子科技股份有限公司 | 一种提高hv-h3trb可靠性能力的二极管及制备方法 |
-
2021
- 2021-11-08 CN CN202111311766.8A patent/CN114171607A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118213273A (zh) * | 2024-05-20 | 2024-06-18 | 扬州扬杰电子科技股份有限公司 | 一种提高hv-h3trb可靠性能力的二极管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| US7491633B2 (en) | High switching speed two mask schottky diode with high field breakdown | |
| US7622752B2 (en) | Schottky diode with a vertical barrier | |
| US20050242411A1 (en) | [superjunction schottky device and fabrication thereof] | |
| US8154048B2 (en) | Diode with shortened reverse recovery time without reducing impurity concentration | |
| US9018698B2 (en) | Trench-based device with improved trench protection | |
| US6740951B2 (en) | Two-mask trench schottky diode | |
| US20150050791A1 (en) | Method for manufacturing rectifier with vertical mos structure | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| CN112038393A (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| CN116454137A (zh) | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 | |
| CN114171607A (zh) | 碳化硅结势垒肖特基二极管 | |
| CN111081758A (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN111725329A (zh) | 具有减少的电流拥挤效应的半导体mps二极管及其制造方法 | |
| US7906386B2 (en) | Semiconductor device and method of fabricating the same | |
| CN115206790A (zh) | 垂直结构肖特基二极管制作工艺及肖特基二极管 | |
| CN216597601U (zh) | 合并式PiN肖特基器件和电子器件 | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| CN114823332A (zh) | 一种半超结快恢复二极管器件的制备工艺及结构 | |
| CN114709269A (zh) | 碳化硅结势垒肖特基二极管及其制备方法 | |
| CN113555448A (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN113299732A (zh) | 半导体器件、芯片、设备和制造方法 | |
| US11646382B2 (en) | Junction barrier Schottky diode device and method for fabricating the same | |
| CN111799336B (zh) | 一种SiC MPS二极管器件及其制备方法 | |
| TWI806005B (zh) | 半導體裝置及半導體裝置的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |