CN114167935B - 一种有恢复时间加速功能的电流反馈电压驱动器电路 - Google Patents
一种有恢复时间加速功能的电流反馈电压驱动器电路 Download PDFInfo
- Publication number
- CN114167935B CN114167935B CN202111382492.1A CN202111382492A CN114167935B CN 114167935 B CN114167935 B CN 114167935B CN 202111382492 A CN202111382492 A CN 202111382492A CN 114167935 B CN114167935 B CN 114167935B
- Authority
- CN
- China
- Prior art keywords
- drain
- circuit
- gates
- driver circuit
- voltage driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明属于集成电路技术领域，具体涉及一种有恢复时间加速功能的电流反馈电压驱动器电路。其中M1、M2、M3、M4、M5、M6、M7、M8、M10、M11以及M14为PMOS管，M9、M12、M13、M15、M16、M17、M18、M19、M20、M21、M22、M23为NMOS管。M1、M2、M3、M4、M5、M6、M7、M8以及M14的源极接到VDD，M10、M11的源极接到M1的漏极，M9、M15、M16、M17、M18、M19、M20、M21、M22、M23的源极接到GND，M12、M13的源极接到M17的漏极，M14的体接到M11、M12的栅极和M9的源极作为VOUT。本发明解决了片内无容LDO所需求的负载调整稳定性、时域响应、功耗、和负载电流能力综合性要求的极端情况，优化了LDO的整体性能，可以满足十分苛刻的数字电路供电需求。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种有恢复时间加速功能的电流反馈电压驱动器电路。
背景技术
LDO即low dropout regulator，是一种低压差线性稳压器。这是相对于传统的线性稳压器来说的。传统的线性稳压器，如78XX系列的芯片都要求输入电压要比输出电压至少高出2V～3V，否则就不能正常工作。但是在一些情况下，这样的条件显然是太苛刻了，如5V转3.3V，输入与输出之间的压差只有1.7v，显然这是不满足传统线性稳压器的工作条件的。针对这种情况，芯片制造商们才研发出了LDO类的电压转换芯片。
对于LDO的使用情况，在负载电流变化速度很快，在1ns的时间内从200uA跳变到20mA，同时因为要给数字电路供电，输出电压跳变也不能超过一个合理范围，同时保证最大为10μA的静态电流，常规设计无法满足。
发明内容
发明目的
本发明设计了一种有恢复时间加速功能的电流反馈电压驱动器电路，其目的在于针对常规设计下的低压差线性稳压器无法满足数字电路供电需求方面的问题。
技术方案
一种有恢复时间加速功能的电流反馈电压驱动器电路，其特征在于：该电流反馈电压驱动器电路中，M1、M2、M3、M4、M5、M6、M7、M8以及M14的源极接到VDD，M10、M11的源极接到M1的漏极，M9、M15、M16、M17、M18、M19、M20、M21、M22、M23的源极接到GND，M12、M13的源极接到M17的漏极，M14的体接到M11、M12的栅极和M9的源极作为VOUT；
电路所有PMOS的体端全部接VDD，所有NMOS的体端全部接GND，M1、M2、M8的栅极连到VBP，M3、M5的栅极一起接到M4的漏极，M5、M6和M7的栅极一起接到M5的漏极，M9的栅极连接到M23、M7的漏极，M14栅极连接VIN，M15、M16的栅极一起连接到M14的漏极，M13的栅极连接到V1D1，M10栅极接到V1D3，M12、M11的栅极一起连接到M14的源极，M17、M18的栅极一起连接到M18的漏极，M19、M21的栅极一起连接到M20的漏极，M20、M22、M23的栅极一起连接到M22和M21的漏极；
M1的漏极接到M10、M11的源极，M2的漏极接到M18的漏极，M3、M4的漏极一起接到M12的漏极，M5、M6的漏极一起接到M13的漏极，M7、M23的漏极一起接到M18、M16的漏极以及电容C1的上级板和M9的栅极上，M8的漏极接到M16的漏极以及M9的栅极上，M9的漏极接到VDD，M14的漏极接到M15、M16的栅极，M16的漏极接到M8的漏极，M13的漏极接到M5的漏极，M12的漏极接到M4的漏极，M17的漏极接到M12、M13的源极，M18的漏极接到M2的漏极，M19、M20的漏极一起接到M11的漏极，M21、M22的漏极一起接到M10的漏极。
所述电压驱动器电路中，M1、M2、M3、M4、M5、M6、M7、M8、M10、M11以及M14为PMOS管；M9、M12、M13、M15、M16、M17、M18、M19、M20、M21、M22、M23为NMOS管。
该电路连接在低压差线性稳压器电路功率管位置上，具体地，电压驱动器电路上方右侧线接入本电压驱动器电路的VDD；电压驱动器电路上方左侧线为基准电压电路中产生的V1D1、V1D3，两个基准电压电路分别接到M10和M13的栅端的V1D1、V1D3；基准电路产生的VBP接到本电压驱动电路中的M1、M2、M8的栅端VBP；电压驱动器电路左侧Vset为前置的放大器电路输出，接入本电压驱动器电路的M14栅端VIN；电压驱动器电路下方为VOUT输出端，同时接回前置放大器电路输入端反馈平衡输出电压
优点及效果
1、本发明解决了片内无容LDO所需求的负载调整稳定性、时域响应、功耗、和负载电流能力综合性要求的极端情况，优化了LDO的整体性能，可以满足十分苛刻的数字电路供电需求。
2、通过Cadence软件仿真得到整体电路在tt_25度情况下供电调整率0.032％，静态功耗2uA，时域响应恢复时间3.5us，负载调整率2.5uV/A。
附图说明
图1为一般LDO电路总体框图；
图2为本发明的包含本驱动器电路的LDO***框图；
图3为本发明的有恢复时间加速的电流反馈电压驱动器内部电路图；
图4为本发明的LDO在TT工艺角下25摄氏度下的时域恢复仿真波形图；
图5为本发明的LDO在TT工艺角下DC温度稳定性仿真波形图；
图6为本发明的3.6V_TT工艺角下LDO核心模块静态电流波形图；
图7为本发明的在TT工艺角下40摄氏度的情况下LDO输出的负载电压波形图。
具体实施方式
下面结合附图对本发明做进一步的说明：
如图1所示，为一般LDO电路总体结构，对于LDO的使用情况，在负载电流变化速度很快，在1ns的时间内从200uA跳变到20mA，同时因为要给数字电路供电，输出电压跳变也不能超过一个合理范围，同时保证最大为10μA的静态电流，常规设计无法满足。
如图2所示，包含本驱动器电路的LDO***连接图，其与其他原件的连接方式为电压驱动器上方右侧线表示VDD，接入本驱动电路VDD。电压驱动器上方左侧线为基准电路中产生的V1D1、V1D3两个基准电压电路分别接到M10和M13的栅端的V1D1、V1D3；以及基准电路产生的VBP接到本电压驱动电路中的M1、M2、M8的栅端VBP。电压驱动器左侧Vset为前置的放大器电路输出，接入本电压驱动器电路的M14栅端VIN。电压驱动器下方为电压驱动器电路中的VOUT输出端，同时接回前置放大器电路输入端反馈平衡输出电压。
如图3所示，为有恢复时间加速的电流反馈电压驱动器电路连接图，其中M1、M2、M3、M4、M5、M6、M7、M8、M10、M11以及M14为PMOS管，M9、M12、M13、M15、M16、M17、M18、M19、M20、M21、M22、M23为NMOS管。
M1、M2、M3、M4、M5、M6、M7、M8以及M14的源极接到VDD，M10、M11的源极接到M1的漏极，M9、M15、M16、M17、M18、M19、M20、M21、M22、M23的源极接到GND，M12、M13的源极接到M17的漏极，M14的体接到M11、M12的栅极和M9的源极作为VOUT。
所述电路所有PMOS的体端全部接VDD，所有NMOS的体端全部接GND，M1、M2、M8的栅极连到VBP，M3、M5的栅极一起接到M4的漏极，M5、M6和M7的栅极一起接到M5的漏极，M9的栅极连接到M23、M7的漏极，M14栅极连接VIN，M15、M16的栅极一起连接到M14的漏极，M13的栅极连接到V1D1，M10栅极接到V1D3，M12、M11的栅极一起连接到M14的源极，M17、M18的栅极一起连接到M18的漏极，M19、M21的栅极一起连接到M20的漏极，M20、M22、M23的栅极一起连接到M22和M21的漏极。
M1的漏极接到M10、M11的源极，M2的漏极接到M18的漏极，M3、M4的漏极一起接到M12的漏极，M5、M6的漏极一起接到M13的漏极，M7、M23的漏极一起接到M18、M16的漏极以及电容c1的上级板和M9的栅极上，M8的漏极接到M16的漏极以及M9的栅极上，M9的漏极接到VDD，M14的漏极接到M15、M16的栅极，M16的漏极接到M8的漏极，M13的漏极接到M5的漏极，M12的漏极接到M4的漏极，M17的漏极接到M12、M13的源极，M18的漏极接到M2的漏极，M19、M20的漏极一起接到M11的漏极，M21、M22的漏极一起接到M10的漏极。各MOS管的具体参数见表1。
| 模块中使用器件 | 参数 |
| M1 | pmos3v,PMOS,w＝2μ/l＝3μ,m＝2 |
| M2 | pmos3v,PMOS,w＝2μ/l＝3μ,m＝1 |
| M3 M4 M5 M6 | pmos3v,PMOS,w＝2μ/l＝1μ,m＝1 |
| M7 | pmos3v,PMOS,w＝2μ/l＝1μ,m＝5 |
| M8 | pmos3v,PMOS,w＝2μ/l＝5μ,m＝1 |
| M9 | nmos3v,NMOS,w＝50μ/l＝350n,m＝115 |
| M10M11 | pmos3v,PMOS,w＝10μ/l＝1μ,m＝1 |
| M12M13M18-M22 | nmos3v,NMOS,w＝10μ/l＝1μ,m＝1 |
| M14 | pmos3v,PMOS,w＝20μ/l＝300n,m＝2 |
| M15M16 | nmos3v,NMOS,w＝2μ/l＝1μ,m＝1 |
| M17 | nmos3v,NMOS,w＝2μ/l＝1μ,m＝2 |
| M23 | nmos3v,NMOS,w＝2μ/l＝1μ,m＝8 |
| C1 | mimcap_1p0_sin,w＝l＝22.34μ,c＝30p |
表1
当电源电压与输出电压的最小压差1.3v时，可以采用NMOS管作为功率管，NMOS功率管的优势在于从源极输出，具有自然的电流负反馈。同时为保持LDO输出和功率管栅极电压在VOUT瞬变时稳定，我们增加了图中的电容C1，这个电容对抑制负载瞬变引起的VOUT变化有很大作用。但是C1具有副作用，它影响后续的电路调整速度，导致恢复时间加长。为减少恢复时间，电流反馈电压驱动器增加了类似电压比较器的“恢复时间加速”电路，当VOUT高于V1D3时，IDN增加，加快了功率管下拉速度，VOUT低于V1D1时，IUP增加，加快了功率管上拉速度。在采用了“恢复时间加速”电路后，BUFFER本身的静态电流也可以设得比较低。
图4为时域恢复仿真，其是本设计LDO在TT工艺角下25摄氏度，负载脉冲电流1.2V+/-10％(从低(200uA)变高(20mA)再降低(200uA)，如此反复)所生成的时域响应恢复波形图，其性能表现在1.2V+/-10％切换时间＝1ns，恢复时间仅有3us左右。
图5是本设计LDO在TT工艺角下DC温度稳定性仿真，体现了在-40℃～125℃的电路稳定性，其因温度特性改变的最大偏离电压不超过0.04％。
图6上方所示波形为3.6V_TT工艺角下LDO核心模块静态电流(无负载)，下方所示波形为3.6V_TT工艺角下基准源消耗电流，该LDO采用本专利设计模块，可以达到核心模块静态功耗仅2.15u，包含电源等基准后总体功耗7.5u。
图7为在TT工艺角下40摄氏度的情况下，本设计LDO输出的负载电压波形，满足电压稳定要求电压波动完全稳定，偏差范围在0.036％。
该有恢复时间加速功能的电流反馈电压驱动器电路结构不可使用在有负载调整率和时域稳定性极高需求的数字电路供电LDO模块中，或其他类似数字电路供电LDO模块中。
Claims (2)
1.一种有恢复时间加速功能的电流反馈电压驱动器电路，其特征在于：该电流反馈电压驱动器电路中，M1、M2、M3、M4、M5、M6、M7、M8以及 M14 的源极接到 VDD，M10、M11的源极接到 M1的漏极，M9、M15、M16、M17、M18、M19、M20、M21、M22、M23的源极接到 GND，M12、M13的源极接到M17的漏极，M14的体接到 M11、M12的栅极和 M9的源极作为 VOUT；
电路所有 PMOS的体端全部接 VDD，所有 NMOS的体端全部接 GND，M1、M2、M8的栅极连到 VBP，M3、M5的栅极一起接到M4的漏极，M5、M6和M7的栅极一起接到 M5的漏极，M9的栅极连接到 M23、M7的漏极，M14栅极连接VIN，M15、M16的栅极一起连接到M14的漏极，M13的栅极连接到V1D1， M10栅极接到 V1D3，M12、M11的栅极一起连接到 M14的源极，M17、M18
的栅极一起连接到 M18的漏极，M19、M21的栅极一起连接到 M20的漏极，
M20、M22、M23 的栅极一起连接到 M22 和 M21 的漏极；
M1的漏极接到 M10、M11的源极，M2的漏极接到 M18的漏极，M3、M4 的漏极一起接到M12的漏极，M5、M6的漏极一起接到 M13的漏极，M7、M23 的漏极一起接到 M18、M16的漏极以及电容 C1的上级板和 M9的栅极上，M8 的漏极接到 M16的漏极以及 M9的栅极上，M9的漏极接到 VDD，M14的漏极接到 M15、M16的栅极，M16的漏极接到 M8的漏极，M13的漏极接到M5的漏极，M12的漏极接到 M4的漏极，M17的漏极接到 M12、M13的源极，M18 的漏极接到 M2的漏极，M19、M20的漏极一起接到 M11的漏极，M21、M22的漏极一起接到 M10的漏极；
M4的栅极接到M5、M6的漏端并一起接到M6、M7的栅极，M15的漏端接到自身栅端并一起接到M14的漏端，电容C1下极板接到GND；
该电路连接在低压差线性稳压器电路功率管位置上，电压驱动器电路上方右侧线接入本电压驱动器电路的 VDD；电压驱动器电路上方左侧线为基准电压电路中产生的 V1D1、V1D3，两个基准电压电路分别接到 M10 和 M13 的栅端的 V1D1、V1D3；基准电路产生的VBP 接到本电压驱动电路中的 M1、M2、M8 的栅端 VBP；电压驱动器电路左侧 Vset 为前置的放大器电路输出，接入本电压驱动器电路的 M14 栅端 VIN；电压驱动器电路下方为VOUT输出端，同时接回前置放大器电路输入端反馈平衡输出电压。
2.根据权利要求 1 所述的一种有恢复时间加速功能的电流反馈电压驱动器电路，其特征在于：所述电压驱动器电路中，M1、M2、M3、M4、M5、M6、M7、M8、M10、M11以及M14为PMOS管；M9、M12、M13、M15、M16、
M17、M18、M19、M20、M21、M22、M23 为NMOS 管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202121777255 | 2021-08-02 | ||
| CN2021217772550 | 2021-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114167935A CN114167935A (zh) | 2022-03-11 |
| CN114167935B true CN114167935B (zh) | 2023-01-24 |
Family
ID=80479808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111382492.1A Active CN114167935B (zh) | 2021-08-02 | 2021-11-22 | 一种有恢复时间加速功能的电流反馈电压驱动器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114167935B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1653315A1 (en) * | 2004-10-28 | 2006-05-03 | STMicroelectronics S.r.l. | An improved voltage down converter |
| AU2011253700B2 (en) * | 2007-01-05 | 2013-08-29 | Apple Inc. | Gestures for controlling, manipulating, and editing of media files using touch sensitive devices |
| CN103838286B (zh) * | 2012-11-20 | 2015-11-25 | 遵义师范学院 | 一种快速瞬态响应、高稳定性的低压差线性稳压器 |
| CN103023324B (zh) * | 2012-11-21 | 2015-04-08 | 东南大学 | 一种具有高负载调整率的快速瞬态响应dc-dc开关变换器 |
| CN103744462B (zh) * | 2013-10-22 | 2015-11-18 | 中山大学 | 一种低压差线性稳压器瞬态响应增强电路及其调节方法 |
| US10075139B2 (en) * | 2016-11-08 | 2018-09-11 | Stmicroelectronics, Inc. | Linear high voltage driver with programmable differential and common mode gain |
| CN108170194B (zh) * | 2017-12-19 | 2020-07-28 | 重庆湃芯创智微电子有限公司 | 一种面向物联网终端设备的高能效电压驱动器 |
| CN109976424B (zh) * | 2019-04-18 | 2020-07-31 | 电子科技大学 | 一种无电容型低压差线性稳压器 |
| CN113064464B (zh) * | 2021-03-31 | 2022-03-08 | 电子科技大学 | 一种高精度快速瞬态响应的低压差线性稳压器 |
-
2021
- 2021-11-22 CN CN202111382492.1A patent/CN114167935B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114167935A (zh) | 2022-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111414035B (zh) | 一种具有宽输入电压范围的低压差线性稳压器 | |
| US10423176B2 (en) | Low-dropout regulators | |
| CN102830742B (zh) | 一种低压差线性稳压器 | |
| US9030186B2 (en) | Bandgap reference circuit and regulator circuit with common amplifier | |
| CN102707754B (zh) | 低压差线性稳压电路 | |
| CN108508953B (zh) | 新型摆率增强电路、低压差线性稳压器 | |
| CN113760031B (zh) | 一种低静态电流nmos型全集成ldo电路 | |
| CN110568895A (zh) | 一种用于ldo自适应漏电补偿的电路 | |
| CN114995573B (zh) | 一种由反馈网络修调的低压差线性稳压器 | |
| WO2020061786A1 (zh) | 一种低压差线性稳压*** | |
| CN103955251B (zh) | 一种高压线性稳压器 | |
| CN101853037B (zh) | 一种节能稳压器 | |
| CN114167935B (zh) | 一种有恢复时间加速功能的电流反馈电压驱动器电路 | |
| KR102227203B1 (ko) | Sr 래치 스위치를 이용한 ldo 레귤레이터 | |
| CN110632971A (zh) | 一种用于ldo抗干扰并带有逻辑控制的误差比较器 | |
| CN111596719A (zh) | 一种带防反接功能的高压ldo电路 | |
| CN212341758U (zh) | 一种ldo电路 | |
| CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
| KR20110078479A (ko) | 저 드롭 아웃 전압 레귤레이터 | |
| CN111722668A (zh) | 一种ldo电路 | |
| WO2023169512A1 (zh) | 一种无内部补偿电容功耗恒定的ldo电路和方法 | |
| CN115291660B (zh) | 低压差线性稳压器过冲抑制电路及其驱动方法 | |
| CN117277783B (zh) | 一种应用于ac-dc电源驱动芯片启动电路的ldo电路 | |
| CN216210698U (zh) | 一种高瞬态响应缓冲器 | |
| US20230305585A1 (en) | High voltage input low dropout regulator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |