CN114153756A - 面向多核处理器目录协议的可配置微操作机制 - Google Patents

面向多核处理器目录协议的可配置微操作机制 Download PDF

Info

Publication number
CN114153756A
CN114153756A CN202111471222.8A CN202111471222A CN114153756A CN 114153756 A CN114153756 A CN 114153756A CN 202111471222 A CN202111471222 A CN 202111471222A CN 114153756 A CN114153756 A CN 114153756A
Authority
CN
China
Prior art keywords
directory
message
dcu
request
request message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111471222.8A
Other languages
English (en)
Inventor
邓让钰
陈志强
冯权友
周宏伟
杨乾明
曾坤
张英
王勇
励楠
张见
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202111471222.8A priority Critical patent/CN114153756A/zh
Publication of CN114153756A publication Critical patent/CN114153756A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815Cache consistency protocols
    • G06F12/0817Cache consistency protocols using directory methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种面向多核处理器目录协议的可配置微操作机制,应用于片上网络,包括:DCU和L2Cache交互时,DCU接受请求报文或者应答报文之后,判断是否进入调试模式,是则通过请求报文或应答报文匹配到对应的微操作码进行相应动作,否则将请求报文或者应答报文进行流水线处理;DCU和IMU交互时,缓存DCU已发出的报文并判断发出报文是否超时,是则重发缓存的报文,同时IMU无条件接受报文,直到物理链路排空。本发明可以灵活转换不同物理通道中的报文进行后续操作,有效提高了执行效率。

Description

面向多核处理器目录协议的可配置微操作机制
技术领域
本发明涉及目录控制,尤其涉及一种面向多核处理器目录协议的可配置微操作机制。
背景技术
在多核处理器***中,采用多级Cache来平衡访存速度和容量二者之间的冲突。多级Cache中,脏数据并不总是直接写入主存,多个cache意味着同一时刻一个数据可能有多个副本,当对数据进行读写操作时,需要维护多个副本的一致性问题。
常用的维持一致性方法包括监听总线协议和基于目录的cache一致性协议。监听总线的扩展性差,随着处理器核数的增加,需要进行大量的广播操作,效率低下。因此越来越多采用基于目录的cache一致性协议,其中采用目录表来记录数据在其他Cache中的存储状况,对数据进行读写操作时,只需要向少数几个节点发送监听请求。目录表大小和Cache容量以及处理器核数有关,随着处理器核数的增加,目录表的增加有限,因此具有良好的可扩展性。
在基于目录的cache一致性协议中,报文类型分为请求、应答、监听、响应,不同类型的报文之间含有依赖关系。请求报文的释放依赖于响应报文,监听报文的释放依赖于应答报文。如果报文共用物理通道,可能会产生死锁。通常对不同类型的报文分配单独的物理通道以避免死锁,然而这种情况下,通道的利用率较低,协议的执行效率较低。
发明内容
本发明要解决的技术问题:针对现有技术的上述问题,提供一种面向多核处理器目录协议的可配置微操作机制,灵活性好且容错性高。
为了解决上述技术问题,本发明采用的技术方案为:
一种面向多核处理器目录协议的可配置微操作机制,应用于片上网络,包括以下步骤:
目录控制器模块DCU和L2Cache交互时,目录控制器模块DCU接受请求报文或者应答报文之后,判断是否进入调试模式,是则通过所述请求报文或应答报文匹配到对应的微操作码进行相应动作,否则将所述请求报文或者应答报文进行流水线处理;
目录控制器模块DCU和IMU交互时,缓存目录控制器模块DCU已发出的报文并判断发出报文是否超时,是则重发缓存的报文,同时IMU无条件接受报文,直到物理链路排空。
进一步的,通过所述请求报文或应答报文匹配到对应的微操作码进行相应动作的具体过程包括:根据配置寄存器来判断是否进入调试模式,若进入调试模式,通过对应的请求报文或应答报文的命令编码寻址到微程序的入口地址,获取对应的微操作码进行相应动作,然后根据微程序中的微地址寻址下一条微程序,并获取对应的下一微操作码,直到微程序中的退出位有效时,完成微程序的执行。
进一步的,所述微操作码包括Tag分配使能、SNP使能、请求产生COMP使能、DBID响应使能中的一种或多种。
将所述请求报文或者应答报文进行流水线处理的过程包括:
目录控制器模块DCU接受L2Cache的请求报文,缓存并等待被选取,若被选取的请求报文未命中当前正在进行处理的目录项,对所述请求报文用目录表进行流水操作,若被选取请求报文命中当前正在进行处理的目录项,将所述请求报文缓存并等待被选取,直到未命中当前正在进行处理的目录项;
目录控制器模块DCU向L2Cache发送监听请求,L2Cache处理监听请求并将处理结果封装为应答报文;
所述L2Cache若为本地L2Cache,向目录控制器模块DCU发送应答报文,所述L2Cache若为其他L2Cache,应答报文发送到片上网络中,目录控制器模块DCU获取本地L2Cache或者片上网络的应答报文,缓存并等待被选取,对被选取的应答报文用目录表进行流水操作。
进一步的,所述用目录表进行流水操作包括:
第一级:目录查找,确认请求或应答报文中的地址目录;
第二级:目录读出,本站流水线等待目录读出;
第三级:数据校验,确认读出的数据是否正确;
第四级:数据纠错,对目录读出数据进行纠错;
第五级:目录比较,目录存储器中的内容和报文中的内容进行比较;
第六级:目录命中,确认目录是否被替换;
第七级:目录产生,根据目录内容、报文信息产生对应的响应和监听操作;
第八级:目录写入,将新产生的目录项和校验位写入目录存储器中。
进一步的,用目录表进行流水操作之前还包括暂存报文的步骤,具体包括:若存在目录冲突,或者目录忙,或者目录满,或者目录项正在替换缓冲区,将请求报文或者应答报文缓存并等待被选取。
进一步的,将请求报文或者应答报文缓存并等待被选取前,还判断已暂存的报文数量是否达到预设阈值,是则目录控制器模块DCU向L2Cache发送重试响应,L2Cache等到Grant后,重新发送对应的报文。
进一步的,重发缓存的报文具体包括:目录控制器模块DCU首先向下一IMU发出请求报文,直至IMU返回DBID号,然后从向下一IMU发送封装有具体数据的请求报文
进一步的,所述目录控制器模块DCU包含:
请求缓冲器,用于接受并存放来自L2Cache的请求报文;
应答通道,用于接收并存放来自本地L2Cache或者片上网络的应答报文,包括连接命令应答缓冲器和数据应答缓冲器;
冲突缓冲器,用于存放由于目录冲突导致的暂时不能处理的报文;
重试缓冲器,用于暂存目前不能处理的请求;
HeadQue,用于记录是当前正在进行处理的目录项;
多路选择器,用于在请求缓冲器、重试缓冲器,冲突缓冲器中选择合适的报文进行后续操作;
目录表,用于记录Cache中数据副本的使用情况,并且根据当前命令和目录状态进行跟踪与修改。
进一步的,所述目录控制器模块DCU还包含:
输出缓冲器RspCmdBuf,用于存放到L2Cache的命令;
输出缓冲器RspDatBuf,用于存放到L2Cache的数据响应报文;
输出缓冲器ReqCmdBuf,用于存放到MCU的命令;
输出缓冲器ReqDatBuf,用于存放到MCU的数据请求报文;
输出缓冲器SnpBuf,用于存放到L2C的正常监听操作请求报文
输出缓冲器EvtBuf,用于存放到L2C的由于目录替换产生的监听操作报文。
和现有技术相比,本发明具有下述优点:
一是显著增加的设计的容错性。CPU设计难度高、风险大,本发明引入的微操作机制,实现了目录控制器模块DCU功能的灵活配置,可以有效的降低芯片设计中隐藏错误带来的风险。在调试模式下,适当降低了***的效率,显著提高了***的容错性。
二是有效利用了通道等物理资源,提高了执行效率。维护Cache一致性协议需要多条物理通道,正常情况下,这些通道的利用率比较低。本发明引入的机制可以灵活配置协议的具体实现,灵活转换物理通道,有效提高了执行效率。
附图说明
图1为本发明实施例的结构示意图。
图2为本发明实施例中的DCM结构示意图。
图3为本发明实施例中的目录控制器模块DCU结构示意图。
图4为本发明实施例的流程图。
图5为本发明实施例中的微程序执行过程示意图。
图6为基于本发明构建的一个片上网络示意图。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述,但并不因此而限制本发明的保护范围。
本实施例首先提出一种目录与Cache一致性管理模块DCM,如图1所示,目录与Cache一致性管理模块DCM通过片上网络NoC访问IO控制器IMU,IO控制器IMU将得到的结果通过片上网络NoC发送出去。DCM的具体结构如图2所示,主要包括目录控制器模块DCU、L2Cache接口和片上网络NOC接口。其中目录控制器模块DCU完成各个L2Cache之间Cache一致性的维护,L2Cache接口模块完成DCU和L2Cache的报文缓冲和命令格式的转换,NOC接口完成DCU到一致性网络NOC直接的命令发送和接收控制。
本实施例中,目录控制器模块DCU通过目录与Cache一致性管理模块DCM连接L2Cache和片上网络NOC,跟踪并记录Cache内部的数据状态。如图3所示,目录控制器模块DCU中共有四条物理通道,包含两个输入通道(包括请求通道和监听应答通道),两个输出通道(响应通道和监听通道)。主要包括输入缓冲器ReqCmd、输入缓冲器AckCmd、输入缓冲器AckData、冲突请求缓冲器CflBuf、重试缓冲器RtyBuf、目录表DirTab以及输出缓冲器RspCmdBuf、输出缓冲器RspDatBuf、输出缓冲器ReqCmdBuf、输出缓冲器ReqDatBuf、输出缓冲器SnpBuf和输出缓冲器EvtBuf等。输入缓冲器AckCmd、输入缓冲器AckData和L2Cache以及存储控制器MCU相连,接收来自L2Cache的监听应答和来自存储控制器的响应数据。输入缓冲器ReqCmd和L2C以及NoC相连,接收来自L2Cache或者NoC的监听请求;冲突请求缓冲器CflBuf存放由于目录冲突导致的不能处理的请求;重试缓冲器RtyBuf存放当前不能处理的请求,等待合适的时间重新调度出来进行处理;目录表DirTab通过目录来记录Cache中数据副本的使用情况;输出缓冲器RspCmdBuf、输出缓冲器RspDatBuf分别存放到L2C的命令和数据响应报文;输出缓冲器ReqCmdBuf、输出缓冲器ReqDatBuf分别存放到MCU的命令和数据请求报文;输出缓冲器SnpBuf存放到L2C的正常监听操作请求报文;输出缓冲器EvtBuf存放到L2C的由于目录替换产生的监听操作报文。目录控制器模块DCU包含的内容汇总如下:
输入缓冲器ReqCmd,用于接受并存放来自L2Cache的请求报文;
应答通道,用于接收并存放来自本地L2Cache或者片上网络的应答报文,包括输入缓冲器AckCmd、输入缓冲器AckData;
冲突请求缓冲器CflBuf,用于存放由于目录冲突导致的暂时不能处理的报文;
重试缓冲器RtyBuf,用于暂存目前不能处理的请求;
HeadQue,用于记录是当前正在进行处理的目录项;
多路选择器,用于在输入缓冲器ReqCmd、冲突请求缓冲器CflBuf、重试缓冲器RtyBuf中选择合适的报文进行后续操作;
目录表DirTab,用于记录Cache中数据副本的使用情况,并且根据当前命令和目录状态进行跟踪与修改;
输出缓冲器RspCmdBuf,用于存放到L2Cache的命令;
输出缓冲器RspDatBuf,用于存放到L2Cache的数据响应报文;
输出缓冲器ReqCmdBuf,用于存放到MCU的命令;
输出缓冲器ReqDatBuf,用于存放到MCU的数据请求报文;
输出缓冲器SnpBuf,用于存放到L2C的正常监听操作请求报文
输出缓冲器EvtBuf,用于存放到L2C的由于目录替换产生的监听操作报文。
本实施例中,具体维护一致性的操作由目录控制器模块DCU完成,目录控制器模块DCU与L2Cache交互过程中,维持Cache一致性的请求的来源有两种,一种是本地L2Cache发送,一种是其它L2Cache借由片上网络NoC网络发送;在接收到请求报文后,目录控制器模块DCU向L2Cache发出监听请求;L2Cache根据目录处理监听请求,将处理结果封装成响应报文,此时根据请求报文来源的不同,响应报文有两个去处,如果是本地L2Cache发出的请求,响应报文返回到目录控制器模块DCU,否则响应报文直接发送到片上网络NoC中。
本实施例中,冲突缓冲器CflBuf位于请求发送仲裁之后,存放由于目录冲突导致的暂时不能处理的报文;重试缓冲器RtyBuf暂存目前不能处理的请求,等待合适的时机重新处理。报文的暂存包含以下三种情况,一是监听导致的目录忙状态,二是目录满,不能接受新的请求,三是目录项正处于替换缓冲区中。HeadQue中记录的是当前正在进行处理的目录项,当一个新的请求到达时,会和HeadQue中的记录进行比较。如果没有命中,请求可以继续进行。如果命中说明当前请求的目录项不能被立即处理,为了节省时间,将请求报文暂存在重试缓冲器RtyBuf中,等待合适的时机重试。重试缓冲器RtyBuf采用信用预约机制,每个L2Cache在重试缓冲器RtyBuf中最多存储4个报文。重试缓冲器RtyBuf容量有限,因此当没有空闲项时,目录控制器模块DCU会发送重试响应RetryAck给请求发送者,发送者等到Grant后,重新发送请求;多路选择器会在输入缓冲器ReqCmd、冲突请求缓冲器CflBuf、重试缓冲器RtyBuf中选择合适的报文进行下一步操作;目录表DirTab记录Cache中数据副本的使用情况,并且根据当前命令和目录状态进行跟踪与修改,维护整个CPU中各个L2Cache之间的数据一致性;目录表DirTab中的目录项结构包含有效位、忙标志、监听计数器、源节点号、位向量、校验位等。
报文进入目录表DirTab后采用流水操作,流水操作包括:
第一级是目录查找,确认请求或应答报文中的地址目录;
第二级是目录读出,本站流水线等待目录读出;
第三级是数据校验,确认读出的数据是否正确;
第四级是数据纠错,对目录读出数据进行纠错;
第五级是目录比较,目录存储器中的内容和报文中的内容进行比较;
第六级是目录命中,确认目录是否被替换;
第七级是目录产生,根据目录内容、报文信息等产生各种响应和监听操作;
第八级是目录写入,将新产生的目录项和校验位写入目录存储器中。
目录表DirTab采用流水操作后,输出缓冲器EvtBuf存储准备替换的目录项,目录控制器模块DCU中存储的目录项小于Cache的容量,当目录占用到一定量时,目录控制器模块DCU便会将一些目录项清空,同时将L2Cache中的数据作废或者写会到存储器。在目录控制器模块DCU中,报文的输入输出采用FIFO结构,事物处理采用非阻塞流水线设计,流水线共8级,分别是目录查找、目录读出、数据校验、数据纠错、目录比较、目录命中、目录产生、目录写入。
基于本实施例所提出的目录控制器模块DCU的工作原理,如图4所示,本实施例提出一种面向多核处理器目录协议的可配置微操作机制,应用于片上网络,包括以下步骤:
DCU和L2Cache交互时,DCU接受请求报文或者应答报文之后,判断是否进入调试模式,是则通过所述请求报文或应答报文匹配到对应的微操作码进行相应动作,否则将所述请求报文或者应答报文进行流水线处理;
DCU和IMU交互时,缓存DCU已发出的报文并判断发出报文是否超时,是则重发缓存的报文,同时IMU无条件接受报文,直到物理链路排空。
正常情况下,DCU内部以流水线方式处理报文,由硬件实现。考虑到硬件实现的修改复杂,为了增加***的容错性、灵活性,引入微操作来实现协议的可配置,可以通过修改微命令来实现不同的一致性协议,通过所述请求报文或应答报文匹配到对应的微操作码进行相应动作的具体过程包括:根据配置寄存器来判断是否进入调试模式,若进入调试模式,通过对应的请求报文或应答报文的命令编码寻址到微程序的入口地址,获取对应的微操作码进行相应动作,然后根据微程序中的微地址寻址下一条微程序,并获取对应的下一微操作码,直到微程序中的退出位有效时,完成微程序的执行。
为了增加设计的容错性,引入了调试模式。正常情况下,请求在流水线中进行处理,在调试模式下,单步执行,请求处理通过微操作进行控制,微操作通过存储在微操作存储器中的微指令实现。每条微指令由微程序地址和微操作码组成,微程序地址为程序地址指出下一条微程序的地址,微操作码指出当前微程序要进行的动作。在调试模式下,首先通过该请求或应答的命令编码寻址到微程序的入口地址,然后便根据微程序中的微地址寻址下一条微程序,直到微程序中的退出位有效时,完成本次微程序的执行。微操作码的含义如下:Tag分配使能、SNP使能、请求产生COMP使能、DBID响应使能等等。如图5所示,一个请求或应答,在进行DCU操作时,会根据配置寄存器来判断是否进入调试模式。进入调试模式后,会根据请求或应答的命令编码找到微程序的入口地址,然后根据微程序的微地址寻找下一条微程序,直到微程序的退出位有效。不同功能的实现依赖于不同使能信号的组合。
将所述请求报文或者应答报文进行流水线处理的过程按照前文内容所述,具体包括:
DCU接受L2Cache的请求报文,缓存并等待被选取,若被选取的请求报文未命中当前正在进行处理的目录项,对所述请求报文用目录表进行流水操作,若被选取请求报文命中当前正在进行处理的目录项,将所述请求报文缓存并等待被选取,直到未命中当前正在进行处理的目录项;
DCU向L2Cache发送监听请求,L2Cache处理监听请求并将处理结果封装为应答报文;
所述L2Cache若为本地L2Cache,向DCU发送应答报文,所述L2Cache若为其他L2Cache,应答报文发送到片上网络中,DCU获取本地L2Cache或者片上网络的应答报文,缓存并等待被选取,对被选取的应答报文用目录表进行流水操作。
用目录表进行流水操作按照前文所述,包括:
第一级:目录查找,确认请求或应答报文中的地址目录;
第二级:目录读出,本站流水线等待目录读出;
第三级:数据校验,确认读出的数据是否正确;
第四级:数据纠错,对目录读出数据进行纠错;
第五级:目录比较,目录存储器中的内容和报文中的内容进行比较;
第六级:目录命中,确认目录是否被替换;
第七级:目录产生,根据目录内容、报文信息产生对应的响应和监听操作;
第八级:目录写入,将新产生的目录项和校验位写入目录存储器中。
在本实施例的机制中,用目录表进行流水操作之前还包括暂存报文的步骤,具体包括:若存在目录冲突,或者目录忙,或者目录满,或者目录项正在替换缓冲区,将请求报文或者应答报文缓存并等待被选取。
在本实施例的机制中,将请求报文或者应答报文缓存并等待被选取前,还判断已暂存的报文数量是否达到预设阈值,是则DCU向L2Cache发送重试响应,L2Cache等到Grant后,重新发送对应的报文。
根据图6所构建的片上网络实例结构。目录控制器模块DCU和IO控制器IMU连接在不同的路由节点上,二者之间的通信需要借助片上网络NoC。在一般情况下,目录控制器模块DCU和IO控制器IMU之间的通信流程如下,目录控制器模块DCU向IO控制器IMU发出不带数据的请求,IO控制器IMU根据自身缓冲区情况,向目录控制器模块DCU返回响应号,目录控制器模块DCU根据响应传输具体数据,这是一种可靠通信,可以保证目录控制器模块DCU发送的数据可以被处理。然而当目录控制器模块DCU和IO控制器IMU挂载在不同的路由节点,双方需要三次通信才能完成一次操作,这种通信就会产生比较大的开销。因此在目录控制器模块DCU向IO控制器IMU发送请求时,报文直接封装具体数据,选择响应通道传输。
如图6所示,IMU5向IMU3发送请求报文,按照YX路由策略,请求报文到达DCU6;DCU6向IMU发送请求报文,经由响应通道,到达IMU3;IMU3将处理结果封装成响应报文,通过NoC网络直接发送回IMU5,当IMU5收到响应报文,一次请求操作完成。一种特殊情况下,IMU3和IMU5之间互相访问,就会形成图6所示环路,当环路中报文数量过多时,就会造成死锁。产生过程如下:IMU3和IMU5互相发送访存请求,IMU5的响应报文经由通道0,通道1,通道2,由于DCU6向IMU3发送请求报文,因此二者共用物理通道4;同理IMU3的响应报文经由通道5、通道6,通道7,共用物理通道9。IO控制器IMU中请求报文的释放需要响应报文的发出,正常情况下,IO控制器IMU的访存请求执行较慢,因此来自目录控制器模块DCU的请求报文会堵塞通道4和通道9,进而影响IO控制器IMU的响应报文的传输。随着报文在物理通道的积累,最终会形成闭环,导致死锁。
借助目录控制器模块DCU中的调试模式来解决以上死锁问题。具体实现为,在目录控制器模块DCU的内部维护一个计数器并且维护一个专用缓冲区,用来记录已经发送的报文,缓冲区的深度和物理通道4或9可以容纳的报文最大数量相同。当目录控制器模块DCU响应通道超时未发出报文,即认为可能死锁,将目录控制器模块DCU进入调试模式,并将缓冲区中的报文重发。同样在IO控制器IMU中,检测到超时状态,则IO控制器IMU负责无条件接受报文,但并不具体处理,目的在于将拥堵的物理链路排空。目录控制器模块DCU进入调试模式后,有两个特点,一是报文的处理不再按照流水方式,这样可以减少拥堵。二是目录控制器模块DCU对IMU的访问转换成为可靠方式,即目录控制器模块DCU首先向IO控制器IMU发出请求报文,通过请求通道和片上网络NoC,到达IO控制器IMU,直至IO控制器IMU返回DBID号,然后从响应通道向IO控制器IMU发送封装有具体数据的请求报文。两种方式综合作用,可以有效解除死锁,缓解网络的拥堵。
上述只是本发明的较佳实施例,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。因此,凡是未脱离本发明技术方案的内容,依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均应落在本发明技术方案保护的范围内。

Claims (10)

1.一种面向多核处理器目录协议的可配置微操作机制,应用于片上网络,其特征在于,包括以下步骤:
目录控制器模块DCU和L2Cache交互时,目录控制器模块DCU接受请求报文或者应答报文之后,判断是否进入调试模式,是则通过所述请求报文或应答报文匹配到对应的微操作码进行相应动作,否则将所述请求报文或者应答报文进行流水线处理;
目录控制器模块DCU和IMU交互时,缓存目录控制器模块DCU已发出的报文并判断发出报文是否超时,是则重发缓存的报文,同时IMU无条件接受报文,直到物理链路排空。
2.根据权利要求1所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,通过所述请求报文或应答报文匹配到对应的微操作码进行相应动作的具体过程包括:根据配置寄存器来判断是否进入调试模式,若进入调试模式,通过对应的请求报文或应答报文的命令编码寻址到微程序的入口地址,获取对应的微操作码进行相应动作,然后根据微程序中的微地址寻址下一条微程序,并获取对应的下一微操作码,直到微程序中的退出位有效时,完成微程序的执行。
3.根据权利要求2所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,所述微操作码包括Tag分配使能、SNP使能、请求产生COMP使能、DBID响应使能中的一种或多种。
4.根据权利要求1所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,将所述请求报文或者应答报文进行流水线处理的过程包括:
目录控制器模块DCU接受L2Cache的请求报文,缓存并等待被选取,若被选取的请求报文未命中当前正在进行处理的目录项,对所述请求报文用目录表进行流水操作,若被选取请求报文命中当前正在进行处理的目录项,将所述请求报文缓存并等待被选取,直到未命中当前正在进行处理的目录项;
目录控制器模块DCU向L2Cache发送监听请求,L2Cache处理监听请求并将处理结果封装为应答报文;
所述L2Cache若为本地L2Cache,向目录控制器模块DCU发送应答报文,所述L2Cache若为其他L2Cache,应答报文发送到片上网络中,目录控制器模块DCU获取本地L2Cache或者片上网络的应答报文,缓存并等待被选取,对被选取的应答报文用目录表进行流水操作。
5.根据权利要求4所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,所述用目录表进行流水操作包括:
第一级:目录查找,确认请求或应答报文中的地址目录;
第二级:目录读出,本站流水线等待目录读出;
第三级:数据校验,确认读出的数据是否正确;
第四级:数据纠错,对目录读出数据进行纠错;
第五级:目录比较,目录存储器中的内容和报文中的内容进行比较;
第六级:目录命中,确认目录是否被替换;
第七级:目录产生,根据目录内容、报文信息产生对应的响应和监听操作;
第八级:目录写入,将新产生的目录项和校验位写入目录存储器中。
6.根据权利要求4所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,用目录表进行流水操作之前还包括暂存报文的步骤,具体包括:若存在目录冲突,或者目录忙,或者目录满,或者目录项正在替换缓冲区,将请求报文或者应答报文缓存并等待被选取。
7.根据权利要求6所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,将请求报文或者应答报文缓存并等待被选取前,还判断已缓存的报文数量是否达到预设阈值,是则目录控制器模块DCU向L2Cache发送重试响应,L2Cache等到Grant后,重新发送对应的报文。
8.根据权利要求1所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,重发缓存的报文的过程包括:目录控制器模块DCU首先向下一IMU发出请求报文,直至IMU返回DBID号,然后从向下一IMU发送封装有具体数据的请求报文。
9.根据权利要求1~8任一所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,所述目录控制器模块DCU包含:
输入缓冲器ReqCmd,用于接受并存放来自L2Cache的请求报文;
应答通道,用于接收并存放来自本地L2Cache或者片上网络的应答报文,包括输入缓冲器AckCmd、输入缓冲器AckData;
冲突请求缓冲器CflBuf,用于存放由于目录冲突导致的暂时不能处理的报文;
重试缓冲器RtyBuf,用于暂存目前不能处理的请求;
HeadQue,用于记录是当前正在进行处理的目录项;
多路选择器,用于在输入缓冲器ReqCmd、冲突请求缓冲器CflBuf、重试缓冲器RtyBuf中选择合适的报文进行后续操作;
目录表DirTab,用于记录Cache中数据副本的使用情况,并且根据当前命令和目录状态进行跟踪与修改。
10.根据权利要求9所述的面向多核处理器目录协议的可配置微操作机制,其特征在于,所述目录控制器模块DCU还包含:
输出缓冲器RspCmdBuf,用于存放到L2Cache的命令;
输出缓冲器RspDatBuf,用于存放到L2Cache的数据响应报文;
输出缓冲器ReqCmdBuf,用于存放到MCU的命令;
输出缓冲器ReqDatBuf,用于存放到MCU的数据请求报文;
输出缓冲器SnpBuf,用于存放到L2C的正常监听操作请求报文
输出缓冲器EvtBuf,用于存放到L2C的由于目录替换产生的监听操作报文。
CN202111471222.8A 2021-12-03 2021-12-03 面向多核处理器目录协议的可配置微操作机制 Pending CN114153756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111471222.8A CN114153756A (zh) 2021-12-03 2021-12-03 面向多核处理器目录协议的可配置微操作机制

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111471222.8A CN114153756A (zh) 2021-12-03 2021-12-03 面向多核处理器目录协议的可配置微操作机制

Publications (1)

Publication Number Publication Date
CN114153756A true CN114153756A (zh) 2022-03-08

Family

ID=80452598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111471222.8A Pending CN114153756A (zh) 2021-12-03 2021-12-03 面向多核处理器目录协议的可配置微操作机制

Country Status (1)

Country Link
CN (1) CN114153756A (zh)

Similar Documents

Publication Publication Date Title
US6577542B2 (en) Scratchpad memory
US6757768B1 (en) Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node
US6892298B2 (en) Load/store micropacket handling system
US5020020A (en) Computer interconnect system with transmit-abort function
US7069373B2 (en) USB endpoint controller flexible memory management
CN108205510B (zh) 数据处理
US20030051076A1 (en) Methods and system for pre-fetching descriptors
US10225168B2 (en) Interface apparatus and memory bus system
US8943507B2 (en) Packet assembly module for multi-core, multi-thread network processors
US9372800B2 (en) Inter-chip interconnect protocol for a multi-chip system
US9015380B2 (en) Exchanging message data in a distributed computer system
JPH0944424A (ja) 遠隔情報処理システム間のメッセージ伝送方法
CN112559436B (zh) 一种rdma通信设备的上下文访问方法及***
US7418559B2 (en) Address snoop method and multi-processor system
US7552232B2 (en) Speculative method and system for rapid data communications
US6263393B1 (en) Bus switch for realizing bus transactions across two or more buses
US20050076177A1 (en) Storage device control unit and method of controlling the same
US20020112105A1 (en) Method and apparatus for efficient messaging between memories across a PCI bus
EP3896881B1 (en) Harq data storage management method and device and harq data buffer
US6678722B1 (en) Interprocessor communication system for parallel processing
CN114153756A (zh) 面向多核处理器目录协议的可配置微操作机制
JP2002024007A (ja) プロセッサシステム
JP2710587B2 (ja) 情報処理システム
JP2971119B2 (ja) 複数プロセッサシステムにおける高速データ転送方式
JPH11203260A (ja) マルチプロセッサシステム及びマルチプロセッサシステムにおけるデータ転送方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination