CN114137881A - 一种芯片唤醒装置、方法及其介质 - Google Patents

Abstract

本申请公开了一种芯片唤醒装置、方法及介质，针对目前使用锁存器实现多唤醒源唤醒芯片造成的GPIO资源浪费的问题，提供一种芯片唤醒装置，包括：控制器、外部唤醒源、电平保持电路、唤醒电路和检测电路；电平保持电路与外部唤醒源连接，用于保持电平信号；唤醒电路与各电平保持电路和控制器的唤醒端连接，外部唤醒源输入的电平信号能通过唤醒电路输入至唤醒端以唤醒控制器；检测电路与对应的电平保持电路和控制器的使能端以及对应的检测端连接，用于当控制器被唤醒后，且使能端为允许状态时，进行检测以确定唤醒控制器的外部唤醒源从而实现仅需一个使能端即可控制电路，节省了芯片的GPIO资源。

Description

一种芯片唤醒装置、方法及其介质

技术领域

本申请涉及低功耗芯片唤醒领域，特别是涉及一种芯片唤醒装置、方法及其介质。

背景技术

目前，在物联网的应用产品开发中，通常都是有多个唤醒需求的，例如使用多个案件或多个外部中断触发等作为外部唤醒源，但是由于物联网所需要使用的低功耗芯片的底部资源有限，其能直接提供唤醒功能的通用输入/输出口(General Purpose InputOutput，GPIO)仅有一个，其他GPIO以与能直接唤醒芯片的GPIO连接等形式，间接提供唤醒功能，且数量有限，不足以支持过多的外部唤醒源，所以目前通常采用每一个外部唤醒源连接一个能支持唤醒功能的GPIO，通过锁存器将GPIO的状态保存，待芯片被唤醒后再进行处理以识别是那个外部唤醒源唤醒的芯片。

目前通常使用的锁存器对GPIO状态进行保存以待芯片被唤醒时，得以识别是何种外部唤醒源对芯片进行唤醒，从而实现多唤醒源唤醒芯片的功能，但使用锁存器的话，除去必要的一个GPIO用于唤醒芯片外，还需要使用GPIO对锁存器进行控制，根据锁存器型号、结构的不同，控制所需要使用的GPIO的数量不同，但至少需要两个，对原本就不富裕的GPIO资源造成了浪费。

所以，现在本领域的技术人员亟需要一种芯片唤醒装置，解决目前使用锁存器实现多外部唤醒源唤醒芯片造成的GPIO资源浪费的问题。

发明内容

本申请的目的是提供一种芯片唤醒装置、方法及其介质，解决目前使用锁存器实现多外部唤醒源唤醒芯片造成的GPIO资源浪费的问题。

为解决上述技术问题，本申请提供一种芯片唤醒装置，包括：控制器、外部唤醒源、电平保持电路、唤醒电路和检测电路；电平保持电路与外部唤醒源连接，用于当外部唤醒源输入电平信号时，保持电平信号，其中，每一个外部唤醒源对应一个电平保持电路；唤醒电路与各电平保持电路和控制器的唤醒端连接，当外部唤醒源输入电平信号时，电平信号通过唤醒电路输入至唤醒端以唤醒控制器；检测电路与对应的电平保持电路和控制器的使能端以及对应的检测端连接，用于当控制器被唤醒后，且使能端为允许状态时，进行检测以确定唤醒控制器的外部唤醒源。

优选地，外部唤醒源为按键开关，电平保持电路包括：第一电阻、第二电阻、第三电阻、第一电容、第二电容和第一晶体管；第一电阻的第一端与电源正极和第一晶体管的第一端连接，第一电阻的第二端与第一电容的第一端、第一晶体管的第二端和按键开关的第一端连接；第一电容的第二端与按键开关的第二端、第二电容的第二端和第三电阻的第二端连接，并接地；第二电阻的第一端与第一晶体管的第三端连接，第二电阻的第二端与第二电容的第一端和第三电阻的第一端连接。

优选地，唤醒电路包括：第四电阻、第三电容和二极管；第四电阻的第一端与电源正极连接，第四电阻的第二端与第三电容的第一端和唤醒端连接；第三电容的第二端接地；按键开关通过二极管与唤醒端连接，其中，每个按键开关分别对应一个二极管，按键开关的第一端连接对应的二极管的负极，各二极管的正极都与唤醒端连接。

优选地，检测电路包括：第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第二晶体管和第三晶体管；第五电阻的第一端与第二晶体管的第一端和电平保持电路中的第三电阻的第一端连接，第五电阻的第二端与第二晶体管的第二端和第六电阻的第一端连接；第六电阻的第二端与第三晶体管的第三端连接；第二晶体管的第三端与第七电阻的第一端连接；第七电阻的第二端与第三晶体管的第一端、第八电阻的第二端和电平保持电路的第三电阻的第二端连接；第八电阻的第一端与第三晶体管的第二端和第九电阻的第二端连接；第九电阻的第一端与使能端连接。

优选地，第一晶体管为场效应管。

优选地，第二晶体管和第三晶体管为三极管。

为解决上述技术问题，本申请还提供一种芯片唤醒方法，应用于上述的芯片唤醒装置，包括：当接收到唤醒信号时，将使能端置为阻断状态；当检测到APP运行时，将使能端置为允许状态；通过检测电路进行检测，确定本次的外部唤醒源。

为解决上述技术问题，本申请还提供一种芯片唤醒装置，包括：阻断模块，用于当接收到唤醒信号时，将使能端置为阻断状态；允许模块，用于当检测到APP运行时，将使能端置为允许状态；检测模块，用于通过检测电路进行检测，确定本次的外部唤醒源。

为解决上述技术问题，本申请还提供一种芯片唤醒装置，包括：存储器，用于存储计算机程序；处理器，用于执行计算机程序时实现如上述的芯片唤醒方法的步骤。

为解决上述技术问题，本申请还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述的芯片唤醒方法的步骤。

本申请提供的芯片唤醒装置，通过保持电路实现外部唤醒源输入的电平信号的保持，当芯片被唤醒电路唤醒后，可以通过检测电路对被保持的电平信号进行检测，由于每个外部唤醒源与保持电路、检测电路和控制器的检测端一一对应，所以控制器能够检测出本次进行唤醒的外部唤醒源，又由于控制检测电路只需一个使能端，也即仅占用一个GPIO用于对外部电路进行控制，节省了芯片的GPIO资源，使节省下来的GPIO用于更多的外部唤醒源检测，使得在芯片的总GPIO资源不变的情况下，可以外接更多的外部唤醒源并实现外部唤醒源的检测。

本申请提供的芯片唤醒方法、装置、及计算机可读存储介质，与上述装置对应，效果同上。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种芯片唤醒装置的结构图；

图2为本发明提供的电平保持电路和检测电路的电路图；

图3为本发明提供的唤醒电路的电路图；

图4为本发明提供的另一种芯片唤醒装置的结构图；

图5为本发明提供的另一种芯片唤醒装置的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种芯片唤醒装置、方法及其介质。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

在实际的部分应用场景中，对芯片持续工作的时间有较高的要求，这就需要选择功耗较为低的芯片，同时，也需要芯片在不工作时能进入休眠状态，最大程度降低功耗，而需要芯片进行控制时，又能被及时唤醒。而满足上述要求的低功耗芯片，由于底部资源的限制，通常仅具有唯一的唤醒端，仅连接一个外部唤醒源12无法满足多唤醒需求，而连接多个外部唤醒源12又当外部唤醒源12输入唤醒信号时，无法判断是那个外部唤醒源12唤醒的，同样不满足多唤醒需求，所以目前通常使用外接锁存器，将外部唤醒源12输入的用于唤醒的电平信号保存起来，当芯片被唤醒后，通过检测是对应哪个外部唤醒源12的GPIO有电平信号，就能得知本次唤醒芯片的外部唤醒源12。但是无论使用何种类型、型号的锁存器，其除去必要的连接在芯片唯一唤醒端之外，还需要至少两个GPIO实现芯片对锁存器的控制，浪费了本就不富裕的GPIO资源，所以，本申请提供一种芯片唤醒装置，如图1所示，包括：控制器11、外部唤醒源12、电平保持电路13、唤醒电路14和检测电路15；

电平保持电路13与外部唤醒源12连接，用于当外部唤醒源12输入电平信号时，保持电平信号，其中，每一个外部唤醒源12对应一个电平保持电路13；唤醒电路14与各电平保持电路13和控制器11的唤醒端连接，当外部唤醒源12输入电平信号时，电平信号通过唤醒电路14输入至唤醒端以唤醒控制器11；检测电路15与对应的电平保持电路13和控制器11的使能端以及对应的检测端连接，用于当控制器11被唤醒后，且使能端为允许状态时，进行检测以确定唤醒控制器11的外部唤醒源12。

需要说明的是，本申请对于外部唤醒源12的种类和数量不做限制，外部唤醒源12可以是按键开关S1，也可以是外部中断触发等，可以是一个也可以是多个，但要注意的是，外部唤醒源12与保持电路和控制器11的检测端一一对应，所以在确定外接的外部唤醒源12的数量时，需要结合多唤醒源唤醒需求以及控制器11除去唤醒端之外的其他GPIO数量综合考虑。

为进一步说明本申请所提供的一种芯片唤醒装置是如何进行检测的，下面将举例以进行详细说明。

一种低功耗芯片有4个GPIO，分别为GPIO1、GPIO2、GPIO3和GPIO4，其中，唯一具有唤醒功能的GPIO为GPIO1，所以上述装置中的唤醒端即为GPIO1；而上述的使能端则可以在剩下的三个GPIO中任意选择，本示例暂定为GPIO2，所以余下的GPIO3和GPIO4作为两个检测端，分别对应两个外部唤醒源12，GPIO3对应外部唤醒源A，GPIO4对应外部唤醒源B，每个外部唤醒源12和GPIO之间，通过独立的电平保持电路13和检测电路15连接；当两个外部唤醒源12其中一个输入电平信号时，唤醒端收到唤醒信号，芯片被唤醒，此时使能端为阻断状态，当芯片检测到应用程序(APP)开始运行后，将使能端置为允许状态，通过检测是GPIO3还是GPIO4处有电平信号输入，即可得知是外部唤醒源A还是外部唤醒源B唤醒的芯片。

容易理解的是，当需要扩展外部唤醒源12时，新增保持电路和检测电路15即可，可共用一个唤醒电路14。

为进一步说明本申请提供的一种芯片唤醒装置，本实施例将对电平保持电路13的具体实施形式进行详细说明，如图2所示，外部唤醒源12为按键开关S1，电平保持电路13包括：第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第二电容C2和第一晶体管Q1；

第一电阻R1的第一端与电源正极(VCC)和第一晶体管Q1的第一端连接，第一电阻R1的第二端与第一电容C1的第一端、第一晶体管Q1的第二端和按键开关S1的第一端连接；第一电容C1的第二端与按键开关S1的第二端、第二电容C2的第二端和第三电阻R3的第二端连接，并接地(GND)；第二电阻R2的第一端与第一晶体管Q1的第三端连接，第二电阻R2的第二端与第二电容C2的第一端和第三电阻R3的第一端连接。

值得注意的是，图2中的网络标号KEY1表示与唤醒电路14连接，另外，本实施例也未对第一晶体管Q1的具体形式作出限制，可以是场效应管、晶闸管或是三极管，但提供一种优选的实施方案：第一晶体管Q1为场效应管。

优选第一晶体管Q1为场效应管的优势在于：场效应管具有噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点。

对应的，当第一晶体管Q1为场效应管时，第一晶体管Q1的第一端为场效应管的源极，第一晶体管Q1的第二端为场效应管的栅极，第一晶体管Q1的第三端为场效应管的漏极。

容易理解的是，本实施例提供的电平保持电路13仅为与一个外部唤醒源12对应的电平保持电路13，其他外部唤醒源12对应的电平保持电路13与本实施例的并无明显区别，故本实施例在此不做赘述。

为进一步说明本申请提供的一种芯片唤醒装置，本实施例还对唤醒电路14的具体实施形式进行详细说明，如图3所示，唤醒电路14包括：第四电阻R4、第三电容C3和二极管；

第四电阻R4的第一端与电源正极连接，第四电阻R4的第二端与第三电容C3的第一端和唤醒端连接；第三电容C3的第二端接地；按键开关S1通过二极管与唤醒端连接，其中，每个按键开关S1分别对应一个二极管，按键开关S1的第一端连接对应的二极管的负极，各二极管的正极都与唤醒端连接。

值得注意的是，图3中的网络标号INT PIN表示与控制器11的唤醒端连接，而网络标号KEY1即表示与上述电平保持电路13连接，而KEY2即为与另一电平保持电路13连接的部分，图3所示的唤醒电路14的电路图仅外连接了两个电平保持电路13，也即对应的实施背景为外部唤醒源12为两个，所以相应的二极管也为两个，分别为第一二极管D1和第二二极管D2，若需要额外添加新的外部唤醒源12，只需扩展相应的电平保持电路13并采用与上述同样的连接关系即可。

另外，本实施例也未对第二晶体管Q2的具体形式作出限制，可以是场效应管、晶闸管或是三极管，但提供一种优选的实施方案：第二晶体管Q2为三极管。

对应的，当第二晶体管Q2为三极管时，第二晶体管Q2的第一端为三极管的发射极，第二晶体管Q2的第二端为三极管的基极，第二晶体管Q2的第三端为三极管的集电极。

为进一步说明本申请提供的一种芯片唤醒装置，本实施例还对检测电路15的具体实施形式进行详细说明，如图2所示，检测电路15包括：第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第二晶体管Q2和第三晶体管Q3；

第五电阻R5的第一端与第二晶体管Q2的第一端和电平保持电路13中的第三电阻R3的第一端连接，第五电阻R5的第二端与第二晶体管Q2的第二端和第六电阻R6的第一端连接；第六电阻R6的第二端与第三晶体管Q3的第三端连接；第二晶体管Q2的第三端与第七电阻R7的第一端连接；第七电阻R7的第二端与第三晶体管Q3的第一端、第八电阻R8的第二端和电平保持电路13的第三电阻R3的第二端连接；第八电阻R8的第一端与第三晶体管Q3的第二端和第九电阻R9的第二端连接；第九电阻R9的第一端与使能端连接。

值得注意的是，图2中的网络标号KEY1 PIN表示与该检测电路15对应的检测端连接，而网络标号CTRL表示与控制器11的使能端连接。

优选第二晶体管Q2和第三晶体管Q3为三极管的优势在于：三极管开关速度高，成本低廉，可以提高电路的效率。

由上述可知，本申请所提供的一种芯片唤醒装置通过每个检测端对应一个外部唤醒源12，且电平保持电路13能够将外部唤醒源12输入的电平信号保持，当芯片被唤醒时，通过检测所有的检测端是否有电平信号即可判断出本次唤醒芯片的外部唤醒源12，从而实现单唤醒端的芯片的多外部唤醒源12唤醒，同时，由于控制检测电路15仅需要一个使能端进行控制，所以相对于目前使用的锁存器的方法，进一步节省了芯片的GPIO资源，使得在芯片的GPIO资源有限的前提下，实现更多的外部唤醒源12唤醒芯片。

在上述实施例中，对于一种芯片唤醒装置进行了详细描述，本申请还提供一种芯片唤醒方法，应用于上述的芯片唤醒装置，包括：

S101：当接收到唤醒信号时，将使能端置为阻断状态。

S102：当检测到APP运行时，将使能端置为允许状态。

S103：通过检测电路15进行检测，确定本次的外部唤醒源12。

在嵌入式操作***中，芯片刚从休眠模式被唤醒时，需要启动装载(BootLoader)进行硬件设备的初始化、以及建立内存空间映射图，从而将***的软硬件环境带到一个合适状态，以便为最终调用操作***内核准备好正确的环境，但是又由于在进行BootLoader时，会有电平的波动，此时会对与其连接的电路产生一定的影响，所以，在芯片刚被唤醒时，将使能端置为阻断状态，检测电路15等电路不会受到BootLoader的影响，而当芯片开始运行应用时，说明BootLoader已经结束，此时将使能端置为允许状态，以便于芯片能够通过检测电路15确定本次唤醒芯片的外部唤醒源12。

本实施例提供的一种芯片唤醒方法与上述芯片唤醒装置对应，除去能带来上述装置所对应的有益效果之外，还可以避免当芯片处于BootLoader状态下产生的电平波动对电路的影响，进一步提高了芯片唤醒装置的稳定性和可靠性。

同样的，本申请还提供与上述方法对应的芯片唤醒装置的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。

基于功能模块，如图4所示，本申请提供一种芯片唤醒装置，包括：

阻断模块21，用于当接收到唤醒信号时，将使能端置为阻断状态。

允许模块22，用于当检测到APP运行时，将使能端置为允许状态。

检测模块23，用于通过检测电路15进行检测，确定本次的外部唤醒源12。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图5为本申请另一实施例提供的一种芯片唤醒装置的结构图，如图5所示，一种芯片唤醒装置包括：存储器30，用于存储计算机程序；

处理器31，用于执行计算机程序时实现如上述实施例一种芯片唤醒方法的步骤。

本实施例提供的一种芯片唤醒装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。

其中，处理器31可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器31可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器31也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器31可以在集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器31还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器30可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器30还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器30至少用于存储以下计算机程序301，其中，该计算机程序被处理器31加载并执行之后，能够实现前述任一实施例公开的一种芯片唤醒方法的相关步骤。另外，存储器30所存储的资源还可以包括操作***302和数据303等，存储方式可以是短暂存储或者永久存储。其中，操作***302可以包括Windows、Unix、Linux等。数据303可以包括但不限于一种芯片唤醒方法等。

在一些实施例中，一种芯片唤醒装置还可包括有显示屏32、输入输出接口33、通信接口34、电源35以及通信总线36。

本领域技术人员可以理解，图5中示出的结构并不构成对一种芯片唤醒装置的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的一种芯片唤醒装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：一种芯片唤醒方法。

最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本申请所提供的一种芯片唤醒装置、方法及其介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种芯片唤醒装置，其特征在于，包括：控制器、外部唤醒源、电平保持电路、唤醒电路和检测电路；

所述电平保持电路与所述外部唤醒源连接，用于当所述外部唤醒源输入电平信号时，保持所述电平信号，其中，每一个所述外部唤醒源对应一个所述电平保持电路；所述唤醒电路与各所述电平保持电路和所述控制器的唤醒端连接，当所述外部唤醒源输入所述电平信号时，所述电平信号通过所述唤醒电路输入至所述唤醒端以唤醒所述控制器；所述检测电路与对应的所述电平保持电路和所述控制器的使能端以及对应的检测端连接，用于当所述控制器被唤醒后，且所述使能端为允许状态时，进行检测以确定唤醒所述控制器的所述外部唤醒源。

2.根据权利要求1所述的芯片唤醒装置，其特征在于，所述外部唤醒源为按键开关，所述电平保持电路包括：第一电阻、第二电阻、第三电阻、第一电容、第二电容和第一晶体管；

所述第一电阻的第一端与电源正极和所述第一晶体管的第一端连接，所述第一电阻的第二端与所述第一电容的第一端、所述第一晶体管的第二端和所述按键开关的第一端连接；所述第一电容的第二端与所述按键开关的第二端、所述第二电容的第二端和所述第三电阻的第二端连接，并接地；所述第二电阻的第一端与所述第一晶体管的第三端连接，所述第二电阻的第二端与所述第二电容的第一端和所述第三电阻的第一端连接。

3.根据权利要求2所述的芯片唤醒装置，其特征在于，所述唤醒电路包括：第四电阻、第三电容和二极管；

所述第四电阻的第一端与电源正极连接，所述第四电阻的第二端与所述第三电容的第一端和所述唤醒端连接；所述第三电容的第二端接地；所述按键开关通过所述二极管与所述唤醒端连接，其中，每个所述按键开关分别对应一个所述二极管，所述按键开关的第一端连接对应的所述二极管的负极，各所述二极管的正极都与所述唤醒端连接。

4.根据权利要求3所述的芯片唤醒装置，其特征在于，所述检测电路包括：第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第二晶体管和第三晶体管；

所述第五电阻的第一端与所述第二晶体管的第一端和所述电平保持电路中的所述第三电阻的第一端连接，所述第五电阻的第二端与所述第二晶体管的第二端和所述第六电阻的第一端连接；所述第六电阻的第二端与所述第三晶体管的第三端连接；所述第二晶体管的第三端与所述第七电阻的第一端连接；所述第七电阻的第二端与所述第三晶体管的第一端、所述第八电阻的第二端和所述电平保持电路的所述第三电阻的第二端连接；所述第八电阻的第一端与所述第三晶体管的第二端和所述第九电阻的第二端连接；所述第九电阻的第一端与所述使能端连接。

5.根据权利要求2所述的芯片唤醒装置，其特征在于，所述第一晶体管为场效应管。

6.根据权利要求4所述的芯片唤醒装置，其特征在于，所述第二晶体管和所述第三晶体管为三极管。

7.一种芯片唤醒方法，其特征在于，应用于权利要求1至6任意一项所述的芯片唤醒装置，包括：

当接收到唤醒信号时，将使能端置为阻断状态；

当检测到APP运行时，将所述使能端置为允许状态；

通过检测电路进行检测，确定本次的外部唤醒源。

8.一种芯片唤醒装置，其特征在于，包括：

阻断模块，用于当接收到唤醒信号时，将使能端置为阻断状态；

允许模块，用于当检测到APP运行时，将所述使能端置为允许状态；

检测模块，用于通过检测电路进行检测，确定本次的外部唤醒源。

9.一种芯片唤醒装置，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求7的芯片唤醒方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求7所述的芯片唤醒方法的步骤。

Images