CN114127950A - 用于增强高电子迁移率晶体管的高电压操作的电容网络及其中的方法 - Google Patents

用于增强高电子迁移率晶体管的高电压操作的电容网络及其中的方法 Download PDF

Info

Publication number
CN114127950A
CN114127950A CN202080050614.4A CN202080050614A CN114127950A CN 114127950 A CN114127950 A CN 114127950A CN 202080050614 A CN202080050614 A CN 202080050614A CN 114127950 A CN114127950 A CN 114127950A
Authority
CN
China
Prior art keywords
field plate
potential
capacitive network
field
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080050614.4A
Other languages
English (en)
Inventor
杨国彰
S·杰奥尔杰斯库
A·库迪莫夫
K·瓦拉达拉詹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN114127950A publication Critical patent/CN114127950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本文提供了用于增强高电子迁移率晶体管(HEMT)的高电压操作的电容网络。集成和/或外部电容网络可以被设置有固定数目的电容耦合场板，以在漂移区域中分布电场。电容耦合场板可以有利地制作在相同的金属层上以降低成本；并且可以提供电容网络来控制场板电势。可以通过电容网络预先确定每个场板上的电势，从而沿着漂移区域产生均匀的和/或大体上均匀的电场分布。

Description

用于增强高电子迁移率晶体管的高电压操作的电容网络及其 中的方法
相关申请的交叉引用
本申请要求享有于2019年7月12日提交的第62/873,307号美国临时申请的权益，所述美国临时申请通过引用整体并入本文。
公开内容的领域
本发明涉及用于增强高电子迁移率晶体管(HEMT)的高电压操作的电容网络，并且更具体地涉及具有经由电容网络耦合的场板(field plate)的横向型氮化镓(GaN)HEMT。
背景信息
氮化镓(GaN)和其他宽带隙第三族氮化物基直接过渡半导体材料表现出高击穿电场并且有助于高电流密度。就此而言，在功率和高频应用中，GaN基半导体器件作为硅基半导体器件的替代物被积极研究。例如，相对于面积相当的硅功率场效应晶体管，GaN HEMT可以较高的击穿电压提供较低的比导通电阻(specific on resistance)。
功率场效应晶体管(FET)可以是增强型或耗尽型。增强型器件可以指当无施加的栅极偏压(bias)时(即，当栅极到源极偏压是零时)阻断电流(即，断开)的晶体管(例如，场效应晶体管)。相反，耗尽型器件可以指当栅极到源极偏压是零时允许电流(即，导通)的晶体管。
附图说明
参考以下附图描述了用于增强高电子迁移率晶体管(HEMT)的高电压操作的电容网络的非限制性和非穷举性实施方案，其中除非另有说明，否则相同的参考数字在所有各个视图中指代相同的部分。
图1A例示了根据一实施方案的包括电容网络的器件横截面的简化示意图。
图1B例示了根据一实施方案的包括电容网络的器件横截面的示意图。
图1C例示了根据一实施方案的包括电容网络的器件横截面的示意图。
图2A例示了根据一实施方案的包括电容网络的器件的示意图。
图2B例示了根据一实施方案的包括电容网络的器件的示意图。
图2C例示了根据一实施方案的包括电容网络的器件的示意图。
图2D例示了根据一实施方案的包括电容网络的器件的示意图。
图3A例示了根据一实施方案的包括电势等值线(potential contour)的器件横截面。
图3B例示了根据一实施方案的包括电势等值线的器件横截面。
图3C例示了根据一实施方案的包括电势等值线的器件横截面。
图4A例示了根据一实施方案的电场和电势作为沿着漂移区域的距离的函数的图。
图4B例示了根据一实施方案的电场和电势作为沿着漂移区域的距离的函数的图。
图4C例示了根据一实施方案的电场和电势作为沿着漂移区域的距离的函数的图。
图5例示了根据一实施方案的对应于作为漏极电压的函数的场板电势的图。
图6例示了根据一实施方案的器件的俯视布局视图。
图7例示了根据一实施方案的用于在漂移区域中分布电场的概念流程图。
图8例示了用于高电压横向型氮化镓器件的传统场板设计。
图9例示了根据本文的教导的横向型氮化镓器件横截面和电示意图。
图10A例示了根据一实施方案的器件的俯视布局视图。
图10B例示了根据图10A的实施方案的条带(stripe)区域的俯视布局视图。
图11A例示了根据一实施方案的器件的俯视布局视图。
图11B例示了根据图11A的实施方案的条带区域的俯视布局视图。
图11C例示了根据图11A的实施方案的条带区域的横截面视图。
在附图的所有若干视图中，对应的参考字符指示对应的部件。技术人员将理解，附图中的元件是为了简化和清楚而例示的，并且不一定按比例绘制。例如，附图中的一些元件和层的尺寸可能相对于其他元件被夸大，以帮助改善对本文的教导的各实施方案的理解。此外，通常未描绘在商业上可行的实施方案中有用的或必要的常见但容易理解的元件、层和/或制程步骤，以便于较不妨碍对用于增强高电子迁移率晶体管的高电压操作的电容网络的这些各实施方案的查看。
具体实施方式
在以下描述中，阐述了许多具体细节，以提供对用于增强高电子迁移率晶体管的高电压操作的电容网络的透彻理解。然而，对于本领域普通技术人员将明显的是，不需要采用具体细节来实践本文的教导。在其他情况下，未详细描述众所周知的材料或方法，以避免模糊本公开内容。
贯穿本说明书提及“一个实施方案(one embodiment)”、“一实施方案(anembodiment)”、“一个实施例(one example)”或“一实施例(an example)”意味着，结合该实施方案或实施例描述的具体特征、结构、方法、制程和/或特性被包括在用于增强高电子迁移率晶体管的高电压操作的电容网络的至少一个实施方案中。因此，贯穿本说明书在各个地方出现的短语“在一个实施方案中”、“在一实施方案中”、“一个实施例”或“一实施例”不一定全指代相同的实施方案或实施例。此外，具体特征、结构、方法、制程和/或特性可以在一个或多个实施方案或实施例中以任何合适的组合和/或子组合进行组合。另外，应理解，随此提供的附图用于向本领域普通技术人员进行解释的目的，并且附图不一定按比例绘制。
在本申请的上下文中，当晶体管处于“断开状态”或“断开”时，晶体管阻断电流和/或基本上不传导电流。相反，当晶体管处于“导通状态”或“导通”时，晶体管能够显著地传导电流。通过实施例的方式，在一个实施方案中，高电压晶体管包括N沟道金属氧化物半导体(NMOS)场效应晶体管(FET)，其中在第一端子即漏极和第二端子即源极之间支持高电压。在一些实施方案中，当调节提供给负载的能量时，可以使用集成控制器电路来驱动功率开关。此外，出于本公开内容的目的，“接地”或“接地电势”指参考电压或电势，电子电路或集成电路(IC)的所有其他电压或电势都相对于该参考电压或电势来定义或量测。
如上文所描述的，相对于面积相当的硅功率场效应晶体管，HEMT和/或GaN HEMT可以较高的击穿电压提供较低的比导通电阻。然而，已经发现，HEMT和/或GaN HEMT的击穿电压可能受漂移区域中的不均匀电场限制。因此，可能期望找到在漂移区域中分布电场使得该电场变得均匀和/或大体上均匀的方式。
分布电场的传统方法包括使用场板。然而，用于高电压HEMT(例如，横向型高电压HEMT)的传统场板设计可能限于沿着漂移区域提供正方形电场分布；此外，传统场板设计可能需要厚的电介质来支持高击穿电压。这进而可能增加制程成本和复杂性。因此，可能也期望找到在不增加制程成本和复杂性的情况下分布电场的方式。
本文提供了用于增强高电子迁移率晶体管(HEMT)的高电压操作的电容网络。集成和/或外部电容网络可以被设置有固定数目的电容耦合场板，以在漂移区域中分布电场。电容耦合场板可以有利地被制作在相同的金属层上以降低成本；并且可以提供电容网络来控制场板电势。可以通过电容网络预先确定每个场板上的电势，从而沿着漂移区域产生均匀的和/或大体上均匀的电场分布。
图1A例示了根据一实施方案的包括电容网络140的器件横截面的简化示意图100a。简化示意图100a描绘了半导体层102，该半导体层102可以包括氮化铝镓(AlGaN)、氮化镓(GaN)和/或AlGaN和GaN二者的组合。简化示意图100a还描绘了与源极、栅极和漏极的互连。在一个实施方案中，互连层可以被识别为欧姆接触104-105、源极场板(SFP)106、漏极场板(DFP)107、通孔108-109、第一金属层110(即，到源极)、第一金属层111(即，到漏极)、通孔112-113、第二金属层114(即，到源极)和第二金属115(即，到漏极)。此外，栅极互连可以包括栅极场板120、通孔122和第一金属层124(即，到栅极)。
在栅极(GATE)与漏极(DRAIN)之间，沿着和/或靠近半导体层102的表面(即，顶部)可以存在漂移区域。沿着漂移区域，可以使用第一金属层制作场板131-134，使得场板131-134被设置在半导体层102的漂移区域上方。场板131-134可以有利地被形成在与第一金属层110-111、124相同的金属层(即，金属1)上，以便减少制程步骤和/或成本。
电容网络140可以电连接到场板131-134、接地(GND)和/或一个或多个层处(例如，通孔113处)的漏极。尽管图1A的实施方案示出了四个场板131-134，但是可以存在多于或少于四个场板131-134。例如，可以仅存在一个场板131。
电容网络140可以是外部网络和/或内部(即，集成)网络，该网络可以被设置以调整场板电势(即，场板电压)。通过将场板电势调整到已知的(即，所选择的)值，半导体层102的漂移区域内的电场可以受控方式被调整(即，被分布)。以此方式，电场可以被分布成大体上均匀的。
图1B例示了根据一实施方案的包括电容网络140的器件横截面的示意图100b。示意图100b例示了寄生场板电容C1-C4和C11-C15。寄生场板电容C1-C4和C11-C15可以引起耦合，使得场板131-134被电容耦合。电容网络140可以提供被定制为控制和/或选择场板电势(即，场板电压)的电容器C21-C24。可以至少部分地通过仿真和/或通过实验来确定电容器C21-C24以便选择场板电势。
图1C例示了根据一实施方案的包括电容网络140的器件横截面的示意图100c。电容网络140包括电耦合在接地(GND)和漏极(即，到通孔113)之间的附加的阻抗R1-R6。阻抗R1-R6可以是被定制为连接到场板131-134的电阻器、无源元件和/或非线性部件(例如，有源场效应晶体管)。在一些实施方案中，阻抗R1-R6可以有利地提供允许场板131-134上的电荷被移除和/或被控制的放电特征。
图2A例示了根据一实施方案的包括电容网络206的器件的示意图200a。示意图200a包括具有栅极G、源极S和漏极D的晶体管202；并且如示意性地例示的，场板204可以电耦合在栅极G和漏极D之间。示意图200a还示出了与***电压相关的附加的信息。例如，电容网络206可以耦合到接地(GND)和场板204以提供场板电势VFP1-VFP4。此外，漏极到源极电压VDS可以被施加在漏极D处。此外，栅极到源极电压VGS可以被施加在栅极G处；并且源极S可以连接到接地(GND)。
图2B例示了根据一实施方案的包括电容网络206的器件的示意图200b。场板204包括与寄生电容C30-C34耦合的场板231-234。电容网络包括分别连接到场板231-234的电容器C35-C38。可以选择电容器C35-C38的值以便控制(即，选择)场板电势VFP1-VFP4；并且通过选择场板电势VFP1-VFP4，可以控制沿着晶体管202的漂移区域的电场。晶体管202的漂移区域可以位于栅极G和漏极D之间；并且可以存在多于或少于四个场板231-234。因此，也可以存在多于或少于四个电容器C35-C38。
图2C例示了根据一实施方案的包括电容网络206的器件的示意图200c。示意图200c例示了包括放电网络207的一实施方案。放电网络207也可以连接到场板204。
图2D例示了根据一实施方案的包括电容网络206的器件的示意图200d。如所例示的，放电网络207可以包括电耦合在漏极D和栅极G之间的阻抗Z1-Z5。阻抗也电耦合到场板231-234以便提供放电特征。在一些实施方案中，阻抗Z1-Z5可以由有源器件(例如，场效应晶体管)来实施。在其他实施方案中，阻抗Z1-Z5可以由电阻器和/或由无源部件来实施。
图3A例示了根据一实施方案的包括电势等值线的器件横截面300a。器件横截面300a可以是包括源极(S)302、栅极(G)304和漏极(D)306的HEMT器件的横截面。器件横截面300a还示出了沿着“X”轴位于栅极304和漏极306之间的场板312-314。电势等值线可以从器件横截面300a的仿真得到。
图3B例示了根据一实施方案的包括电势等值线的器件横截面300b。电势等值线用线来例示并且还可以使用器件仿真器来得到。
图3C例示了根据一实施方案的包括电势等值线的器件横截面300c。器件横截面300c示出了与器件材料和漂移区域相关的附加的细节。例如，器件横截面300c示出了与在漂移区域(即，高电压区域)上方形成场板312-314之处对应的高电压区域320。场板312-314也可以标记为场板f1-f3。
器件横截面300c还描绘了GaN缓冲层352和氧化铝(Al2O3)层354。在器件横截面300c中，静电电势(V)的仿真值可以根据彩色编码键(color coded key)(例如，具有介于1.0560和1,202.9伏特之间的值)来例示。
图3C可以对应于具有三个电容耦合场板312-314(f1-f3)的1200V器件的仿真电势等值线。为每个场板指定一调整外部电容，作为模仿电容网络的手段，图3C的器件可以被示出为在扩展的HV区域中使用均匀的2DEG电场支持1200V(参见，例如，图4C)。
图4A例示了根据一实施方案的电场和电势作为沿着漂移区域的距离的函数的图402、404。该实施方案可以对应于器件横截面300a-300c的仿真结果。此外，图402可以对应于电势并且图404可以对应于电场。如所例示的，在大约十七微米和三十五微米之间，图404是大体上均匀的，以便改善作为距离的函数的图402。以此方式，电势(即，图402)的最大值达到约1200伏特(V)。
图4B例示了根据一实施方案的电场和电势作为沿着漂移区域的距离的函数的图402、404。图4B还描绘了对应于高电压区域320的高电压区域420的位置。如由图404所例示的，电场在高电压区域420内(例如，在漂移区域内)是大体上均匀的。
图4C例示了根据一实施方案的电场和电势作为沿着漂移区域的距离的函数的图402、404。图4C可以类似于图4B，除了图4C包括示出场板312-314(f1-f3)的位置的附加的标签。例如，对应于电势的图404示出了对应于场板312-314(f1-f3)的位置的平台(plateaus，平稳段)431-433。
如上文所讨论的，该器件可以在扩展的高电压(HV)区域420中使用均匀的2DEG电场支持1200伏特。二维电子栅极(two-dimensional electron gate，2DEG)区域中的均匀电场可以有利地在GaN器件中提供稳定的动态导通电阻(Rdson)。
图5例示了根据一实施方案的对应于作为漏极电压的函数的场板电势502-504的图。该实施方案也可以对应于器件横截面300a-300c的仿真结果。场板电势502-504被设置为漏极电压Vdrain的函数，并且可以示出每个场板312-314(例如，场板f1-f3)的耦合比可以如何根据场板电势与漏极电压的比来计算。
图6例示了根据一实施方案的器件的俯视布局视图600。俯视布局视图600示出了具有平行于方向YP定向的条带的有源区域610。如本领域技术人员可以理解的，晶体管和/或半导体器件可以被制作为具有有源区域，在有源区域中电流、电压和/或功率可以被主动控制；此外，可以存在包括邻近有源区域的衬垫层(pad layer)的互连层。就此而言，俯视布局视图600还示出了互连件(例如，金属化和/或衬垫层)可以被定位于何处以连接到漏极D和源极S。例如，衬垫601-603可以是允许连接(即，电连接)到有源区域610内的漏极条带和/或区段的漏极衬垫601-603；并且衬垫608可以是允许连接(即，电连接)到有源区域610内的源极条带和/或区段的源极衬垫608。此外，衬垫607可以是连接(即，电连接)到有源区域610内的栅极区域的栅极衬垫607。
在一个实施方案中，电容网络(例如，电容网络140和/或电容网络206)可以被放置在有源区域610外部。例如，如图6中所示出的，电容网络606可以被放置在有源区域610外部在漏极衬垫602附近。此外，场板(例如，场板131-134、场板204和/或场板312-314)可以被放置在有源区域610内部。例如，场板——诸如场板312-314——可以平行于方向YP并且在有源区域610内(即，内部)定位。尽管图6将电容网络606示出为被放置在漏极衬垫602附近，但是其他放置是可能的。例如，电容网络606可以被放置在源极衬垫608附近或内部。替代地，器件可以使用具有多个电容网络和/或集成电容网络的布局，如下文关于图10A和图11A所描述的。
图7例示了根据一实施方案的用于在漂移区域(例如，高电压区域320和/或420)中分布电场的概念流程图700。步骤702可以对应于在漂移区域上方形成至少一个场板(例如，场板131-134、231-234、312-314和/或f1-f3中的任何一个)。步骤704可以对应于将电容网络(例如，电容网络140、206)耦合到所述至少一个场板以便在所述至少一个场板上建立选择电势(例如，场板电势VFP1-VFP4中的任何一个)。步骤706可以对应于提供所述选择电势，使得电场(参见，例如，电场的图404)是大体上均匀的(参见，例如，高电压区域420内的图404)。
图8例示了用于高电压横向型氮化镓器件的传统场板设计；并且图9例示了根据本文的教导的横向型氮化镓器件横截面和电示意图。图9还可以例示寄生电容、电阻器静电放电网络元件以及用于耦合比建立的电容网络。电容网络可以由金属-绝缘体-金属(MIM)结构来实现；MIM结构可以是GaN制程所固有的。MIM结构可以通过竖向金属板和/或相邻的金属梳状板(metal comb plate)来实现。
图10A例示了根据一实施方案的器件的俯视布局视图1000。类似于俯视布局视图600，俯视布局视图1000示出了具有平行于方向YP定向的条带的有源区域1020。此外，俯视布局视图1000还示出了互连件(例如，金属化和/或衬垫层)可以被定位于何处以连接到漏极D和源极S。例如，衬垫1004-1006可以是允许连接(即，电连接)到有源区域1020内的漏极条带和/或区段的漏极衬垫1004-1006；并且衬垫1024可以是允许连接(即，电连接)到有源区域1020内的源极条带和/或区段的源极衬垫1024。此外，衬垫1023可以是连接(即，电连接)到有源区域1020内的栅极区域的栅极衬垫1023。
在俯视布局视图1000的实施方案中，电容网络(例如，电容网络140和/或电容网络206)可以包括放置在有源区域1020外部的电容器1021和电容器1022。场板——诸如场板312-314——可以平行于方向YP并且在有源区域1020内(即，内部)定位。
例如，图10B例示了根据图10A的实施方案的条带区域1025的俯视布局视图，并且示出了场板图案1050和场板图案1051。场板图案1050可以电耦合到电容器1021(或电容器1022)；并且场板图案1051可以电耦合到电容器1022(或电容器1021)。在一个实施方案中，电容器1021和1022可以具有在一皮法到十皮法(pF)的范围内的电容值；例如，电容器1021可以具有5.4pF的值并且电容器1022可以具有7.6pF的值。
图11A例示了根据一实施方案的器件的俯视布局视图1100。类似于俯视布局视图600和俯视布局视图1000，俯视布局视图1100示出了具有平行于方向YP定向的条带的有源区域1120。然而，与在俯视布局视图600和1000中所示出的实施方案不同，俯视布局视图1100的器件使用分布在有源区域1120内的嵌入式电容器来实现电容器网络(例如，电容网络140和/或电容网络206)。
例如，图11B例示了俯视布局视图并且图11C例示了根据图11A的实施方案的条带区域1125的横截面视图。图11B例示了场板图案1134通过互连链路1135与嵌入式电容器图案1136电耦合。
在俯视布局视图的点A(源极S)和点B(漏极D)之间描绘的横截面线1137可以对应于图11C的横截面视图。点A可以与源极互连件1140对准(并且电耦合)；并且点B可以与漏极互连件1142对准(并且电耦合)。嵌入式电容器图案1136可以与嵌入式电容器1146电耦合；并且场板图案1134可以与场板1144电耦合。
通过用于增强高电子迁移率晶体管(HEMT)的高电压操作的电容网络所解决的问题可以包括：在不增加制程复杂性和成本的情况下，使能横向型氮化镓(GaN)器件的高电压操作。
用于横向型HV器件的理想(即，传统)场板设计可以具有沿着漂移区域的几乎正方形的电场分布。这可以通过随着击穿电压增加来增加电介质厚度而增加场板的水平(level，数量)来实现(参见，例如，图8)；但这增加了制程成本和复杂性。本文的教导可以应用于具有多个电容耦合场板的横向型GaN器件；并且场板可以优选地被构建在相同的金属层上用以降低成本，由此可以通过电容网络预先确定每个场板上的电势，从而在最大操作电压下沿着漂移区域产生均匀的电场分布。
此外，电容网络的功能可以是通过预先确定的电容结合寄生电容在每个电容耦合场板上建立期望的电势，以产生正确的(例如，理想的或大体上理想的)耦合比。
对本公开内容的所例示的实施例的以上描述，包括摘要中所描述的内容，并非意在是穷举的或是对所公开的确切形式的限制。虽然出于例示性目的在本文中描述了用于增强高电子迁移率晶体管的高电压操作的电容网络的具体实施方案，但是在不脱离本公开内容的更广泛的精神和范围的情况下，各种等同改型是可能的。实际上，应理解，提供具体示例器件横截面是用于解释的目的，并且根据本文的教导，也可以采用其他实施方案。
尽管在权利要求书中限定了本发明，但是应理解，可以替代地根据以下实施例限定本发明：
实施例1.一种高电子迁移率晶体管(HEMT)，包括：漂移区域；至少一个场板，所述至少一个场板设置在所述漂移区域上方，其中所述漂移区域被配置为支持电场；以及电容网络，所述电容网络电耦合到所述至少一个场板，其中所述电容网络被配置为分布所述电场。
实施例2.根据实施例1所述的HEMT，其中所述HEMT是横向型氮化镓(GaN)半导体器件。
实施例3.根据前述实施例中任一个所述的HEMT，其中所述电容网络被配置为均匀地分布所述电场。
实施例4.根据前述实施例中任一个所述的HEMT，其中所述电容网络被配置为在所述至少一个场板上建立选择电势。
实施例5.根据前述实施例中任一个所述的HEMT，其中所述选择电势被选择以均匀地分布所述电场。
实施例6.根据前述实施例中任一个所述的HEMT，其中所述电容网络包括至少一个阻抗，所述至少一个阻抗被配置为将所述至少一个场板放电。
实施例7.一种半导体器件，包括：漂移区域，所述漂移区域横向地形成在栅极和漏极之间，其中所述漂移区域被配置为支持电场；多个场板，所述多个场板设置在所述漂移区域上方，所述多个场板包括：第一场板，所述第一场板被配置为支持第一电势；以及第二场板，所述第二场板被配置为支持第二电势；以及电容网络，所述电容网络电耦合到所述多个场板，其中所述电容网络被配置为建立所述第一电势和所述第二电势以便分布所述电场。
实施例8.根据实施例7所述的半导体器件，其中所述电容网络被配置为建立所述第一电势和所述第二电势。
实施例9.根据实施例7-8中任一个所述的半导体器件，其中所述电容网络包括：第一电容器，所述第一电容器电耦合到所述第一场板；以及第二电容器，所述第二电容器电耦合到所述第二场板。
实施例10.根据实施例7-9中任一个所述的半导体器件，其中所述电容网络是外部电容网络。
实施例11.根据实施例7-10中任一个所述的半导体器件，其中所述电容网络包括嵌入式电容器。
实施例12.根据实施例7-11中任一个所述的半导体器件，其中所述第一电容器被配置为建立所述第一电势，并且所述第二电容器被配置为建立所述第二电势。
实施例13.根据实施例7-12中任一个所述的半导体器件，其中所述第一电容器电耦合在直流(DC)电势和所述第一场板之间，并且所述第二电容器电耦合在所述DC电势和所述第二场板之间。
实施例14.根据实施例7-13中任一个所述的半导体器件，其中所述电容网络还包括：第一阻抗，所述第一阻抗电耦合在所述DC电势和所述第一场板之间；以及第二阻抗，所述第二阻抗电耦合在所述漏极和所述第二场板之间。
实施例15.根据实施例7-14中任一个所述的半导体器件，其中所述DC电势是接地。
实施例16.根据实施例7-15中任一个所述的半导体器件，其中所述多个场板包括第三场板，所述第三场板被配置为支持第三电势；其中所述电容网络包括：第三电容器，所述第三电容器电耦合在所述DC电势和所述第三场板之间；第三阻抗，所述第三阻抗电耦合在所述第一场板和所述第三场板之间；以及第四阻抗，所述第四阻抗电耦合在所述第三场板和所述第二场板之间。
实施例17.根据实施例7-16中任一个所述的半导体器件，其中所述电容网络被配置为建立所述第一电势、所述第二电势和所述第三电势以便分布所述电场。
实施例18.根据实施例7-17中任一个所述的半导体器件，其中所述电场是大体上均匀的。
实施例19.根据实施例7-17中任一个所述的半导体器件，其中所述电场维持至少一千二百伏特的电压。
实施例20.一种在高电压半导体器件的漂移区域中分布电场的方法，包括：在漂移区域上方形成至少一个场板；将电容网络耦合到所述至少一个场板以便在所述至少一个场板上建立选择电势；以及提供所述选择电势使得所述电场是大体上均匀的。
实施例21.根据实施例20所述的方法，其中将所述电容网络耦合到所述至少一个场板包括将第一电容器耦合到所述至少一个场板。
实施例22.根据实施例20-21中任一个所述的方法，其中将所述电容网络耦合到所述至少一个场板包括将静态放电阻抗耦合到所述至少一个场板。
实施例23.根据实施例20-22中任一个所述的方法，其中在所述漂移区域上方形成所述至少一个场板包括在有源区域内部形成所述至少一个场板。
实施例24.根据实施例20-23中任一个所述的方法，其中将所述电容网络耦合到所述至少一个场板包括在所述有源区域外部形成所述电容网络。

Claims (24)

1.一种高电子迁移率晶体管(HEMT)，包括：
漂移区域；
至少一个场板，所述至少一个场板设置在所述漂移区域上方，其中所述漂移区域被配置为支持电场；以及
电容网络，所述电容网络电耦合到所述至少一个场板，其中所述电容网络被配置为分布所述电场。
2.根据权利要求1所述的HEMT，其中所述HEMT是横向型氮化镓(GaN)半导体器件。
3.根据权利要求1所述的HEMT，其中所述电容网络被配置为均匀地分布所述电场。
4.根据权利要求1所述的HEMT，其中所述电容网络被配置为在所述至少一个场板上建立选择电势。
5.根据权利要求4所述的HEMT，其中所述选择电势被选择以均匀地分布所述电场。
6.根据权利要求4所述的HEMT，其中所述电容网络包括至少一个阻抗，所述至少一个阻抗被配置为将所述至少一个场板放电。
7.一种半导体器件，包括：
漂移区域，所述漂移区域横向地形成在栅极和漏极之间，其中所述漂移区域被配置为支持电场；
多个场板，所述多个场板设置在所述漂移区域上方，所述多个场板包括：
第一场板，所述第一场板被配置为支持第一电势；以及
第二场板，所述第二场板被配置为支持第二电势；以及
电容网络，所述电容网络电耦合到所述多个场板，其中所述电容网络被配置为建立所述第一电势和所述第二电势以便分布所述电场。
8.根据权利要求7所述的半导体器件，其中所述电容网络被配置为建立所述第一电势和所述第二电势。
9.根据权利要求7所述的半导体器件，其中所述电容网络包括：
第一电容器，所述第一电容器电耦合到所述第一场板；以及
第二电容器，所述第二电容器电耦合到所述第二场板。
10.根据权利要求9所述的半导体器件，其中所述电容网络是外部电容网络。
11.根据权利要求9所述的半导体器件，其中所述电容网络包括嵌入式电容器。
12.根据权利要求9所述的半导体器件，其中所述第一电容器被配置为建立所述第一电势，并且所述第二电容器被配置为建立所述第二电势。
13.根据权利要求9所述的半导体器件，其中所述第一电容器电耦合在直流(DC)电势和所述第一场板之间，并且所述第二电容器电耦合在所述DC电势和所述第二场板之间。
14.根据权利要求9所述的半导体器件，其中所述电容网络还包括：
第一阻抗，所述第一阻抗电耦合在所述DC电势和所述第一场板之间；以及
第二阻抗，所述第二阻抗电耦合在所述漏极和所述第二场板之间。
15.根据权利要求14所述的半导体器件，其中所述DC电势是接地。
16.根据权利要求14所述的半导体器件，
其中所述多个场板包括第三场板，所述第三场板被配置为支持第三电势；
其中所述电容网络包括：
第三电容器，所述第三电容器电耦合在所述DC电势和所述第三场板之间；
第三阻抗，所述第三阻抗电耦合在所述第一场板和所述第三场板之间；以及
第四阻抗，所述第四阻抗电耦合在所述第三场板和所述第二场板之间。
17.根据权利要求16所述的半导体器件，其中所述电容网络被配置为建立所述第一电势、所述第二电势和所述第三电势以便分布所述电场。
18.根据权利要求17所述的半导体器件，其中所述电场是大体上均匀的。
19.根据权利要求18所述的半导体器件，其中所述电场维持至少一千二百伏特的电压。
20.一种在高电压半导体器件的漂移区域中分布电场的方法，包括：
在漂移区域上方形成至少一个场板；
将电容网络耦合到所述至少一个场板以便在所述至少一个场板上建立选择电势；以及
提供所述选择电势使得所述电场是大体上均匀的。
21.根据权利要求20所述的方法，其中将所述电容网络耦合到所述至少一个场板包括将第一电容器耦合到所述至少一个场板。
22.根据权利要求21所述的方法，其中将所述电容网络耦合到所述至少一个场板包括将静态放电阻抗耦合到所述至少一个场板。
23.根据权利要求20所述的方法，其中在所述漂移区域上方形成所述至少一个场板包括在有源区域内部形成所述至少一个场板。
24.根据权利要求23所述的方法，其中将所述电容网络耦合到所述至少一个场板包括在所述有源区域外部形成所述电容网络。
CN202080050614.4A 2019-07-12 2020-06-24 用于增强高电子迁移率晶体管的高电压操作的电容网络及其中的方法 Pending CN114127950A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962873307P 2019-07-12 2019-07-12
US62/873,307 2019-07-12
PCT/US2020/039344 WO2021011163A1 (en) 2019-07-12 2020-06-24 Capacitance networks for enhancing high voltage operation of a high electron mobility transistor and method therein

Publications (1)

Publication Number Publication Date
CN114127950A true CN114127950A (zh) 2022-03-01

Family

ID=71620514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080050614.4A Pending CN114127950A (zh) 2019-07-12 2020-06-24 用于增强高电子迁移率晶体管的高电压操作的电容网络及其中的方法

Country Status (6)

Country Link
EP (1) EP3997737A1 (zh)
JP (2) JP7456703B2 (zh)
KR (1) KR20220031619A (zh)
CN (1) CN114127950A (zh)
TW (1) TWI827858B (zh)
WO (1) WO2021011163A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240204764A1 (en) * 2022-12-14 2024-06-20 Globalfoundries U.S. Inc. High voltage device with linearizing field plate configuration

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351753A (ja) 2005-06-15 2006-12-28 Mitsubishi Electric Corp 電界効果型トランジスタ
JP5609083B2 (ja) 2009-12-01 2014-10-22 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法および使用方法
JP5594515B2 (ja) 2010-03-26 2014-09-24 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
US8749016B2 (en) * 2010-10-06 2014-06-10 Macronix International Co., Ltd. High voltage MOS device and method for making the same
JP6091941B2 (ja) * 2012-09-27 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置
US9761675B1 (en) * 2015-01-08 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Resistive field structures for semiconductor devices and uses therof
CN108604596A (zh) 2015-07-17 2018-09-28 剑桥电子有限公司 用于半导体装置的场板结构
JP7154015B2 (ja) * 2017-03-03 2022-10-17 パワー・インテグレーションズ・インコーポレーテッド 電荷分配構造物を含むスイッチングデバイス

Also Published As

Publication number Publication date
JP2024070863A (ja) 2024-05-23
JP7456703B2 (ja) 2024-03-27
JP2022550238A (ja) 2022-12-01
TWI827858B (zh) 2024-01-01
WO2021011163A1 (en) 2021-01-21
KR20220031619A (ko) 2022-03-11
TW202111951A (zh) 2021-03-16
EP3997737A1 (en) 2022-05-18

Similar Documents

Publication Publication Date Title
KR100550148B1 (ko) 전압 제어 선형성을 가지는 ｒｆ 전력 장치
US7629627B2 (en) Field effect transistor with independently biased gates
DE102013217176B4 (de) Schaltungsanordnung mit einem ersten Halbleiterbauelement und mit mehreren zweiten Halbleiterbauelementen
US8866191B2 (en) HEMT semiconductor component with field plates
US9256240B2 (en) Semiconductor device with multiple space-charge control electrodes
US6873011B1 (en) High voltage and low on-resistance LDMOS transistor having equalized capacitance
US9899507B2 (en) Nitride semiconductor transistor device
JP2024070863A (ja) 高電子移動度トランジスタの高電圧動作を改善するための静電容量ネットワークおよびその方法
US20080023727A1 (en) Field effect transistor having its breakdown voltage enhanced
CN104347619A (zh) 高电压半导体开关以及用于切换高电压的方法
US9647076B2 (en) Circuit including semiconductor device with multiple individually biased space-charge control electrodes
JP2005203643A (ja) 高周波スイッチ
US9312347B2 (en) Semiconductor device with multiple space-charge control electrodes
US20150014784A1 (en) Cascode switch device
US9780738B2 (en) Semiconductor device
US20220392887A1 (en) Semiconductor device
Then et al. Scaled submicron field-plated enhancement mode high-K gallium nitride transistors on 300mm Si (111) wafer with power FoM (R ON xQ GG) of 3.1 mohm-nC at 40V and f T/f MAX of 130/680GHz
CN106992212A (zh) 具有增大的栅‑漏电容的晶体管器件
US9461037B2 (en) Reduced generation of second harmonics of FETs
EP4290773A1 (en) Integrated resistor-transistor-capacitor snubber
EP4122015A1 (en) Transistor having resistive field plate
US20220262941A1 (en) Capacitance networks for enhancing high voltage operation of a high electron mobility transistor and method therein
KR102390898B1 (ko) 고속-전자-이동 트랜지스터들
CN107395169B (zh) 开关
TW202416532A (zh) 高電子遷移率電晶體以及高電子遷移率電晶體半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination