CN114127832B - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN114127832B
CN114127832B CN202080001127.9A CN202080001127A CN114127832B CN 114127832 B CN114127832 B CN 114127832B CN 202080001127 A CN202080001127 A CN 202080001127A CN 114127832 B CN114127832 B CN 114127832B
Authority
CN
China
Prior art keywords
line
sub
wire
pads
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080001127.9A
Other languages
English (en)
Other versions
CN114127832A (zh
Inventor
韩林宏
张猛
刘庭良
屈忆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114127832A publication Critical patent/CN114127832A/zh
Application granted granted Critical
Publication of CN114127832B publication Critical patent/CN114127832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开实施例提供了一种显示基板和显示装置，该显示基板包括衬底基板，衬底基板包括显示区和围绕显示区的周边区；多条第一数据线引线；多个复用开关和与多个复用开关电连接的至少两条控制线；多条第二数据线引线；以及多个焊盘，位于周边区，多个焊盘包括多个第一焊盘和多个第二焊盘，多个第二焊盘在沿显示区边界的延伸方向上，至少位于多个第一焊盘的一侧；至少两条连接线，连接至少两条控制线和多个第二焊盘中的至少两个；其中，多个复用开关中的至少一个电连接多条第一数据线引线中的至少两条和多条第二数据线引线中的一条，至少两条连接线中任一条的长度大于至少两个第二焊盘中的任一个到至少两条连接线中任一条所连接的控制线的垂直距离。

Description

显示基板和显示装置
技术领域
本公开的实施例涉及显示技术领域，更具体地，涉及一种显示基板和显示装置。
背景技术
随着显示技术的进步，对显示装置的要求也朝着轻薄化发展。在显示装置中，通常将各种电路及其走线设置在有限的空间内。在这种情况下，通常会在空间内产生电磁干扰，从而影响显示效果。
发明内容
本公开的实施例提供了一种显示基板和显示装置。
根据本公开实施例的一个方面，提供了一种显示基板，包括：衬底基板，包括显示区和围绕所述显示区的周边区；多个子像素，位于所述显示区；多条数据线，位于所述显示区且与所述多个子像素电连接；多条第一数据线引线，位于所述周边区，且与所述多条数据线电连接；多个复用开关，位于所述周边区，且位于所述多条第一数据线引线远离所述显示区的一侧；至少两条控制线，位于所述周边区且与所述多个复用开关电连接；多条第二数据线引线，位于所述周边区，且位于所述多个复用开关远离所述显示区的一侧；多个焊盘，位于所述周边区，且位于所述多条第二数据线引线远离所述显示区的一侧，所述多个焊盘包括多个第一焊盘和多个第二焊盘，所述多个第二焊盘在沿所述显示区边界的延伸方向上，至少位于所述多个第一焊盘的一侧，所述多个第一焊盘与所述多条第二数据线引线电连接；至少两条连接线，连接所述至少两条控制线和所述多个第二焊盘中的至少两个；其中，所述多个复用开关中的至少一个电连接所述多条第一数据线引线中的至少两条和所述多条第二数据线引线中的一条，所述至少两条连接线中任一条的长度大于所述至少两个第二焊盘中的任一个到所述至少两条连接线中任一条所连接的控制线的垂直距离。
在一些实施例中，所述至少两条控制线包括第一控制线和第二控制线；所述多个复用开关中的至少一个复用开关包括第一晶体管和第二晶体管，所述第一晶体管的栅极电连接至所述第一控制线，所述第二晶体管的栅极电连接至所述第二控制线。
在一些实施例中，还包括位于所述显示区的多条第一电源线和位于所述周边区的第一电源总线，所述多条第一电源线和所述第一电源总线电连接，所述多条第一电源线和所述多个子像素电连接；其中，所述至少两条连接线在所述衬底基板的正投影与所述第一电源总线在所述衬底基板的正投影至少部分交叠。
在一些实施例中，还包括位于所述周边区且围绕所述显示区的第二电源线；其中，所述至少两条连接线在所述衬底基板的正投影与所述第二电源线在所述衬底基板的正投影至少部分交叠。
在一些实施例中，所述至少两条连接线包括沿第一方向延伸的第一走线段和第二走线段，以及沿第二方向延伸的第三走线段，所述第三走线段连接所述第一走线段和所述第二走线段；其中，所述第一走线段和所述第二走线段在所述衬底基板的正投影与所述第一电源总线和所述第二电源线在所述衬底基板的正投影至少部分交叠。
在一些实施例中，还包括：第一开关信号线、第二开关信号线、第三开关信号线和第四开关信号线，位于所述多个复用开关和所述显示区之间；第一单元测试电路，位于所述多个复用开关和所述显示区之间，所述第一单元测试电路包括多个第一测试子电路，所述多个第一测试子电路中的至少一个包括第三晶体管、第四晶体管和第五晶体管，所述第三晶体管的栅极电连接至所述第一开关信号线，所述第四晶体管的栅极电连接至所述第二开关信号线，所述第五晶体管的栅极电连接至所述第三开关信号线；以及第二单元测试电路，位于所述第一单元测试电路和所述多个复用开关之间，所述第二单元测试电路包括多个第二测试子电路，所述多个第二测试子电路中的至少一个包括第六晶体管，所述第六晶体管的栅极电连接至所述第四开关信号线；其中，所述至少两条连接线在所述衬底基板的正投影与所述第一开关信号线、所述第二开关信号线、所述第三开关信号线和所述第四开关信号线中的至少一条在所述衬底基板的正投影至少部分交叠。
在一些实施例中，所述至少两条连接线包括沿第一方向延伸的第一走线段和第二走线段，以及沿第二方向延伸的第三走线段，所述第三走线段连接所述第一走线段和所述第二走线段；其中，所述第一走线段和所述第二走线段在所述衬底基板的正投影分别与所述第一开关信号线、所述第二开关信号线、所述第三开关信号线和所述第四开关信号线在所述衬底基板的正投影至少部分交叠。
在一些实施例中，所述至少两条连接线包括第一连接线和第二连接线，所述第一连接线包括第一连接线第一子线和第一连接线第二子线，所述第二连接线包括第二连接线第一子线和第二连接线第二子线；所述至少两条控制线包括第一控制线和第二控制线，所述第二控制线位于所述第一控制线远离所述显示区的一侧；所述第一连接线第一子线和第一连接线第二子线分别连接所述第一控制线的两个端点，所述第二连接线第一子线和第二连接线第二子线分别连接所述第二控制线的两个端点。
在一些实施例中，还包括位于所述显示区的多条第一电源线和位于所述周边区的第一电源总线，所述多条第一电源线和所述第一电源总线电连接，所述多条第一电源线和所述多个子像素电连接；所述第一电源总线包括第一电源总线第一子线和第一电源总线第二子线，所述第一电源总线第一子线和所述第一电源总线第二子线分别位于所述多个复用开关的两侧；其中，所述第一连接线第一子线和所述第二连接线第一子线在所述衬底基板的正投影与所述第一电源总线第一子线在所述衬底基板的正投影至少部分交叠，所述第一连接线第二子线和所述第二连接线第二子线在所述衬底基板的正投影与第一电源总线第二子线在所述衬底基板的正投影至少部分交叠。
在一些实施例中，还包括位于所述周边区且围绕所述显示区的第二电源线；所述第二电源线包括第二电源线第一子线和第二电源线第二子线，所述第二电源线第一子线和所述第二电源线第二子线分别位于所述多个复用开关的两侧；其中，所述第一连接线第一子线和所述第二连接线第一子线在所述衬底基板的正投影与所述第二电源线第一子线在所述衬底基板的正投影至少部分交叠，所述第一连接线第二子线和所述第二连接线第二子线在所述衬底基板的正投影与所述第二电源线第二子线在所述衬底基板的正投影至少部分交叠。
在一些实施例中，在所述多个复用开关和所述显示区之间还包括：第一开关信号线，所述第一开关信号线包括第一开关信号线第一子线和第一开关信号线第二子线，第二开关信号线，所述第二开关信号线包括第二开关信号线第一子线和第二开关信号线第二子线，第三开关信号线，所述第三开关信号线包括第三开关信号线第一子线和第三开关信号线第二子线，以及第四开关信号线，所述第四开关信号线包括第四开关信号线第一子线和第四开关信号线第二子线；所述至少两条连接线包括第一连接线和第二连接线，所述第一连接线包括第一连接线第一子线和第一连接线第二子线，所述第二连接线包括第二连接线第一子线和第二连接线第二子线；所述第一连接线第一子线、所述第二连接线第一子线和所述第一连接线第二子线、第二连接线第二子线分别位于所述多个复用开关的两侧；所述第一连接线第一子线和所述第二连接线第一子线在所述衬底基板的正投影与所述第一开关信号线第一子线、所述第二开关信号线第一子线、所述第三开关信号线第一子线和所述第四开关信号线第一子线中的至少一条在所述衬底基板的正投影至少部分交叠；所述第一连接线第二子线和所述第二连接线第二子线在所述衬底基板的正投影与所述第一开关信号线第二子线、所述第二开关信号线第二子线、所述第三开关信号线第二子线和所述第四开关信号线第二子线中的至少一条在所述衬底基板的正投影至少部分交叠。
在一些实施例中，所述多个第二焊盘包括多个第二焊盘第一子焊盘和多个第二焊盘第二子焊盘，所述多个第二焊盘第一子焊盘和所述多个第二焊盘第二子焊盘在沿所述显示区边界的延伸方向上分别位于多个第一焊盘的两侧。
在一些实施例中，所述第一连接线第一子线和所述第二连接线第一子线与所述多个第二焊盘第一子焊盘电连接，所述第一连接线第二子线和所述第二连接线第二子线与所述多个第二焊盘第二子焊盘电连接。
在一些实施例中，所述多个焊盘还包括多个第三焊盘，沿所述显示区边界的延伸方向上排列，位于所述多个第一焊盘和多个第二焊盘远离所述显示区的一侧，所述多个第一焊盘、所述多个第二焊盘和所述多个第三焊盘被配置为与集成电路绑定。
在一些实施例中，还包括多个第四焊盘，沿所述显示区边界的延伸方向上排列，位于所述多个第三焊盘远离所述显示区的一侧，所述第一开关信号线、所述第二开关信号线、所述第三开关信号线和所述第四开关信号线电连接所述多个第四焊盘。
在一些实施例中，所述多个第四焊盘包括多个第四焊盘第一子焊盘和多个第四焊盘第二子焊盘，所述多个第四焊盘第一子焊盘和所述多个第四焊盘第二子焊盘在沿所述显示区边界的延伸方向上分别位于多个第三焊盘的两侧；所述第一开关信号线第一子线、所述第二开关信号线第一子线、所述第三开关信号线第一子线和所述第四开关信号线第一子线电连接所述多个第四焊盘第一子焊盘；所述第一开关信号线第二子线、所述第二开关信号线第二子线、所述第三开关信号线第二子线和所述第四开关信号线第二子线电连接所述多个第四焊盘第二子焊盘。
在一些实施例中，所述第一电源总线第一子线和所述第二电源线第一子线电连接所述多个第四焊盘第一子焊盘，所述第一电源总线第二子线和所述第二电源线第二子线电连接所述多个第四焊盘第二子焊盘。
在一些实施例中，所述至少两条连接线的电阻在400Ω～600Ω的范围内。
根据本公开实施例的另一个方面，提供了一种显示装置，包括各种实施例中所提供的显示基板。
根据本公开的实施例，通过将至少两条连接线中任一条的长度设置为大于至少两个焊盘中的任一个到至少两条连接线中该任一条连接线所连接的控制线的垂直距离，增加了连接线中所传输的选择信号的上升沿时间和下降沿时间，从而抑制了选择信号波形中的尖峰，进而抑制了选择信号所产生的电磁干扰，改进了显示效果。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对本公开实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，图中：
图1示出了根据本公开实施例的显示基板的结构示意图；
图2A至图2C示出了多路复用电路单元的示意图；
图2D示出了图1中沿AA′截取的截面图；
图3示出了根据本公开另一实施例的显示基板的结构示意图；
图4示出了图3中虚线框111所示部分的放大图；
图5示出了根据本公开另一实施例的显示基板的结构示意图；
图6示出了测试电路的等效电路图；
图7示出了图5中虚线框112所示部分的放大图；
图8A和图8B示出了连接线中的选择信号的波形图；
图9A和图9B示出了选择信号中的尖峰部分的放电效果；
图10示出了根据本公开另一实施例的显示基板的结构示意图；以及
图11示出了根据本公开实施例的显示装置的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
此外，在本公开实施例的描述中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其他组件电连接。此外，这两个组件可以通过有线或无线方式电连接或耦接。
以下参考附图对本公开的实施例进行具体描述。
图1示出了根据本公开实施例的显示基板100的结构示意图。
如图1所示，显示基板100包括衬底基板101、多个子像素102、多条数据线103、多条第一数据线引线104、MUX单元105、多条第二数据引线106、多个焊盘107和至少两条连接线108。
如图1所示，衬底基板101包括显示区1011和围绕显示区1011的周边区1012。多个子像素102位于显示区1011。多条数据线103位于显示区1011且与多个子像素102电连接。多条第一数据线引线104位于周边区1012，且与多条数据线103电连接。
多路复用电路(MUX)单元105位于周边区1012，且位于多条第一数据线引线104远离显示区1011的一侧。MUX单元105包括多个复用开关1051和至少两条控制线1052。在图1中，多个复用开关1051的结构以矩形框示出，至少两条控制线1052以虚线示出，多个复用开关1051和至少两条控制线1052的具体结构可以参考图2A。至少两条控制线1052位于周边区1012且与多个复用开关1051电连接。
多条第二数据线引线106位于周边区1012，且位于多个复用开关1051远离显示区1011的一侧。多个焊盘107位于周边区1012，且位于多条第二数据线引线106远离显示区1011的一侧。多个焊盘107包括多个第一焊盘1071和多个第二焊盘1072，多个第二焊盘1072在沿显示区1011边界的延伸方向上，至少位于多个第一焊盘1071的一侧。多个第一焊盘1071与多条第二数据线引线106电连接。
至少两条连接线108连接至少两条控制线1052和多个第二焊盘1072中的至少两个。其中，多个复用开关1051中的至少一个电连接多条第一数据线引线104中的至少两条和多条第二数据线引线106中的一条，至少两条连接线108中任一条的长度大于至少两个第二焊盘1072中的任一个到至少两条连接线108中该任一条所连接的控制线的垂直距离。如图1所示，MUX单元105的至少两条控制线1052被示出为两条，但本公开的实施例不限于此。其中，至少两条连接线108中连接两条控制线1052中靠近显示区1011的一条控制线的连接线的长度大于该连接线所连接的第二焊盘1072中的一个第二焊盘到两条控制线1052中靠近显示区1011的控制线的垂直距离，该垂直距离在图1中由d1示出。至少两条连接线108中连接两条控制线1052中远离显示区1011的一条控制线的连接线的长度大于该连接线所连接的第二焊盘1072中的一个第二焊盘到两条控制线1052中远离显示区1011的控制线的垂直距离，该垂直距离在图1中由d2示出。
MUX单元105的一部分的放大结构示意图如图2A所示。MUX单元105包括多个复用开关1051和至少两条控制线1052，在图2A中，多个复用开关1051的至少一个复用开关被例示为第一晶体管T1和第二晶体管T2，至少两条控制线1052包括第一控制线MUX1和第二控制线MUX2。如图2A所示，多个复用开关1051中的至少一个复用开关包括第一晶体管T1和第二晶体管T2。第一晶体管T1的栅极电连接至第一控制线MUX1，第二晶体管T2的栅极电连接至第二控制线MUX2。并且相邻的第一晶体管T1的第一极和第二晶体管T2的第一极电连接在一起，用于接收输入信号。第一晶体管T1的第二极和第二晶体管T2的第二极分别用作输出端，以传输输出信号。
图2B示出了图2A中所示的MUX单元中的一个MUX单元的布局图。如图2B所示，一个MUX单元包括一对晶体管T1和T2。其中，虚线框201中的部分为T1，虚线框202中的部分为T1，T1和T2共用晶体管的第一极。如图2B所示，210表示用于形成第一晶体管T1和第二晶体管T2的有源区的有源层，P1表示电连接在一起的第一晶体管T1的第一极和第二晶体管T2的第一极，P2表示第一晶体管T1的栅极，P3表示第二晶体管T2的栅极，P4表示第一晶体管T1的第二极，P5表示第二晶体管T2的第二极。在图2B中，第一控制线MUX1沿水平方向设置其与P2电连接，第二控制线MUX2沿水平方向设置其与P3电连接。引线220与P1电连接，用于将第一晶体管T1的第一极和第二晶体管T2的第一极电连接输出数据信号的芯片的引脚(例如第二引脚)。引线230与P4电连接，用于将第一晶体管T1接收到的数据信号发送至显示区中的数据线。引线240与P5电连接，用于将第二晶体管T2接收到的数据信号发送至显示区中的数据线。
图2C示出了图2B中沿BB′线截取的截面图。如图2C所示，101表示衬底基板，在衬底基板101上依次叠置有缓冲层211、第一栅绝缘层212、第二栅绝缘层213、层间绝缘层214、钝化层215和第一平坦化层216。有源层210位于缓冲层211与第一栅绝缘层212之间。第一晶体管T1的栅极P2和第二晶体管T2的栅极P3位于第一栅绝缘层212与第二栅绝缘层213之间。第一晶体管T1和第二晶体管T1共用的第一极P1、第一晶体管T1的第二极P4和第二晶体管T2的第二极P5位于层间绝缘层214与钝化层215之间。第一晶体管T1的第二极P4和第二晶体管T2的第二极P5分别通过过孔与有源层210连接，所述过孔依次穿过第一栅绝缘层212、第二栅绝缘层213和层间绝缘层214。
进一步地，用于形成第一晶体管T1和第二晶体管T2的有源区的有源层210与显示区1011中的多个子像素102中的至少一个子像素102所包含的驱动薄膜晶体管的驱动有源层位于相同的层。第一晶体管T1的栅极P2和第二晶体管T2的栅极P3与显示区1011中的多个子像素102中的至少一个子像素102所包含的驱动薄膜晶体管的驱动栅极位于相同的层。第一晶体管T1和第二晶体管T1共用的第一极P1、第一晶体管T1的第二极P4和第二晶体管T2的第二极P5与显示区1011中的多个子像素102中的至少一个子像素102所包含的驱动薄膜晶体管的驱动源极和驱动漏极位于相同的层。下面结合图2D进行说明。
图2D示出了图1中沿AA′截取的截面图。如图2D所示，显示区1011中的多个子像素102中的至少一个子像素102包含驱动薄膜晶体管2021和连接电极2022。其中，驱动薄膜晶体管2021包含位于衬底基板101上的驱动有源层2211，位于驱动有源层2211远离衬底基板101一侧的驱动栅极2212，位于驱动栅极2212远离衬底基板101一侧的驱动源极2213和驱动漏极2214。上述连接电极2022位于驱动源极2213和驱动漏极2214远离衬底基板101的一侧。图2D中的子像素还可以包括发光二极管2023(包括沿远离衬底基板101的方向依次排布的第一发光电极2231、发光层2232和第二发光电极2233)，发光二极管2023位于连接电极2022远离衬底基板101一侧，且驱动漏极2214、连接电极2022以及发光二极管2023依次连接。
如图2D所示，子像素102还可以包括：沿远离衬底基板101的方向依次排布的缓冲层211、第一栅绝缘层212、第二栅绝缘层213、层间介质层214、钝化层215、第一平坦层216、第二平坦层217、像素界定层218、支撑层219以及封装层233。上述驱动有源层2211位于缓冲层211和第一栅绝缘层212之间；驱动栅极2212位于第一栅绝缘层212和第二栅绝缘层213之间；驱动源极2213和驱动漏极2214位于层间介质层214和钝化层215之间；连接电极2022位于第一平坦层216和第二平坦层217之间。像素界定层218被配置为限定出衬底基板101上的像素区域，上述发光二极管2023位于该像素区域内。
进一步地，显示区1011中的缓冲层211、第一栅绝缘层212、第二栅绝缘层213、层间介质层214、钝化层215、第一平坦层216、第二平坦层217均可以延伸至周边区1012，且这些膜层在周边区1012的相对位置关系与在显示区1011的相对位置关系相同。
图3示出了根据本公开另一实施例的显示基板100的结构示意图。如图3所示，显示基板100还包括位于显示区1011的多条第一电源线1091和位于周边区1012的第一电源总线109。多条第一电源线1091和第一电源总线109电连接，多条第一电源线1091和多个子像素102电连接。如图3所示，至少两条连接线108在衬底基板101的正投影与第一电源总线109在衬底基板101的正投影至少部分交叠。
如图3所示，显示基板100还包括位于周边区1012且围绕显示区1011的第二电源线110。如图3所示，至少两条连接线108在衬底基板101的正投影与第二电源线110在衬底基板101的正投影至少部分交叠。
根据实施例，至少两条连接线108可以包括沿第一方向延伸的第一走线段和第二走线段，以及沿第二方向延伸的第三走线段，第三走线段连接第一走线段和第二走线段。
图4示出了图3中虚线框111所示部分的放大图。如图4所示，至少两条连接线108可以包括沿X方向延伸的水平走线段31_1和31_2以及32_1和32_2，还包括言Y方向延伸的垂直走线段33_1和33_2。垂直走线段33_1连接水平走线段31_1和32_1，并且垂直走线段33_2连接水平走线段31_2和32_2。如图4所示，第一走线段(水平走线段31_1和31_2)和第二走线段(水平走线段32_1和32_2)在衬底基板101的正投影与第一电源总线109和第二电源线110在衬底基板101的正投影至少部分交叠。
图5示出了根据本公开另一实施例的显示基板的结构示意图。如图5所示，显示基板100还包括第一开关信号线SWR、第二开关信号线SWG、第三开关信号线SWB、第四开关信号线SWD、第一单元测试电路CT1和第二单元测试电路CT2。
如图5所示，第一开关信号线SWR、第二开关信号线SWG、第三开关信号线SWB和第四开关信号线SWD位于多个复用开关1051和显示区1011之间。
如图5所示，第一单元测试电路CT1位于多个复用开关1051和显示区1011之间。第一单元测试电路CT1包括多个第一测试子电路。多个第一测试子电路的等效电路图如图6所示，多个第一测试子电路中的至少一个第一测试子电路包括第三晶体管T3、第四晶体管T4和第五晶体管T5。如图6所示，第三晶体管T3的栅极电连接至第一开关信号线SWR，第四晶体管T4的栅极电连接至第二开关信号线SWG，第五晶体管T5的栅极电连接至第三开关信号线SWB。
如图5所示，第二单元测试电路CT2位于第一单元测试电路CT1和多个复用开关1051之间。第二单元测试电路CT2包括多个第二测试子电路。多个第二测试子电路的等效电路图如图6所示，多个第二测试子电路中的至少一个第二测试子电路包括第六晶体管T6，且第六晶体管T6的栅极电连接至第四开关信号线SWD。
如图5所示，至少两条连接线108在衬底基板101的正投影与第一开关信号线SWR、第二开关信号线SWG、第三开关信号线SWB和第四开关信号线SWD中的至少一条开关信号线在衬底基板101的正投影至少部分交叠。
根据实施例，至少两条连接线108可以包括沿第一方向延伸的第一走线段和第二走线段，以及沿第二方向延伸的第三走线段，第三走线段连接第一走线段和第二走线段。
图7示出了图5中虚线框112所示部分的放大图。如图7所示，至少两条连接线108可以包括沿X方向延伸的水平走线段71_1和71_2以及72_1和72_2，还包括言Y方向延伸的垂直走线段73_1和73_2。垂直走线段73_1连接水平走线段71_1和72_1，并且垂直走线段73_2连接水平走线段71_2和72_2。如图7所示，第一走线段(水平走线段71_1和71_2)和第二走线段(水平走线段72_1和72_2)在衬底基板101的正投影与第一开关信号线SWR、第二开关信号线SWG、第三开关信号线SWB和第四开关信号线SWD在衬底基板101的正投影至少部分交叠。
图8A和图8B示出了连接线中的选择信号的波形图，以两条连接线为例进行说明。一条连接线中传输选择信号S1，一条连接线中传输选择信号S2，选择信号S1和S2均为脉冲信号。在一帧画面的显示中，选择信号S1和S2的电平切换一次，以分别导通相邻两条数据信号的传输路径。参考图2A和图8A，将一帧画面的显示周期分为两个时段t1和t2。在第一时段t1内，选择信号S1为低电平且选择信号S2为高电平，则第一晶体管T1导通且第二晶体管T2关断。在第二时段t2内，选择信号S1为高电平且选择信号S2为低电平，则第二晶体管T2导通且第一晶体管T2关断。
如果以从集成电路IC的引脚到至少两条控制线的较短路径，例如第二焊盘中的任一个到至少两条控制线的垂直距离，设置至少两条连接线的走线，则选择信号S1和S2会在其周围空间中产生电磁干扰。这是因为，选择信号S1和S2的波形通常具有尖峰，如图8B所示，在选择信号S1和S2的上升沿和下降沿处具有尖峰。当这种具有尖峰的选择信号在高频下发生时，将在其周围空间中产生电磁干扰，从而影响画面的显示。举例而言，对于刷新频率为60Hz的显示基板，一帧画面的显示周期是1/60s。如果一帧画面扫描3120行子像素，则一行子像素的扫描时间为1/(60*3120)s。因此，在一帧画面的显示中，选择信号S1和S2在1/(60*3120)s的时间内切换一次。即对于60Hz的刷新频率，选择信号S1和S2的频率为60*3120*2Hz。在60*3120*2Hz的频率下，当选择信号S1和S2的波形具有尖峰时，将在其周围空间中产生电磁干扰。
根据实施例，对至少两条连接线108的走线路径进行绕行设置，这样增加了连接线的长度，从而可以抑制电磁干扰的产生，改进选择信号的质量。根据实施例，可以使至少两条连接线108的电阻在400Ω～600Ω的范围内，从而可以增加至少两条连接线108所形成的传输线路的时间常数，以减缓选择信号从高电平到低电平的变换以及从低电平到高电平的变换，即增加选择信号的上升沿时间和下降沿时间。根据实施例，当至少两条连接线108在衬底基板101的正投影与第一电源总线109、第二电源线110或第一开关信号线SWR、第二开关信号线SWG、第三开关信号线SWB和第四开关信号线SWD在衬底基板101的正投影至少部分交叠时，还可以在至少两条连接线108与第一电源总线109、第二电源线110或第一开关信号线SWR、第二开关信号线SWG、第三开关信号线SWB和第四开关信号线SWD之间形成电容，从而可以增加至少两条连接线108所形成的传输线路的时间常数，以减缓选择信号从高电平到低电平的变换以及从低电平到高电平的变换，即增加选择信号的上升沿时间和下降沿时间。由此，可以抑制选择信号波形中的尖峰，从而抑制电磁干扰的产生，改进选择信号的质量。
图9A和图9B示出了选择信号中的尖峰部分的放电效果，其中，图9A示出了未对选择信号中的尖峰部分进行抑制时尖峰部分所携带的电荷的放电效果，图9B示出了根据本公开实施例的对选择信号中的尖峰部分进行抑制后尖峰部分所携带的电荷的放电效果。如图9A所示，未对选择信号中的尖峰部分进行抑制时，选择信号所携带的电荷将会迅速释放，从而产生较大的电流以及电磁干扰。如图9B所示，根据本公开实施例对选择信号中的尖峰部分进行抑制后，选择信号所携带电荷缓慢释放，产生的电流较小，有效地抑制了电磁干扰。
为了进一步抑制选择信号中的尖峰部分所产生的电磁干扰，可以相对于显示基板100对称地设置至少两条连接线，下面结合图10进行说明。
图10示出了根据本公开另一实施例的显示基板的结构示意图。如图10所示，至少两条连接线包括第一连接线1081和第二连接线1082。第一连接线1081包括第一连接线第一子线1081_1和第一连接线第二子线1081_2，且第一连接线第一子线1081_1和第一连接线第二子线1081_2位于多个复用开关1051的两侧。第二连接线1082包括第二连接线第一子线1082_1和第二连接线第二子线1082_2，且第二连接线第一子线1082_1和第一连接线第二子线1082_2位于多个复用开关1051的两侧。至少两条控制线1052包括第一控制线1052_1(MUX1)和第二控制线1052_2(MUX2)，第二控制线1052_2位于第一控制线1052_1远离显示区1011的一侧。如图10所示，第一连接线第一子线1081_1和第一连接线第二子线1081_2分别连接第一控制线1052_1的两个端点，第二连接线第一子线1082_1和第二连接线第二子线1082_2分别连接第二控制线1052_2的两个端点。
如图10所示，多个第二焊盘1072包括多个第二焊盘第一子焊盘1072_1和多个第二焊盘第二子焊盘1072_2。多个第二焊盘第一子焊盘1072_1和多个第二焊盘第二子焊盘1072_2在沿显示区1011边界的延伸方向上分别位于多个第一焊盘1071的两侧。如图10所示，第一连接线第一子线1081_1和第二连接线第一子线1082_1与多个第二焊盘第一子焊盘1072_1电连接，第一连接线第二子线1082_2和第二连接线第二子线1082_2与多个第二焊盘第二子焊盘1072_2电连接。
如图10所示，显示基板100还包括多个第三焊盘1073，多个第三焊盘1073沿显示区1011边界的延伸方向上排列，位于多个第一焊盘1071以及多个第二焊盘第一子焊盘1072_1和多个第二焊盘第二子焊盘1072_2远离显示区1011的一侧。多个第一焊盘1071、多个第二焊盘第一子焊盘1072_1和多个第二焊盘第二子焊盘1072_2以及多个第三焊盘1073可以用于与集成电路(IC)绑定。如图10所示，显示基板100还包括多个第四焊盘1074，多个第四焊盘1074沿显示区1011边界的延伸方向上排列，位于多个第三焊盘1073远离显示区1011的一侧。多个第四焊盘1074包括多个第四焊盘第一子焊盘1074_1和多个第四焊盘第二子焊盘1074_2，多个第四焊盘第一子焊盘1074_1和多个第四焊盘第二子焊盘1074_2在沿显示区1011边界的延伸方向上分别位于多个第四焊盘1074的两侧。
如图10所示，第一电源总线109包括第一电源总线第一子线109_1和第一电源总线第二子线109_2，第一电源总线第一子线109_1和第一电源总线第二子线109_2分别位于多个复用开关1051的两侧。第一电源总线第一子线109_1电连接多个第四焊盘第一子焊盘1074_1，第一电源总线第二子线109_2电连接多个第四焊盘第二子焊盘1074_2。
如图10所示，第一连接线第一子线1081_1和第二连接线第一子线1082_1在衬底基板101的正投影与第一电源总线第一子线109_1在衬底基板101的正投影至少部分交叠，第一连接线第二子线1081_2和第二连接线第二子线1082_2在衬底基板101的正投影与第一电源总线第二子线109_2在衬底基板101的正投影至少部分交叠。
如图10所示，第二电源线包括第二电源线第一子线110_1和第二电源线第二子线110_2，第二电源线第一子线110_1和第二电源线第二子线110_2分别位于多个复用开关1051的两侧。第二电源线第一子线110_1电连接多个第四焊盘第一子焊盘1074_1，第二电源线第二子线110_2电连接多个第四焊盘第二子焊盘1074_2。
如图10所示，第一连接线第一子线1081_1和第二连接线第一子线1082_1在衬底基板101的正投影与第二电源线第一子线110_1在衬底基板101的正投影至少部分交叠，第一连接线第二子线1081_2和第二连接线第二子线1082_2在衬底基板101的正投影与第二电源线第二子线110_2在衬底基板101的正投影至少部分交叠。
如图10所示，第一开关信号线SWR包括第一开关信号线第一子线SWR_1和第一开关信号线第二子线SWR_2，第二开关信号线SWG包括第二开关信号线第一子线SWG_1和第二开关信号线第二子线SWG_2，第三开关信号线SWB包括第三开关信号线第一子线SWB_1和第三开关信号线第二子线SWB_2，第四开关信号线SWD包括第四开关信号线第一子线SWD_1和第四开关信号线第二子线SWD_2。如图10所示，第一开关信号线第一子线SWR_1、第二开关信号线第一子线SWG_1、第三开关信号线第一子线SWB_1和第四开关信号线第一子线SWD_1电连接多个第四焊盘第一子焊盘1074_1。第一开关信号线第二子线SWR_2、第二开关信号线第二子线SWG_2、第三开关信号线第二子线SWB_2和第四开关信号线第二子线SWD_2电连接多个第四焊盘第二子焊盘1074_2。
如图10所示，第一连接线第一子线1081_1和第二连接线第一子线1082_1在衬底基板101的正投影与第一开关信号线第一子线SWR_1、第二开关信号线第一子线SWG_1、第三开关信号线第一子线SWB_1和第四开关信号线第一子线SWD_1中的至少一条在衬底基板101的正投影至少部分交叠。第一连接线第二子线1081_2和第二连接线第二子线1082_2在衬底基板101的正投影与第一开关信号线第二子线SWR_2、第二开关信号线第二子线SWG_2、第三开关信号线第二子线SWB_2和第四开关信号线第二子线SWD_2中的至少一条在衬底基板101的正投影至少部分交叠。在一些实施例中，第一连接线第二子线1081_2和第二连接线第二子线1082_2在衬底基板101的正投影与第一开关信号线第二子线SWR_2、第二开关信号线第二子线SWG_2、第三开关信号线第二子线SWB_2和第四开关信号线第二子线SWD_2中的每一条在衬底基板101的正投影均至少部分交叠。
容易理解的是，可以将前述两个或多个实施例中的至少两条连接线的走线的设置互相组合使用，以获得满足设计要求的选择信号的波形，以减少选择信号所产生的电磁干扰。通过组合各种实施例而获得的至少两条连接线的布局均在本发明构思的保护范围内。
本公开的实施例还提供了一种显示装置，包括参考前述实施例描述的显示基板。图11示出了根据本公开实施例的显示装置1100的结构示意图。如图11所示，根据本公开实施例的显示装置1100包括根据本公开实施例的显示基板1101。根据本公开实施例的显示装置1100可以是电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然已参照几个典型实施例描述了本公开，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本公开能够以多种形式具体实施而不脱离公开的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (16)

1.一种显示基板，包括：
衬底基板，包括显示区和围绕所述显示区的周边区；
多个子像素，位于所述显示区；
多条数据线，位于所述显示区且与所述多个子像素电连接；
多条第一数据线引线，位于所述周边区，且与所述多条数据线电连接；
多个复用开关，位于所述周边区，且位于所述多条第一数据线引线远离所述显示区的一侧；
至少两条控制线，位于所述周边区且与所述多个复用开关电连接；
多条第二数据线引线，位于所述周边区，且位于所述多个复用开关远离所述显示区的一侧；
多个焊盘，位于所述周边区，且位于所述多条第二数据线引线远离所述显示区的一侧，所述多个焊盘包括多个第一焊盘和多个第二焊盘，所述多个第二焊盘在沿所述显示区边界的延伸方向上，至少位于所述多个第一焊盘的一侧，所述多个第一焊盘与所述多条第二数据线引线电连接；
至少两条连接线，连接所述至少两条控制线和所述多个第二焊盘中的至少两个；
其中，所述多个复用开关中的至少一个电连接所述多条第一数据线引线中的至少两条和所述多条第二数据线引线中的一条，所述至少两条连接线中任一条的长度大于所述至少两个第二焊盘中的任一个到所述至少两条连接线中所述任一条所连接的控制线的垂直距离；
所述显示基板还包括位于所述显示区的多条第一电源线和位于所述周边区的第一电源总线，所述多条第一电源线和所述第一电源总线电连接，所述多条第一电源线和所述多个子像素电连接；其中，所述至少两条连接线在所述衬底基板的正投影与所述第一电源总线在所述衬底基板的正投影至少部分交叠；
所述显示基板还包括位于所述周边区且围绕所述显示区的第二电源线；其中，所述至少两条连接线在所述衬底基板的正投影与所述第二电源线在所述衬底基板的正投影至少部分交叠；
其中，所述至少两条连接线包括沿第一方向延伸的第一走线段和第二走线段，以及沿第二方向延伸的第三走线段，所述第三走线段连接所述第一走线段和所述第二走线段；
其中，所述第一走线段和所述第二走线段在所述衬底基板的正投影分别与所述第一电源总线和所述第二电源线在所述衬底基板的正投影至少部分交叠。
2.根据权利要求1所述的显示基板，其中，所述至少两条控制线包括第一控制线和第二控制线；
所述多个复用开关中的至少一个复用开关包括第一晶体管和第二晶体管，所述第一晶体管的栅极电连接至所述第一控制线，所述第二晶体管的栅极电连接至所述第二控制线。
3.根据权利要求1所述的显示基板，其中，还包括：
第一开关信号线、第二开关信号线、第三开关信号线和第四开关信号线，位于所述多个复用开关和所述显示区之间；
第一单元测试电路，位于所述多个复用开关和所述显示区之间，所述第一单元测试电路包括多个第一测试子电路，所述多个第一测试子电路中的至少一个包括第三晶体管、第四晶体管和第五晶体管，所述第三晶体管的栅极电连接至所述第一开关信号线，所述第四晶体管的栅极电连接至所述第二开关信号线，所述第五晶体管的栅极电连接至所述第三开关信号线；以及
第二单元测试电路，位于所述第一单元测试电路和所述多个复用开关之间，所述第二单元测试电路包括多个第二测试子电路，所述多个第二测试子电路中的至少一个包括第六晶体管，所述第六晶体管的栅极电连接至所述第四开关信号线；
其中，所述至少两条连接线在所述衬底基板的正投影与所述第一开关信号线、所述第二开关信号线、所述第三开关信号线和所述第四开关信号线中的至少一条在所述衬底基板的正投影至少部分交叠。
4.根据权利要求3所述的显示基板，其中，所述至少两条连接线包括沿第一方向延伸的第一走线段和第二走线段，以及沿第二方向延伸的第三走线段，所述第三走线段连接所述第一走线段和所述第二走线段；
其中，所述第一走线段和所述第二走线段在所述衬底基板的正投影分别与所述第一开关信号线、所述第二开关信号线、所述第三开关信号线和所述第四开关信号线在所述衬底基板的正投影至少部分交叠。
5.根据权利要求1所述的显示基板，其中，所述至少两条连接线包括第一连接线和第二连接线，所述第一连接线包括第一连接线第一子线和第一连接线第二子线，所述第二连接线包括第二连接线第一子线和第二连接线第二子线；
所述至少两条控制线包括第一控制线和第二控制线，所述第二控制线位于所述第一控制线远离所述显示区的一侧；
所述第一连接线第一子线和第一连接线第二子线分别连接所述第一控制线的两个端点，所述第二连接线第一子线和第二连接线第二子线分别连接所述第二控制线的两个端点。
6.根据权利要求5所述的显示基板，其中，还包括位于所述显示区的多条第一电源线和位于所述周边区的第一电源总线，所述多条第一电源线和所述第一电源总线电连接，所述多条第一电源线和所述多个子像素电连接；
所述第一电源总线包括第一电源总线第一子线和第一电源总线第二子线，所述第一电源总线第一子线和所述第一电源总线第二子线分别位于所述多个复用开关的两侧；
其中，所述第一连接线第一子线和所述第二连接线第一子线在所述衬底基板的正投影与所述第一电源总线第一子线在所述衬底基板的正投影至少部分交叠，所述第一连接线第二子线和所述第二连接线第二子线在所述衬底基板的正投影与第一电源总线第二子线在所述衬底基板的正投影至少部分交叠。
7.根据权利要求6所述的显示基板，其中，还包括位于所述周边区且围绕所述显示区的第二电源线；
所述第二电源线包括第二电源线第一子线和第二电源线第二子线，所述第二电源线第一子线和所述第二电源线第二子线分别位于所述多个复用开关的两侧；
其中，所述第一连接线第一子线和所述第二连接线第一子线在所述衬底基板的正投影与所述第二电源线第一子线在所述衬底基板的正投影至少部分交叠，所述第一连接线第二子线和所述第二连接线第二子线在所述衬底基板的正投影与所述第二电源线第二子线在所述衬底基板的正投影至少部分交叠。
8.根据权利要求7所述的显示基板，其中，在所述多个复用开关和所述显示区之间还包括：
第一开关信号线，所述第一开关信号线包括第一开关信号线第一子线和第一开关信号线第二子线，
第二开关信号线，所述第二开关信号线包括第二开关信号线第一子线和第二开关信号线第二子线，
第三开关信号线，所述第三开关信号线包括第三开关信号线第一子线和第三开关信号线第二子线，以及
第四开关信号线，所述第四开关信号线包括第四开关信号线第一子线和第四开关信号线第二子线；
所述至少两条连接线包括第一连接线和第二连接线，所述第一连接线包括第一连接线第一子线和第一连接线第二子线，所述第二连接线包括第二连接线第一子线和第二连接线第二子线；
所述第一连接线第一子线、所述第二连接线第一子线和所述第一连接线第二子线、第二连接线第二子线分别位于所述多个复用开关的两侧；
所述第一连接线第一子线和所述第二连接线第一子线在所述衬底基板的正投影与所述第一开关信号线第一子线、所述第二开关信号线第一子线、所述第三开关信号线第一子线和所述第四开关信号线第一子线中的至少一条在所述衬底基板的正投影至少部分交叠；
所述第一连接线第二子线和所述第二连接线第二子线在所述衬底基板的正投影与所述第一开关信号线第二子线、所述第二开关信号线第二子线、所述第三开关信号线第二子线和所述第四开关信号线第二子线中的至少一条在所述衬底基板的正投影至少部分交叠。
9.根据权利要求8所述的显示基板，其中，所述多个第二焊盘包括多个第二焊盘第一子焊盘和多个第二焊盘第二子焊盘，所述多个第二焊盘第一子焊盘和所述多个第二焊盘第二子焊盘在沿所述显示区边界的延伸方向上分别位于多个第一焊盘的两侧。
10.根据权利要求9所述的显示基板，其中，所述第一连接线第一子线和所述第二连接线第一子线与所述多个第二焊盘第一子焊盘电连接，所述第一连接线第二子线和所述第二连接线第二子线与所述多个第二焊盘第二子焊盘电连接。
11.根据权利要求10所述的显示基板，其中，所述多个焊盘还包括多个第三焊盘，沿所述显示区边界的延伸方向上排列，位于所述多个第一焊盘和多个第二焊盘远离所述显示区的一侧，所述多个第一焊盘、所述多个第二焊盘和所述多个第三焊盘被配置为与集成电路绑定。
12.根据权利要求11所述的显示基板，还包括多个第四焊盘，沿所述显示区边界的延伸方向上排列，位于所述多个第三焊盘远离所述显示区的一侧，所述第一开关信号线、所述第二开关信号线、所述第三开关信号线和所述第四开关信号线电连接所述多个第四焊盘。
13.根据权利要求12所述的显示基板，其中，所述多个第四焊盘包括多个第四焊盘第一子焊盘和多个第四焊盘第二子焊盘，所述多个第四焊盘第一子焊盘和所述多个第四焊盘第二子焊盘在沿所述显示区边界的延伸方向上分别位于多个第三焊盘的两侧；
所述第一开关信号线第一子线、所述第二开关信号线第一子线、所述第三开关信号线第一子线和所述第四开关信号线第一子线电连接所述多个第四焊盘第一子焊盘；
所述第一开关信号线第二子线、所述第二开关信号线第二子线、所述第三开关信号线第二子线和所述第四开关信号线第二子线电连接所述多个第四焊盘第二子焊盘。
14.根据权利要求13所述的显示基板，其中，所述第一电源总线第一子线和所述第二电源线第一子线电连接所述多个第四焊盘第一子焊盘，所述第一电源总线第二子线和所述第二电源线第二子线电连接所述多个第四焊盘第二子焊盘。
15.根据权利要求1所述的显示基板，其中，所述至少两条连接线的电阻在400Ω～600Ω的范围内。
16.一种显示装置，包括如权利要求1至15中任一项所述的显示基板。
CN202080001127.9A 2020-06-30 2020-06-30 显示基板和显示装置 Active CN114127832B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/099155 WO2022000240A1 (zh) 2020-06-30 2020-06-30 显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN114127832A CN114127832A (zh) 2022-03-01
CN114127832B true CN114127832B (zh) 2024-04-16

Family

ID=79317706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080001127.9A Active CN114127832B (zh) 2020-06-30 2020-06-30 显示基板和显示装置

Country Status (4)

Country Link
US (1) US11404530B2 (zh)
CN (1) CN114127832B (zh)
DE (1) DE112020005561T5 (zh)
WO (1) WO2022000240A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154218A (zh) * 2017-06-29 2017-09-12 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107219660A (zh) * 2017-07-12 2017-09-29 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN109887458A (zh) * 2019-03-26 2019-06-14 厦门天马微电子有限公司 显示面板和显示装置
CN111323949A (zh) * 2020-04-15 2020-06-23 昆山国显光电有限公司 阵列基板及显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107383B1 (ko) 2012-12-27 2020-05-07 엘지디스플레이 주식회사 디스플레이 장치용 어레이 기판
US9564455B2 (en) * 2014-04-10 2017-02-07 Innolux Corporation Display panel
US20190311676A1 (en) * 2015-07-24 2019-10-10 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CN106652870A (zh) 2016-11-24 2017-05-10 厦门天马微电子有限公司 一种显示装置、显示面板及其驱动方法
CN106531096B (zh) * 2016-11-28 2019-12-24 武汉华星光电技术有限公司 Rgbw四基色显示面板的驱动方法
KR102385631B1 (ko) * 2017-10-24 2022-04-11 엘지디스플레이 주식회사 터치 디스플레이 장치
TWI678923B (zh) * 2018-05-25 2019-12-01 友達光電股份有限公司 具雜訊抑制設計的顯示面板
CN109143645B (zh) 2018-09-13 2021-07-27 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
KR20200072769A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 평판 표시 장치
CN109637352B (zh) * 2018-12-28 2021-04-13 上海天马微电子有限公司 一种显示面板和显示装置
CN110060621B (zh) * 2019-05-31 2022-06-07 武汉天马微电子有限公司 一种显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154218A (zh) * 2017-06-29 2017-09-12 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107219660A (zh) * 2017-07-12 2017-09-29 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN109887458A (zh) * 2019-03-26 2019-06-14 厦门天马微电子有限公司 显示面板和显示装置
CN111323949A (zh) * 2020-04-15 2020-06-23 昆山国显光电有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
DE112020005561T5 (de) 2022-10-20
US11404530B2 (en) 2022-08-02
US20220199738A1 (en) 2022-06-23
WO2022000240A1 (zh) 2022-01-06
CN114127832A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI694293B (zh) 顯示裝置
CN107170366B (zh) 显示面板和显示装置
CN110187797B (zh) 触控显示面板
CN111384066B (zh) 阵列基板、显示装置
CN112466209B (zh) 显示面板和显示装置
CN206098392U (zh) 一种显示面板及显示装置
KR20170050718A (ko) 어레이 기판
CN113093946B (zh) 一种显示面板及显示装置
CN113964142A (zh) 显示面板和显示装置
JP2007067377A (ja) 基板の両面に実装可能な集積回路装置及び電子機器
CN114127832B (zh) 显示基板和显示装置
CN110473883B (zh) 阵列基板及oled显示装置
US11910678B1 (en) Display panel and display device
CN110310572B (zh) 一种显示面板及显示装置
US20230186843A1 (en) Display panel and display device
CN115132760A (zh) 显示面板及显示装置
CN114664909A (zh) 显示面板及显示装置
KR20130015690A (ko) 반도체 장치
CN113745294B (zh) Oled显示面板和oled显示装置
CN115273654B (zh) 一种显示装置
JP2007258718A (ja) 基板の両面に実装可能な集積回路装置及び電子機器
CN116825045A (zh) 显示面板和显示装置
CN109659317B (zh) 薄膜晶体管阵列基板及显示装置
US11367373B1 (en) Driver integrated circuit
CN115565481B (zh) 显示背板及移动终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant