CN114124821B - 一种芯片内模块间数据传输方法、装置、设备及存储介质 - Google Patents
一种芯片内模块间数据传输方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN114124821B CN114124821B CN202111415344.5A CN202111415344A CN114124821B CN 114124821 B CN114124821 B CN 114124821B CN 202111415344 A CN202111415344 A CN 202111415344A CN 114124821 B CN114124821 B CN 114124821B
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- data transmission
- request
- target module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000005540 biological transmission Effects 0.000 claims abstract description 246
- 230000004044 response Effects 0.000 claims abstract description 155
- 238000004891 communication Methods 0.000 claims abstract description 44
- 238000004590 computer program Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/16—Flow control; Congestion control in connection oriented networks, e.g. frame relay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/27—Evaluation or update of window size, e.g. using information derived from acknowledged [ACK] packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/36—Flow control; Congestion control by determining packet size, e.g. maximum transfer unit [MTU]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
本申请公开了一种芯片内模块间数据传输方法、装置、设备及存储介质。该方法包括:通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。可以无需占用总线随时发起数据传输,提高了芯片内模块间的数据传输效率。
Description
技术领域
本发明涉及计算机技术领域,特别涉及一种芯片内模块间数据传输方法、装置、设备及存储介质。
背景技术
随着科学技术的发展,对芯片的功能性、稳定性等提出了越来越严苛的要求,也使得芯片的规模越来越大、功能越来越强多,随之芯片中的模块也越来越多,芯片模块间的数据传输变得尤为重要。模块间的数据传输用于相互传递各个模块间的信息,模块间的数据传输的效率与质量直接决定着整个芯片设计的成功与否,因此模块间的数据传输十分重要。
现有技术中,模块间数据传输方法主要是通过总线和FIFO(First Input FirstOutput,先进先出)两种方法。通过总线的模块间数据传输,由请求传输数据的模块对总线发送请求需要访问某个模块的数据,总线将请求信号传递给被请求信号,被请求访问的模块将数据发送给总线,总线再将这些数据发送给请求传输数据的模块,完成模块间的数据传输。这种传输方式可靠性高,但需要占用总线,当总线繁忙时,数据传输需要等待,时效性低,且两模块间需要传输大量数据时,会一直占用总线时间,导致总线长时间繁忙,其余模块无法使用。通过FIFO方式的模块间数据传输,当两个模块需要进行数据传输时,发送模块会往FIFO中写入数据,接收模块会从FIFO中取出数据,完成模块间的数据传输,这种方法简单,两个模块间仅通过FIFO连接,没有其余的信息交互,但是结构简单,仅适用于两个模块间简单的数据传输,如一直需要传输数据的两个模块。
发明内容
有鉴于此,本发明的目的在于提供一种芯片内模块间数据传输方法、装置、设备及介质,能够无需占用总线随时发起数据传输,提高了芯片内模块间的数据传输效率。其具体方案如下:
第一方面,本申请公开了一种芯片内模块间数据传输方法,包括:
通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;
根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;
根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。
可选的,所述通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据,包括:
获取所述第二目标模块通过自身的应答接口发送的数据量获取请求;所述数据量获取请求为所述第二目标模块根据自身数据处理状态生成的请求;
根据所述数据量获取请求确定出目标数据大小,并根据所述数据传输请求确定出对应的目标数据;
基于所述目标数据按照所述目标数据大小生成待发送数据包,并通过自身的数据传输接口向所述第二目标模块的数据传输接口发送所述待发送数据包。
可选的,所述获取所述第二目标模块通过自身的应答接口发送的数据量获取请求之前,还包括:
根据数据传输配置信息确定出首次数据传输大小;
按照所述首次数据传输大小,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。
可选的,所述获取所述第二目标模块通过自身的应答接口发送的数据量获取请求之后,还包括:
判断所述数据量获取请求内所述目标数据大小是否为零;
若所述目标数据大小为零,则停止向所述第二目标模块发送所述目标数据。
可选的,所述通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接,包括:
通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应;
通过自身的所述应答接口接收所述第二目标模块反馈的与所述请求应答响应对应的数据应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接。
可选的,所述通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求之前,还包括:
按照预设接口配置信息为所述芯片内的目标模块配置各自的输入输出类型接口,以便所述第一目标模块和所述第二目标模块均包含所述请求接口、所述应答接口和所述数据传输接口;所述接口配置信息包括接口格式和接口数量。
可选的,所述按照预设接口配置信息为所述芯片内的目标模块配置各自的输入输出类型接口,包括:
按照所述预设接口配置信息内的请求接口配置参数,为所述芯片内的目标模块配置request请求接口,以得到所述请求接口;
按照所述预设接口配置信息内的应答接口配置参数,为所述芯片内的目标模块配置ACK应答接口,以得到所述应答接口;所述应答接口配置参数包括所述请求应答响应对应的请求格式、所述数据应答响应对应的请求格式,以及所述数据量获取请求对应的请求格式;
按照所述预设接口配置信息内的数据接口配置参数,为所述芯片内的目标模块配置数据接口,以得到所述数据传输接口。
第二方面,本申请公开了一种芯片内模块间数据传输装置,包括:
数据传输请求获取模块,用于通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;
通信连接建立模块,用于根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;
数据传输模块,用于根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。
第三方面,本申请公开了一种电子设备,包括:
存储器,用于保存计算机程序;
处理器,用于执行所述计算机程序,以实现前述的芯片内模块间数据传输方法。
第四方面,本申请公开了一种计算机可读存储介质,用于存储计算机程序;其中计算机程序被处理器执行时实现前述的芯片内模块间数据传输方法。
本申请中,芯片内的第一目标模块通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。由上可见,本实施例中芯片内模块设有请求接口、应答接口和数据传输接口,芯片内的不同模块之间通过自身的请求接口发送或接收数据传输请求,同时,芯片内的不同模块之间通过自身的应答接口发送应答响应,以及芯片内的不同模块之间通过自身的数据传输接口进行数据传输,可以无需占用总线随时发起数据传输,提高了芯片内模块间的数据传输效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请提供的一种芯片内模块间数据传输方法流程图;
图2为本申请提供的一种具体的芯片内模块间数据传输接口结构示意图;
图3为本申请提供的一种具体的芯片内模块间数据传输时序图;
图4为本申请提供的一种芯片内模块间数据传输装置结构示意图;
图5为本申请提供的一种电子设备结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有技术中,通过总线的模块间数据传输,可靠性高,但需要占用总线,当总线繁忙时,数据传输需要等待,时效性低,且两模块间需要传输大量数据时,会一直占用总线时间,导致总线长时间繁忙,其余模块无法使用。通过FIFO方式的模块间数据传输,方法简单,两个模块间仅通过FIFO连接,没有其余的信息交互,但是结构简单,仅适用于两个模块间简单的数据传输,如一直需要传输数据的两个模块。为克服上述技术问题,本申请提出一种芯片内模块间数据传输方法,能够无需占用总线随时发起数据传输,提高了芯片内模块间的数据传输效率。
本申请实施例公开了一种芯片内模块间数据传输方法,应用于芯片内的第一目标模块,参见图1所示,该方法可以包括以下步骤:
步骤S11:通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求。
本实施例中,芯片内的第一目标模块即为数据发送端,也可称为被请求端,第一目标模块通过自身预先配置的请求接口,获取上述芯片内第二目标模块通过其自身的请求接口发送的数据传输请求,第二目标模块即数据接收端,也可称为请求端。也就是说,芯片内模块均配置有各自的请求接口,该请求接口用于向其他模块发送数据传输请求,或接受其他模块发送的数据传输请求。
步骤S12:根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接。
本实施例中,上述第一目标模块在接收到上述数据传输请求后,通过自身的应答接口向第二目标模块的应答接口发送请求应答响应,用于表征接受第二目标模块的数据传输请求,以建立第一目标模块和所述第二目标模块之间的通信连接。也就是说,芯片内模块均配置有各自的应答接口,该应答接口用于向其他模块发送应答响应。
本实施例中,所述通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接,可以包括:通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应;通过自身的所述应答接口接收所述第二目标模块反馈的与所述请求应答响应对应的数据应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接。
可以理解的是,第一目标模块与第二目标模块之间的通信连接建立过程,第一步,由第二目标模块通过自身的请求接口向第一目标模块发送数据传输请求;第二步,第一目标模块在接收到上述数据传输请求后,通过自身的应答接口向所述第二目标模块发送请求应答响应;第三步,第二目标模块在接收到上述请求应答响应后,通过自身的应答接口向上述第一目标模块发送数据应答接口,以表征准备好接收数据,到此第一目标模块与第二目标模块之间的通信连接建立成功,第一目标模块可以开始向第二目标模块传输数据。
步骤S13:根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。
本实施例中,上述通信连接建立成功后,第一目标模块通过自身的数据传输接口以及第二目标模块的数据传输接口,向第二目标模块传输数据与数据传输请求对应的目标数据。也就是说,芯片内模块均配置有各自的数据传输接口,该应答接口用于与其他模块之间进行数据传输。
本实施例中,所述通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据,可以包括:获取所述第二目标模块通过自身的应答接口发送的数据量获取请求;所述数据量获取请求为所述第二目标模块根据自身数据处理状态生成的请求;根据所述数据量获取请求确定出目标数据大小,并根据所述数据传输请求确定出对应的目标数据;基于所述目标数据按照所述目标数据大小生成待发送数据包,并通过自身的数据传输接口向所述第二目标模块的数据传输接口发送所述待发送数据包。可以理解的是,本实施例中通过应答接口发送的数据量获取请求,实现反馈可变窗口机制,窗口的大小就是一次传输几个数据,反馈可变窗口就是可以改变一次传输几个数据的大小。由此可以灵活调整单次数据传输的大小,而现有技术中,是固定窗口设置太小,如发送端发送一个数据,接收端确认接收一个数据,开销太大,传输速率会降低;如果窗口设置过大,如每次发送100个数据,而接收端只能接收处理50个数据,这样就会造成数据丢失堵塞,因此本实施例中采用反馈可变窗口可以有效解决此问题。
本实施例中,所述通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求之前,还可以包括:按照预设接口配置信息为所述芯片内的目标模块配置各自的输入输出类型接口,以便所述第一目标模块和所述第二目标模块均包含所述请求接口、所述应答接口和所述数据传输接口;所述接口配置信息包括接口格式和接口数量。即为芯片内每个模块配置各自的请求接口、应答接口和数据传输接口,且上述三种接口的类型均为输入输出类型接口,即可以支持半双工通信。且本实施例中的第一目标模块和第二目标模块仅为泛指,芯片内任意一个模块都可作为请求端和被请求端。
本实施例中,所述按照预设接口配置信息为所述芯片内的目标模块配置各自的输入输出类型接口,可以包括:按照所述预设接口配置信息内的请求接口配置参数,为所述芯片内的目标模块配置request请求接口,以得到所述请求接口;按照所述预设接口配置信息内的应答接口配置参数,为所述芯片内的目标模块配置ACK应答接口,以得到所述应答接口;所述应答接口配置参数包括所述请求应答响应对应的请求格式、所述数据应答响应对应的请求格式,以及所述数据量获取请求对应的请求格式;按照所述预设接口配置信息内的数据接口配置参数,为所述芯片内的目标模块配置数据接口,以得到所述数据传输接口。
可以理解的是,例如图2所示为一种具体的芯片内模块间数据传输接口结构示意图,其中,为各模块配置的请求接口具体可以为request请求接口(REQ接口),应答接口具体可以ACK(Acknowledgement)应答接口,以及数据传输接口(DATA接口)。其中,配置REQ接口用来传输数据传输请求信号,位宽1bit,定义高电平为REQ有效,请求数据传输,低电平为REQ无效,无数据传输请求,在数据传输过程中REQ需一直保持高电平有效状态。数据传输接口用来进行数据的传输。位宽为1bit,串行发送。
ACK接口用来进行数据传输的应答,ACK分为请求应答响应与数据应答响应,具体接口格式配置可以为:
ACK[0]表征请求应答响应,位宽为1bit,由第一目标模块发送给第二目标模块,即被请求模块发送给请求模块,用于应答数据传输请求,高电平表示应答成功,否则为无应答,即被请求模块没有收到REQ请求信号或者被请求模块无法进行数据传输;
ACK[1]表征数据应答响应,位宽为1bit,由第二目标模块发送给第一目标模块,即请求模块发送给被请求模块,用于应答ACK[0],表明被请求端可以开始发送数据,高电平表示应答成功,否则为无应当,即请求模块没有收到ACK[0]的应答信号或者请求模块没有做好接收数据的准备;
ACK[N:2]表征数据量获取请求,位宽可配置,用于反馈可变窗口,进行传输数据控制。
可见,ACK[0]与ACK[0]为请求应答,用于两模块间进行连接建立,ACK[N:2]为反馈可变窗口应答信号(N为设置的位宽值),用于进行反馈可变窗口设置控制数据传输。由此,通过反馈可变窗口的设置可控制数据传输的速度,采用基于REQ请求的方式发起数据传输,通过ACK应答信号建立连接并调整数据传输,避免资源浪费和传输堵塞。
本实施例中,所述获取所述第二目标模块通过自身的应答接口发送的数据量获取请求之前,还可以包括:根据数据传输配置信息确定出首次数据传输大小;按照所述首次数据传输大小,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。本实施例中,所述获取所述第二目标模块通过自身的应答接口发送的数据量获取请求之后,还可以包括:判断所述数据量获取请求内所述目标数据大小是否为零;若所述目标数据大小为零,则停止向所述第二目标模块发送所述目标数据。
例如图3所示,反馈可变窗口的工作流程如下:第一次发送数据时采用默认的窗口大小,即默认的首次数据传输大小,可以设置为8bit,这时,第二目标模块接受到数据后,会通过ACK[N:2]应答此数据返回给第一目标模块,此应答信号的内容为希望下一次传输数据的个数,即当传输完第一次8bit数据后,如果此时第二目标模块还有能力处理更多数据,会通过ACK[N:2]发送N为16、24或32等应答信号,以此来告诉第一目标模块下一次可以发送这么多bit的数据;如果此时第二目标模块没有能力处理如此多的数据或者已经不需要传输数据了,那么会通过ACK[N:2]发送4、2等应答信号,告诉第一目标模块减少数据发送。若ACK[N:2]发送N为0的应答信号,则第一目标模块接收到该信号后会停止发送数据。如果第一目标模块没有接收到ACK信号,则说明第二目标模块接收失败,第一目标模块会重新发送。通过设置反馈可变窗口,实现半双工的数据传输,同时可以控制数据传输速度,避免资源浪费和传输堵塞,提升数据传输的效率。
图3所示为具体的芯片内模块间数据传输时序图:
(1)假设两个模块需要进行数据传输,第一目标模块(被请求模块,即数据发送模块,即发送端)和第二目标模块(请求数据传输模块,即数据接收模块,即接收端);
(2)当接收端需要发送端发送数据时,接收端发送REQ信号给发送端;
(3)发送端收到REQ信号,根据自身情况发送ACK[0]应答信号给接收端;
(4)接收端收到ACK[0]后,根据自身情况发送ACK[1]应答信号给发送端;
(5)发送端接收到ACK[1]后,开始发送数据,第一笔发送8bit数据;
(6)接收端接收到数据后,根据自身情况发送ACK[N:2]给发送模块(若此时接收端还需要大量的数据传输且有能力进行处理,则可以发送更大的ACK[N:2]的值给发送模块,若此时接收端没有能力处理更多的数据,或者不需要数据传输了,则ACK[N:2]的值可以更小或者为0);
(7)发送端接收到ACK[N:2]之后,根据其值设置下一次发送的数据的个数;
(8)重复步骤(6)、(7)直至ACK[N:2]为0,即不需要数据传输。
由上可见,本实施例中芯片内的第一目标模块通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。由上可见,本实施例中芯片内模块设有请求接口、应答接口和数据传输接口,芯片内的不同模块之间通过自身的请求接口发送或接收数据传输请求,同时,芯片内的不同模块之间通过自身的应答接口发送应答响应,以及芯片内的不同模块之间通过自身的数据传输接口进行数据传输,可以无需占用总线随时发起数据传输,提高了芯片内模块间的数据传输效率。
相应的,本申请实施例还公开了一种芯片内模块间数据传输装置,参见图4所示,该装置包括:
数据传输请求获取模块11,用于通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;
通信连接建立模块12,用于根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;
数据传输模块13,用于根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。
由上可见,本实施例中芯片内的第一目标模块通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。由上可见,本实施例中芯片内模块设有请求接口、应答接口和数据传输接口,芯片内的不同模块之间通过自身的请求接口发送或接收数据传输请求,同时,芯片内的不同模块之间通过自身的应答接口发送应答响应,以及芯片内的不同模块之间通过自身的数据传输接口进行数据传输,可以无需占用总线随时发起数据传输,提高了芯片内模块间的数据传输效率。
在一些具体实施例中,所述数据传输模块13具体可以包括:
数据量获取请求接收单元,用于获取所述第二目标模块通过自身的应答接口发送的数据量获取请求;所述数据量获取请求为所述第二目标模块根据自身数据处理状态生成的请求;
数据确定单元,用于根据所述数据量获取请求确定出目标数据大小,并根据所述数据传输请求确定出对应的目标数据;
待发送数据包生成单元,用于基于所述目标数据按照所述目标数据大小生成待发送数据包,并通过自身的数据传输接口向所述第二目标模块的数据传输接口发送所述待发送数据包。
在一些具体实施例中,所述数据传输模块13具体可以包括:
首次数据传输大小确定单元,用于根据数据传输配置信息确定出首次数据传输大小;
数据传输单元,用于按照所述首次数据传输大小,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。
在一些具体实施例中,所述数据传输模块13具体可以包括:
数据大小判断单元,用于判断所述数据量获取请求内所述目标数据大小是否为零;
传输停止单元,用于若所述目标数据大小为零,则停止向所述第二目标模块发送所述目标数据。
在一些具体实施例中,所述通信连接建立模块12具体可以包括:
请求应答响应发送单元,用于通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应;
数据应答响应接收单元,用于通过自身的所述应答接口接收所述第二目标模块反馈的与所述请求应答响应对应的数据应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接。
在一些具体实施例中,所述芯片内模块间数据传输装置具体可以包括:
接口配置单元,用于按照预设接口配置信息为所述芯片内的目标模块配置各自的输入输出类型接口,以便所述第一目标模块和所述第二目标模块均包含所述请求接口、所述应答接口和所述数据传输接口;所述接口配置信息包括接口格式和接口数量。
在一些具体实施例中,所述接口配置单元具体可以包括:
请求接口配置单元,用于按照所述预设接口配置信息内的请求接口配置参数,为所述芯片内的目标模块配置request请求接口,以得到所述请求接口;
应答接口配置单元,用于按照所述预设接口配置信息内的应答接口配置参数,为所述芯片内的目标模块配置ACK应答接口,以得到所述应答接口;所述应答接口配置参数包括所述请求应答响应对应的请求格式、所述数据应答响应对应的请求格式,以及所述数据量获取请求对应的请求格式;
数据传输接口配置单元,用于按照所述预设接口配置信息内的数据接口配置参数,为所述芯片内的目标模块配置数据接口,以得到所述数据传输接口。
进一步的,本申请实施例还公开了一种电子设备,参见图5所示,图中的内容不能被认为是对本申请的使用范围的任何限制。
图5为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20,具体可以包括:至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出类型接口25和通信总线26。其中,所述存储器22用于存储计算机程序,所述计算机程序由所述处理器21加载并执行,以实现前述任一实施例公开的芯片内模块间数据传输方法中的相关步骤。
本实施例中,电源23用于为电子设备20上的各硬件设备提供工作电压;通信接口24能够为电子设备20创建与外界设备之间的数据传输通道,其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议,在此不对其进行具体限定;输入输出类型接口25,用于获取外界输入数据或向外界输出数据,其具体的接口类型可以根据具体应用需要进行选取,在此不进行具体限定。
另外,存储器22作为资源存储的载体,可以是只读存储器、随机存储器、磁盘或者光盘等,其上所存储的资源包括操作***221、计算机程序222及包括训练集在内的数据223等,存储方式可以是短暂存储或者永久存储。
其中,操作***221用于管理与控制电子设备20上的各硬件设备以及计算机程序222,以实现处理器21对存储器22中海量数据223的运算与处理,其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的芯片内模块间数据传输方法的计算机程序之外,还可以进一步包括能够用于完成其他特定工作的计算机程序。
进一步的,本申请实施例还公开了一种计算机存储介质,所述计算机存储介质中存储有计算机可执行指令,所述计算机可执行指令被处理器加载并执行时,实现前述任一实施例公开的芯片内模块间数据传输方法步骤。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种芯片内模块间数据传输方法、装置、设备及介质进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种芯片内模块间数据传输方法,其特征在于,应用于芯片内的第一目标模块,包括:
通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;
根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;所述应答接口包括ACK应答接口,用于进行数据传输的应答;ACK[N:2]表征数据量获取请求,位宽可配置,用于反馈可变窗口,进行传输数据控制;所述N为设置的位宽值;
根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据;
其中,所述通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据,包括:
获取所述第二目标模块通过自身的应答接口发送的数据量获取请求;所述数据量获取请求为所述第二目标模块根据自身数据处理状态生成的请求;
根据所述数据量获取请求确定出目标数据大小,并根据所述数据传输请求确定出对应的目标数据;
基于所述目标数据按照所述目标数据大小生成待发送数据包,并通过自身的数据传输接口向所述第二目标模块的数据传输接口发送所述待发送数据包。
2.根据权利要求1所述的芯片内模块间数据传输方法,其特征在于,所述获取所述第二目标模块通过自身的应答接口发送的数据量获取请求之前,还包括:
根据数据传输配置信息确定出首次数据传输大小;
按照所述首次数据传输大小,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据。
3.根据权利要求1所述的芯片内模块间数据传输方法,其特征在于,所述获取所述第二目标模块通过自身的应答接口发送的数据量获取请求之后,还包括:
判断所述数据量获取请求内所述目标数据大小是否为零;
若所述目标数据大小为零,则停止向所述第二目标模块发送所述目标数据。
4.根据权利要求1所述的芯片内模块间数据传输方法,其特征在于,所述通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接,包括:
通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应;
通过自身的所述应答接口接收所述第二目标模块反馈的与所述请求应答响应对应的数据应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接。
5.根据权利要求4所述的芯片内模块间数据传输方法,其特征在于,所述通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求之前,还包括:
按照预设接口配置信息为所述芯片内的目标模块配置各自的输入输出类型接口,以便所述第一目标模块和所述第二目标模块均包含所述请求接口、所述应答接口和所述数据传输接口;所述接口配置信息包括接口格式和接口数量。
6.根据权利要求5所述的芯片内模块间数据传输方法,其特征在于,所述按照预设接口配置信息为所述芯片内的目标模块配置各自的输入输出类型接口,包括:
按照所述预设接口配置信息内的请求接口配置参数,为所述芯片内的目标模块配置request请求接口,以得到所述请求接口;
按照所述预设接口配置信息内的应答接口配置参数,为所述芯片内的目标模块配置ACK应答接口,以得到所述应答接口;所述应答接口配置参数包括所述请求应答响应对应的请求格式、所述数据应答响应对应的请求格式,以及所述数据量获取请求对应的请求格式;
按照所述预设接口配置信息内的数据接口配置参数,为所述芯片内的目标模块配置数据接口,以得到所述数据传输接口。
7.一种芯片内模块间数据传输装置,其特征在于,应用于芯片内的第一目标模块,包括:
数据传输请求获取模块,用于通过自身的请求接口,接收所述芯片内第二目标模块通过自身的请求接口发送的数据传输请求;
通信连接建立模块,用于根据所述数据传输请求,通过自身的应答接口向所述第二目标模块的应答接口发送请求应答响应,以建立所述第一目标模块和所述第二目标模块之间的通信连接;所述应答接口包括ACK应答接口,用于进行数据传输的应答;ACK[N:2]表征数据量获取请求,位宽可配置,用于反馈可变窗口,进行传输数据控制;所述N为设置的位宽值;
数据传输模块,用于根据所述通信连接,通过自身的数据传输接口向所述第二目标模块的数据传输接口发送与所述数据传输请求对应的目标数据;
所述数据传输模块,具体包括:
数据量获取请求接收单元,用于获取所述第二目标模块通过自身的应答接口发送的数据量获取请求;所述数据量获取请求为所述第二目标模块根据自身数据处理状态生成的请求;
数据确定单元,用于根据所述数据量获取请求确定出目标数据大小,并根据所述数据传输请求确定出对应的目标数据;
待发送数据包生成单元,用于基于所述目标数据按照所述目标数据大小生成待发送数据包,并通过自身的数据传输接口向所述第二目标模块的数据传输接口发送所述待发送数据包。
8.一种电子设备,其特征在于,包括:
存储器,用于保存计算机程序;
处理器,用于执行所述计算机程序,以实现如权利要求1至6任一项所述的芯片内模块间数据传输方法。
9.一种计算机可读存储介质,其特征在于,用于存储计算机程序;其中计算机程序被处理器执行时实现如权利要求1至6任一项所述的芯片内模块间数据传输方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111415344.5A CN114124821B (zh) | 2021-11-25 | 2021-11-25 | 一种芯片内模块间数据传输方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111415344.5A CN114124821B (zh) | 2021-11-25 | 2021-11-25 | 一种芯片内模块间数据传输方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114124821A CN114124821A (zh) | 2022-03-01 |
CN114124821B true CN114124821B (zh) | 2024-03-22 |
Family
ID=80373265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111415344.5A Active CN114124821B (zh) | 2021-11-25 | 2021-11-25 | 一种芯片内模块间数据传输方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114124821B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105379345A (zh) * | 2014-03-24 | 2016-03-02 | 华为技术有限公司 | 物理层数据的传输方法及数据传输设备 |
CN113468092A (zh) * | 2020-03-31 | 2021-10-01 | 比亚迪半导体股份有限公司 | 高速spi通信装置 |
CN113570050A (zh) * | 2021-08-03 | 2021-10-29 | 浙江大学 | 一种双向异步同步先进先出适配器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10360169B2 (en) * | 2015-03-30 | 2019-07-23 | Sony Semiconductor Solutions Corporation | Asynchronous interface |
US11848781B2 (en) * | 2020-01-06 | 2023-12-19 | Qualcomm Incorporated | Hybrid automatic repeat request acknowledgement codebook determination with different downlink assignment indicator bitwidth |
-
2021
- 2021-11-25 CN CN202111415344.5A patent/CN114124821B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105379345A (zh) * | 2014-03-24 | 2016-03-02 | 华为技术有限公司 | 物理层数据的传输方法及数据传输设备 |
CN113468092A (zh) * | 2020-03-31 | 2021-10-01 | 比亚迪半导体股份有限公司 | 高速spi通信装置 |
CN113570050A (zh) * | 2021-08-03 | 2021-10-29 | 浙江大学 | 一种双向异步同步先进先出适配器 |
Non-Patent Citations (1)
Title |
---|
基于PCI9656的PXI总线接口设计与实现;杨川;崔少辉;刘杰;方丹;;电子测量技术(第10期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114124821A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106951388B (zh) | 一种基于PCIe的DMA数据传输方法及*** | |
CN108055111B (zh) | 数据传输方法及装置 | |
US9875206B2 (en) | Methods and devices for extending USB 3.0-compliant communication | |
CN105208043A (zh) | 外网代理模块、内网代理模块、数据传输方法及*** | |
CN110808948B (zh) | 远程过程调用方法、装置及*** | |
CN110704265A (zh) | 一种基于Modbus协议的预警信息主动上报方法及*** | |
CN103384181A (zh) | 数据包的传输方法和设备 | |
CN112269749B (zh) | I2c通信*** | |
CN113312284A (zh) | 数据传输方法、装置、***、存储介质及电子装置 | |
CN107332854B (zh) | 一种报文序列化协商方法及服务提供设备 | |
US11991762B2 (en) | Direct connection communication method, AMF, access network functional entity and terminal | |
CN114124821B (zh) | 一种芯片内模块间数据传输方法、装置、设备及存储介质 | |
CN111404842B (zh) | 数据传输方法、装置及计算机存储介质 | |
US8863149B2 (en) | Message processing apparatus and message processing method | |
CN110213155B (zh) | 通信处理方法、装置及相关设备、存储介质 | |
CN114443537B (zh) | 一种pcie信号发送端参数配置方法、装置、设备及介质 | |
WO2022127448A1 (zh) | 消息传输的方法、终端及存储介质 | |
CN107171915B (zh) | 一种通信协议的变更方法及装置 | |
CN116383116A (zh) | 一种基于spi总线的通信方法及装置 | |
CN115208794B (zh) | Profibus-DP协议的定时器调整方法、装置、设备及介质 | |
JP2004260562A (ja) | パケット送受信方法、及び装置 | |
EP4376488A1 (en) | Method and apparatus for accessing cell served by base station, storage medium, and electronic apparatus | |
CN114389906B (zh) | 一种智能设备群控方法、装置、设备及存储介质 | |
CN117857657A (zh) | 基于usart协议的数据传输方法、装置、设备及介质 | |
US20240015785A1 (en) | Systems, devices, and methods related to conserving communication bandwidth with spare time schedule |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |