CN114122222A - 一种复合钝化层及其制作方法、led芯片 - Google Patents
一种复合钝化层及其制作方法、led芯片 Download PDFInfo
- Publication number
- CN114122222A CN114122222A CN202111558381.1A CN202111558381A CN114122222A CN 114122222 A CN114122222 A CN 114122222A CN 202111558381 A CN202111558381 A CN 202111558381A CN 114122222 A CN114122222 A CN 114122222A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation
- led chip
- composite
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 215
- 239000002131 composite material Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000003475 lamination Methods 0.000 claims abstract description 28
- 230000002441 reversible effect Effects 0.000 claims abstract description 16
- 230000005684 electric field Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 58
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 31
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 22
- 235000013842 nitrous oxide Nutrition 0.000 claims description 22
- 229910000077 silane Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- -1 oxygen ions Chemical class 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 19
- 230000008595 infiltration Effects 0.000 abstract description 6
- 238000001764 infiltration Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 279
- 239000000463 material Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000005855 radiation Effects 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 229910007991 Si-N Inorganic materials 0.000 description 5
- 229910006294 Si—N Inorganic materials 0.000 description 5
- 230000009471 action Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012466 permeate Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种复合钝化层及其制作方法、LED芯片，通过在LED芯片的外延叠层裸露面设有复合钝化层，其中，复合钝化层包括依次堆叠的钝化底层及钝化顶层，且所述钝化底层的折射率小于所述钝化顶层的折射率，所述钝化底层用于接触LED芯片的表面并使其耐受逆向电场，所述钝化顶层作为LED芯片与外界接触的膜层，用于减少孔洞；从而提升抗高逆压性能，并避免水汽的渗入。
Description
技术领域
本发明涉及发光二极管领域，尤其涉及一种复合钝化层及其制作方法、LED芯片。
背景技术
随着LED显屏市场的不断发展，由于LED显屏常在高温高湿的环境下使用，且内部的LED芯片常处于逆压工作，因此应用端对显屏的小尺寸LED芯片的耐压提出了更高的需求，通常在85％湿度及85℃的高温高湿下在芯片上加载逆向电压来进行验证(及双85逆压可靠性实验)。在这种严苛环境下的失效模式是高温加速水汽渗入芯片内部后，在高逆向电场的作用下与芯片的N型GaN发生电化学反应，造成烧伤。目前芯片通过表面的钝化保护层(通常材质为SiO2)，来隔绝水汽，阻止水汽渗入芯片内部。
然而，现有钝化保护层通常采用硅烷(SiH4)、笑气(N2O)反应生成绝缘的SiO2，膜层中不可避免的会掺杂部分Si-N键(表现为折射率偏高至1.5左右，纯SiO2的折射率为1.46)。Si-N的键能相比Si-O键的键能更低，在双85逆压可靠性实验中，由于存在逆向强电场作用，大量热电子注入，热电子与被俘获的空穴符合释放能量，令键结断裂，并持续恶化导致膜层开裂，水汽渗入造成失效。因此需要通过降低硅烷/笑气的气体流量比例来降低膜层中的Si-N键，但是，随着硅烷/笑气气体流量比的降低，膜层的折射率不断下降至1.46甚至1.46以下，此时膜层内微孔洞增加(微孔洞内折射率为1，会拉低整体膜层的折射率)，水汽反而更容易由钝化保护层渗入。因此折射率偏高，膜层会在逆压强电场的作用下断裂，导致水汽渗入；折射率过低，水汽会通过微孔洞渗入，均无法杜绝水汽对芯片内部的侵蚀。
有鉴于此，为克服现有技术倒装LED芯片的上述缺陷，本发明人专门设计了一种复合钝化层及其制作方法、LED芯片，本案由此产生。
发明内容
本发明的目的在于提供一种复合钝化层及其制作方法、LED芯片，以提高LED芯片的逆向强电场耐受能力，并防止水汽的进入。
为了实现上述目的，本发明采用的技术方案如下：
一种复合钝化层，作为客体的保护膜层，包括：依次堆叠的钝化底层及钝化顶层，且所述钝化底层的折射率小于所述钝化顶层的折射率；所述钝化底层用于接触客体的表面并使其耐受逆向电场，所述钝化顶层作为客体与外界接触的膜层，用于减少孔洞。
优选地，在所述钝化底层及钝化顶层之间还设有中间层，且所述中间层的折射率介于所述钝化底层和钝化顶层之间，用于增强所述钝化底层和钝化顶层之间的相互应力。
优选地，所述钝化底层的折射率为1.40～1.50，包括端点值；
所述中间层的折射率为1.42～1.52，包括端点值；
所述钝化顶层的折射率为1.45～1.55，包括端点值。
优选地，所述复合钝化层包括透明的绝缘材料，如二氧化硅等。
优选地，所述制作方法包括如下步骤：
步骤S01、将保护客体放置于反应腔中，且反应腔体保持在预热温度；
步骤S02、往腔体通入硅烷与笑气的混合气体，以形成钝化底层，且所述钝化底层的折射率为1.40～1.50，包括端点值；
步骤S03、增大所通入的硅烷与笑气的混合比例，以形成中间层，且所述中间层的折射率为1.42～1.52，包括端点值；
步骤S04、再次增大所通入的硅烷与笑气的混合比例，以形成钝化顶层，且钝化顶层的折射率为1.45～1.55，包括端点值。
优选地，步骤S02中，所述硅烷与笑气的混合比例为2:320～6:320，包括端点值；
步骤S03中，所述硅烷与笑气的混合比例为2:320～2:50，包括端点值；
步骤S04中，所述硅烷与笑气的混合比例为1:50～2:50，包括端点值。
优选地，在所述步骤S02、S03及S04中，还可以通入氮气，用于结合过剩的氧离子。
本发明还提供了一种LED芯片，其为水平结构的LED芯片，包括：
衬底；
设置于所述衬底表面的外延叠层，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
第一电极，其层叠于所述凹槽的部分表面，且远离所述凹槽的侧壁而设置；
第二电极，其层叠于所述台面的部分表面；
复合钝化层，其覆盖所述外延叠层的裸露面；所述复合钝化层包括上述所述的复合钝化层，且所述钝化底层接触所述LED芯片的外延叠层裸露面，所述钝化顶层作为LED芯片与外界接触的膜层。
优选地，在所述台面还设有透明导电层，且所述复合钝化层覆盖所述透明导电层。
本发明还提供了一种LED芯片，其为垂直结构的LED芯片，包括：
导电基板；
设置于所述导电基板表面的键合层、金属反射镜及外延叠层，所述外延叠层包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层，所述第一方向垂直于所述导电基板，并由所述导电基板指向所述外延叠层；
第一电极，其层叠于所述第一型半导体层背离所述有源区的一侧表面；
第二电极，其层叠于所述导电基板的背面；
复合钝化层，其覆盖所述外延叠层的裸露面；所述复合钝化层包括上述任一项所述的复合钝化层，且所述钝化底层接触所述LED芯片的外延叠层裸露面，所述钝化顶层作为LED芯片与外界接触的膜层。
经由上述的技术方案可知，本发明提供的复合钝化层及LED芯片，通过在LED芯片的外延叠层裸露面设有复合钝化层，其中，复合钝化层包括依次堆叠的钝化底层及钝化顶层，且所述钝化底层的折射率小于所述钝化顶层的折射率，所述钝化底层用于接触LED芯片的表面并使其耐受逆向电场，所述钝化顶层作为LED芯片与外界接触的膜层，用于减少孔洞；从而提升抗高逆压性能，并避免水汽的渗入。
进一步地，在所述钝化底层及钝化顶层之间还设有中间层，且所述中间层的折射率介于所述钝化底层和钝化顶层之间，用于增强所述钝化底层和钝化顶层之间的相互应力，从而提升了复合钝化膜层的保护效果。
此外，所述钝化底层的折射率为1.40～1.50，使其处于较低折射率区间，从而折射率降低可以Si-N键结数量降低，提升抗高逆压性能；所述钝化顶层的折射率为1.45～1.55，使其处于较高折射率区间，从而避免复合钝化膜层本身孔洞的增加，避免水汽的进入；同时，所述中间层的折射率为1.42～1.52，很好地实现了钝化底层和钝化顶层的应力过渡，并提升膜层的厚度。
经由上述的技术方案可知，本发明提供的复合钝化层的制作方法，在实现上述LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例1所提供的复合钝化层的结构示意图；
图2为本发明实施例1所提供的复合钝化层的制作方法流程图；
图3为本发明实施例2所提供的水平结构的LED芯片的结构示意图；
图4为本发明实施例3所提供的垂直结构的LED芯片的结构示意图；
图中符号说明：1、衬底，2、第一型半导体层，3、有源区，4、第二型半导体层，5、透明导电层，6、金属反射层，7、键合层，8、复合钝化层，81、钝化底层，82、中间层，83、钝化顶层，9、第二电极，10、第一电极，11、导电基板。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，本发明实施例1旨在提供一种复合钝化层8，其作为客体的保护膜层，包括：依次堆叠的钝化底层81及钝化顶层83，且所述钝化底层81的折射率小于所述钝化顶层83的折射率；所述钝化底层81用于接触客体的表面并使其耐受逆向电场，所述钝化顶层83作为客体与外界接触的膜层，用于减少孔洞。
本实施例中，在所述钝化底层81及钝化顶层83之间还设有中间层82，且所述中间层82的折射率介于所述钝化底层81和钝化顶层83之间，用于增强所述钝化底层81和钝化顶层83之间的相互应力。
本实施例中，所述钝化底层81的折射率为1.40～1.50，包括端点值；
所述中间层82的折射率为1.42～1.52，包括端点值；
所述钝化顶层83的折射率为1.45～1.55，包括端点值。
本实施例中，所述钝化底层81的厚度为100～5000A，包括端点值。
本实施例中，所述中间层82的厚度为100～5000A，包括端点值。
本实施例中，所述钝化顶层83的厚度为100～5000A，包括端点值。
本实施例中，所述复合钝化层8包括透明的绝缘材料，如二氧化硅等。
如图2所示，本实施例还提供了一种复合钝化层8的制作方法，所述制作方法包括如下步骤：
步骤S01、将保护客体放置于反应腔中，且反应腔体保持在预热温度；
步骤S02、往腔体通入硅烷与笑气的混合气体，以形成钝化底层，且所述钝化底层的折射率为1.40～1.50，所述钝化底层的厚度为100～5000A，包括端点值；
步骤S03、增大所通入的硅烷与笑气的混合比例，以形成中间层，且所述中间层的折射率为1.42～1.52，所述中间层的厚度为100～5000A，包括端点值；
步骤S04、再次增大所通入的硅烷与笑气的混合比例，以形成钝化顶层，且钝化顶层的折射率为1.45～1.55，所述钝化顶层的厚度为100～5000A，包括端点值。
本实施例中，步骤S02中，所述硅烷与笑气的混合比例为2:320～6:320，包括端点值；
步骤S03中，所述硅烷与笑气的混合比例为2:320～2:50，包括端点值；
步骤S04中，所述硅烷与笑气的混合比例为1:50～2:50，包括端点值。
本实施例中，在所述步骤S02、S03及S04中，还可以通入氮气，用于结合过剩的氧离子。
经由上述的技术方案可知，本发明实施例提供的复合钝化层，包括依次堆叠的钝化底层及钝化顶层，且所述钝化底层的折射率小于所述钝化顶层的折射率，所述钝化底层用于接触保护客体的表面并使其耐受逆向电场，所述钝化顶层作为保护客体与外界接触的膜层，用于减少孔洞；从而提升抗高逆压性能，并避免水汽的渗入。
进一步地，在所述钝化底层及钝化顶层之间还设有中间层，且所述中间层的折射率介于所述钝化底层和钝化顶层之间，用于增强所述钝化底层和钝化顶层之间的相互应力，从而提升了复合钝化膜层的保护效果。
此外，所述钝化底层的折射率为1.40～1.50，使其处于较低折射率区间，从而折射率降低可以Si-N键结数量降低，提升抗高逆压性能；所述钝化顶层的折射率为1.45～1.55，使其处于较高折射率区间，从而避免复合钝化膜层本身孔洞的增加，避免水汽的进入；同时，所述中间层的折射率为1.42～1.52，很好地实现了钝化底层和钝化顶层的应力过渡，并提升膜层的厚度。
经由上述的技术方案可知，本发明实施例提供的复合钝化层的制作方法，在实现上述LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。
实施例2
如图3所示，本发明实施例提供了一种LED芯片，其为水平结构的LED芯片，包括：
衬底1；
设置于所述衬底表面的外延叠层，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层2、有源区3以及第二型半导体层4，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层2形成凹槽及台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
第一电极10，其层叠于所述凹槽的部分表面，且远离所述凹槽的侧壁而设置；
第二电极9，其层叠于所述台面的部分表面；
复合钝化层，8其覆盖所述外延叠层的裸露面；所述复合钝化层8采用实施例1所述的复合钝化层，且所述钝化底层81接触所述LED芯片的外延叠层裸露面，所述钝化顶层93作为LED芯片与外界接触的膜层。
本实施例中，在所述台面还设有透明导电层5，且所述复合钝化层8覆盖所述透明导电层5。
第二电极9主要包括焊盘部分，该焊盘部分主要用于正面电极封装时外部打线。正面电极的焊盘可以根据实际的打线需要设计成不同的形状，具体如圆柱状或方块或其它的多边形。作为一个优选的实施方式，正面电极还可以包括从焊盘延伸的延伸部分，该延伸部分可以以预定的图案形状被形成，并且延伸部分可以具有各种形状，具体的如条状。
第一电极10与第二电极9优选为金属材料制成。第二电极9的焊盘部分以及延伸部分还可以包括实现与半导体外延材料之间形成良好的欧姆接触的金属材料。
需要说明的是，外延叠层为通过MOCVD或其它的生长方式获得的半导体垒晶叠层，该半导体垒晶叠层为能够提供常规的如紫外、蓝、绿、黄、红、红外光等辐射的半导体材料，具体的可以是200～950nm的材料，如常见的氮化物，具体的，如氮化镓基半导体垒晶叠层，氮化镓基垒晶叠层常见有掺杂铝、铟等元素，主要提供200～550nm波段的辐射；或者常见的铝镓铟磷基或铝镓砷基半导体垒晶叠层，主要提供550～950nm波段的辐射。半导体垒晶叠层主要包括第二型半导体层、有源区以及第一型半导体层。第一型半导体层和第二型半导体层可分别通过n型掺杂或P型掺杂以实现至少分别提供电子或空穴的材料层。n型半导体层可以掺杂有诸如Si、Ge、或者Sn的n型掺杂物，P型掺杂半导体层可以掺杂有诸如Mg、Zn、Ca、Sr、或者Ba的P型掺杂物。第二型半导体层、有源区以及第一型半导体层具体可以是铝镓铟氮、氮化镓、铝镓氮、铝铟磷、铝镓铟磷或砷化镓或铝镓砷等材料制作形成。第二型半导体层以及第一型半导体层包括提供电子或空穴的覆盖层，以及可以包括其它层材料如电流扩展层、窗口层或欧姆接触层等，根据掺杂浓度或组分含量不同进行设置为不同的多层。有源区为提供电子和空穴复合提供光辐射的区域，根据发光波长的不同可选择不同的材料，有源区可以是单量子阱或多量子阱的周期性结构。通过调整有源区中半导体材料的组成比，以期望辐射出不同波长的光。
经由上述的技术方案可知，本发明实施例提供的LED芯片，通过在LED芯片的外延叠层裸露面设有复合钝化层，其中，复合钝化层包括依次堆叠的钝化底层及钝化顶层，且所述钝化底层的折射率小于所述钝化顶层的折射率，所述钝化底层用于接触LED芯片的表面并使其耐受逆向电场，所述钝化顶层作为LED芯片与外界接触的膜层，用于减少孔洞；从而提升抗高逆压性能，并避免水汽的渗入。
进一步地，在所述钝化底层及钝化顶层之间还设有中间层，且所述中间层的折射率介于所述钝化底层和钝化顶层之间，用于增强所述钝化底层和钝化顶层之间的相互应力，从而提升了复合钝化膜层的保护效果。
此外，所述钝化底层的折射率为1.40～1.50，使其处于较低折射率区间，从而折射率降低可以Si-N键结数量降低，提升抗高逆压性能；所述钝化顶层的折射率为1.45～1.55，使其处于较高折射率区间，从而避免复合钝化膜层本身孔洞的增加，避免水汽的进入；同时，所述中间层的折射率为1.42～1.52，很好地实现了钝化底层和钝化顶层的应力过渡，并提升膜层的厚度。
实施例3
如图4所示，本发明实施例提供了一种LED芯片，其为垂直结构的LED芯片，包括：
导电基板11；
设置于所述导电基板11表面的键合层7、金属反射镜6及外延叠层，所述外延叠层包括沿第一方向依次堆叠的第二型半导体层4、有源区3以及第一型半导体层2，所述第一方向垂直于所述导电基板11，并由所述导电基板11指向所述外延叠层；
第一电极10，其层叠于所述第一型半导体层2背离所述有源区3的一侧表面；
第二电极9，其层叠于所述导电基板11的背面；
复合钝化层8，其覆盖所述外延叠层的裸露面；所述复合钝化层8采用实施例1所述的复合钝化层，且所述钝化底层接触所述LED芯片的外延叠层裸露面，所述钝化顶层作为LED芯片与外界接触的膜层。
本实施例中的第二电极9以整面的形式形成在基板11背面侧，本实施例的基板为导电性支撑基板，第一电极与第二电极形成在导电基板的两侧，以实现电流垂直流过外延叠层，提供均匀的电流密度。
第一电极10与第二电极9优选为金属材料制成。第一电极9的焊盘部分以及延伸部分还可以包括实现与半导体外延材料之间形成良好的欧姆接触的金属材料。
本实施例中，金属反射镜可以是Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf中的至少一种金属或者合金形成。
需要说明的是，外延叠层为通过MOCVD或其它的生长方式获得的半导体垒晶叠层，该半导体垒晶叠层为能够提供常规的如紫外、蓝、绿、黄、红、红外光等辐射的半导体材料，具体的可以是200～950nm的材料，如常见的氮化物，具体的，如氮化镓基半导体垒晶叠层，氮化镓基垒晶叠层常见有掺杂铝、铟等元素，主要提供200～550nm波段的辐射；或者常见的铝镓铟磷基或铝镓砷基半导体垒晶叠层，主要提供550～950nm波段的辐射。半导体垒晶叠层主要包括第二型半导体层、有源区以及第一型半导体层。第一型半导体层和第二型半导体层可分别通过n型掺杂或P型掺杂以实现至少分别提供电子或空穴的材料层。n型半导体层可以掺杂有诸如Si、Ge、或者Sn的n型掺杂物，P型掺杂半导体层可以掺杂有诸如Mg、Zn、Ca、Sr、或者Ba的P型掺杂物。第二型半导体层、有源区以及第一型半导体层具体可以是铝镓铟氮、氮化镓、铝镓氮、铝铟磷、铝镓铟磷或砷化镓或铝镓砷等材料制作形成。第二型半导体层以及第一型半导体层包括提供电子或空穴的覆盖层，以及可以包括其它层材料如电流扩展层、窗口层或欧姆接触层等，根据掺杂浓度或组分含量不同进行设置为不同的多层。有源区为提供电子和空穴复合提供光辐射的区域，根据发光波长的不同可选择不同的材料，有源区可以是单量子阱或多量子阱的周期性结构。通过调整有源区中半导体材料的组成比，以期望辐射出不同波长的光。
需要说明的是，第一电极配置在外延叠层的出光侧上。第一电极主要包括焊盘部分，该焊盘部分主要用于正面电极封装时外部打线。正面电极的焊盘可以根据实际的打线需要设计成不同的形状，具体如圆柱状或方块或其它的多边形。作为一个优选的实施方式，正面电极还可以包括从焊盘延伸的延伸部分，该延伸部分可以以预定的图案形状被形成，并且延伸部分可以具有各种形状，具体的如条状。
经由上述的技术方案可知，本发明实施例提供的LED芯片，通过在LED芯片的外延叠层裸露面设有复合钝化层，其中，复合钝化层包括依次堆叠的钝化底层及钝化顶层，且所述钝化底层的折射率小于所述钝化顶层的折射率，所述钝化底层用于接触LED芯片的表面并使其耐受逆向电场，所述钝化顶层作为LED芯片与外界接触的膜层，用于减少孔洞；从而提升抗高逆压性能，并避免水汽的渗入。
进一步地，在所述钝化底层及钝化顶层之间还设有中间层，且所述中间层的折射率介于所述钝化底层和钝化顶层之间，用于增强所述钝化底层和钝化顶层之间的相互应力，从而提升了复合钝化膜层的保护效果。
此外，所述钝化底层的折射率为1.40～1.50，使其处于较低折射率区间，从而折射率降低可以Si-N键结数量降低，提升抗高逆压性能；所述钝化顶层的折射率为1.45～1.55，使其处于较高折射率区间，从而避免复合钝化膜层本身孔洞的增加，避免水汽的进入；同时，所述中间层的折射率为1.42～1.52，很好地实现了钝化底层和钝化顶层的应力过渡，并提升膜层的厚度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种复合钝化层，作为客体的保护膜层，其特征在于，包括：依次堆叠的钝化底层及钝化顶层，且所述钝化底层的折射率小于所述钝化顶层的折射率；所述钝化底层用于接触客体的表面并使其耐受逆向电场，所述钝化顶层作为客体与外界接触的膜层，用于减少孔洞。
2.根据权利要求1所述的复合钝化层，其特征在于，在所述钝化底层及钝化顶层之间还设有中间层，且所述中间层的折射率介于所述钝化底层和钝化顶层之间，用于增强所述钝化底层和钝化顶层之间的相互应力。
3.根据权利要求1所述的复合钝化层，其特征在于，
所述钝化底层的折射率为1.40～1.50，包括端点值；
所述中间层的折射率为1.42～1.52，包括端点值；
所述钝化顶层的折射率为1.45～1.55，包括端点值。
4.根据权利要求1所述的复合钝化层，其特征在于，所述复合钝化层包括透明的绝缘材料。
5.一种复合钝化层的制作方法，其特征在于，所述制作方法包括如下步骤：
步骤S01、将保护客体放置于反应腔中，且反应腔体保持在预热温度；
步骤S02、往腔体通入硅烷与笑气的混合气体，以形成钝化底层，且所述钝化底层的折射率为1.40～1.50，包括端点值；
步骤S03、增大所通入的硅烷与笑气的混合比例，以形成中间层，且所述中间层的折射率为1.42～1.52，包括端点值；
步骤S04、再次增大所通入的硅烷与笑气的混合比例，以形成钝化顶层，且钝化顶层的折射率为1.45～1.55，包括端点值。
6.根据权利要求5所述的复合钝化层的制作方法，其特征在于，
步骤S02中，所述硅烷与笑气的混合比例为2:320～6:320，包括端点值；
步骤S03中，所述硅烷与笑气的混合比例为2:320～2:50，包括端点值；
步骤S04中，所述硅烷与笑气的混合比例为1:50～2:50，包括端点值。
7.根据权利要求5所述的复合钝化层的制作方法，其特征在于，在所述步骤S02、S03及S04中，还可以通入氮气，用于结合过剩的氧离子。
8.一种LED芯片，其为水平结构的LED芯片，其特征在于，包括：
衬底；
设置于所述衬底表面的外延叠层，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
第一电极，其层叠于所述凹槽的部分表面，且远离所述凹槽的侧壁而设置；
第二电极，其层叠于所述台面的部分表面；
复合钝化层，其覆盖所述外延叠层的裸露面；所述复合钝化层包括权利要求1至4任一项所述的复合钝化层，且所述钝化底层接触所述LED芯片的外延叠层裸露面，所述钝化顶层作为LED芯片与外界接触的膜层。
9.根据权利要求8所述的LED芯片，其特征在于，在所述台面还设有透明导电层，且所述复合钝化层覆盖所述透明导电层。
10.一种LED芯片，其为垂直结构的LED芯片，其特征在于，包括：
导电基板；
设置于所述导电基板表面的键合层、金属反射镜及外延叠层，所述外延叠层包括沿第一方向依次堆叠的第二型半导体层、有源区以及第一型半导体层，所述第一方向垂直于所述导电基板，并由所述导电基板指向所述外延叠层；
第一电极，其层叠于所述第一型半导体层背离所述有源区的一侧表面；
第二电极，其层叠于所述导电基板的背面；
复合钝化层，其覆盖所述外延叠层的裸露面；所述复合钝化层包括权利要求1至4任一项所述的复合钝化层，且所述钝化底层接触所述LED芯片的外延叠层裸露面，所述钝化顶层作为LED芯片与外界接触的膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111558381.1A CN114122222B (zh) | 2021-12-20 | 2021-12-20 | 一种复合钝化层及其制作方法、led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111558381.1A CN114122222B (zh) | 2021-12-20 | 2021-12-20 | 一种复合钝化层及其制作方法、led芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114122222A true CN114122222A (zh) | 2022-03-01 |
| CN114122222B CN114122222B (zh) | 2023-04-21 |
Family
ID=80365517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111558381.1A Active CN114122222B (zh) | 2021-12-20 | 2021-12-20 | 一种复合钝化层及其制作方法、led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114122222B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102163675A (zh) * | 2010-02-01 | 2011-08-24 | Lg伊诺特有限公司 | 发光器件 |
| CN105914280A (zh) * | 2016-05-11 | 2016-08-31 | 湘能华磊光电股份有限公司 | 一种led芯片保护层的制备方法以及一种led芯片 |
| CN108682727A (zh) * | 2018-04-28 | 2018-10-19 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制作方法 |
| CN113054060A (zh) * | 2021-03-18 | 2021-06-29 | 厦门乾照光电股份有限公司 | 一种发光元件的制备方法及发光元件 |
| WO2021184310A1 (zh) * | 2020-03-19 | 2021-09-23 | 厦门三安光电有限公司 | 发光二极管 |
-
2021
- 2021-12-20 CN CN202111558381.1A patent/CN114122222B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102163675A (zh) * | 2010-02-01 | 2011-08-24 | Lg伊诺特有限公司 | 发光器件 |
| CN105914280A (zh) * | 2016-05-11 | 2016-08-31 | 湘能华磊光电股份有限公司 | 一种led芯片保护层的制备方法以及一种led芯片 |
| CN108682727A (zh) * | 2018-04-28 | 2018-10-19 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制作方法 |
| WO2021184310A1 (zh) * | 2020-03-19 | 2021-09-23 | 厦门三安光电有限公司 | 发光二极管 |
| CN113054060A (zh) * | 2021-03-18 | 2021-06-29 | 厦门乾照光电股份有限公司 | 一种发光元件的制备方法及发光元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114122222B (zh) | 2023-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100790964B1 (ko) | 질화물반도체 레이저소자 | |
| JP5191837B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| JP5334601B2 (ja) | 半導体発光ダイオード素子及び半導体発光装置 | |
| JP6780083B1 (ja) | 半導体発光素子 | |
| WO2011027418A1 (ja) | 半導体発光素子及び半導体発光装置 | |
| US20020145147A1 (en) | Light emitting diode and manufacturing method thereof | |
| JP5514283B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| KR100593891B1 (ko) | 플립칩용 질화물 반도체 발광소자 및 그 제조방법 | |
| CN114361310B (zh) | 紫外发光二极管芯片及其制备方法 | |
| US6552369B2 (en) | Light emitting diode and fabricating method thereof | |
| US8212268B2 (en) | Epitaxial wafer, light-emitting element, method of fabricating epitaxial wafer and method of fabricating light-emitting element | |
| JP2011210847A (ja) | 半導体発光素子およびその製造方法 | |
| KR100638731B1 (ko) | 플립칩용 질화물 반도체 발광소자 및 그 제조방법 | |
| US20230034297A1 (en) | Semiconductor light-emitting element | |
| CN114122222B (zh) | 一种复合钝化层及其制作方法、led芯片 | |
| US20230035901A1 (en) | Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element | |
| KR100764450B1 (ko) | 플립칩형 질화물 반도체 발광소자 | |
| CN114242866B (zh) | 一种垂直结构led芯片及其制作方法 | |
| KR101530418B1 (ko) | 질화물 반도체 발광 소자 | |
| JP5319820B2 (ja) | 半導体発光ダイオード素子及び半導体発光装置 | |
| KR101124470B1 (ko) | 반도체 발광소자 | |
| TW201631796A (zh) | 半導體發光元件 | |
| TWI839201B (zh) | 發光元件 | |
| US20230155081A1 (en) | Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element | |
| KR100616515B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |