CN114122124B - 一种欧姆电极及其制备方法和应用 - Google Patents

一种欧姆电极及其制备方法和应用 Download PDF

Info

Publication number
CN114122124B
CN114122124B CN202111229854.3A CN202111229854A CN114122124B CN 114122124 B CN114122124 B CN 114122124B CN 202111229854 A CN202111229854 A CN 202111229854A CN 114122124 B CN114122124 B CN 114122124B
Authority
CN
China
Prior art keywords
type wide
ohmic electrode
film layer
semiconductor
bandgap semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111229854.3A
Other languages
English (en)
Other versions
CN114122124A (zh
Inventor
刘超平
吕小虎
李展华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shantou University
Original Assignee
Shantou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shantou University filed Critical Shantou University
Priority to CN202111229854.3A priority Critical patent/CN114122124B/zh
Publication of CN114122124A publication Critical patent/CN114122124A/zh
Application granted granted Critical
Publication of CN114122124B publication Critical patent/CN114122124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体技术领域，公开了一种欧姆电极及其制备方法和应用。该欧姆电极包括p型宽禁带半导体和设于p型宽禁带半导体表面的Cu2‑xS膜层，x的取值为0‑0.25。本发明欧姆电极包括p型宽禁带半导体和设于p型宽禁带半导体表面的Cu2‑xS膜层，能够实现良好的欧姆接触，欧姆接触性能达到与贵金属材料金结合p型宽禁带半导体的欧姆接触性能相近，且使用的Cu2‑xS相比贵金属材料金的成本更加低廉，大幅度降低了生产成本。

Description

一种欧姆电极及其制备方法和应用
技术领域
本发明属于半导体技术领域，特别涉及一种欧姆电极及其制备方法和应用。
背景技术
形成好的欧姆接触(具有很小的接触电阻)是半导体器件发挥出优越性能的一大前提。欧姆结的I-V曲线呈现出线性关系，而非一般肖特基结所表现出的整流特性。高质量且低接触电阻值的欧姆接触的形成有两个条件，一是重掺杂，二是形成低接触势垒层。一般来讲，对于n(p)型半导体，通常需要寻找较低(高)功函数的金属与之形成良好的欧姆接触。然而在现实中，为半导体材料寻找合适的金属来形成欧姆接触通常不大容易，尤其在为p型宽禁带半导体材料实现欧姆接触时具有非常大的难度。大部分P型宽禁带半导体材料的电阻率都比较高，迁移率低，根据前面低接触势垒的要求，常见的P型宽禁带半导体材料形成欧姆接触需要功函数高的金属材料或不同金属组分的组合，目前大多使用贵金属材料，如金等，材料昂贵，生产成本高，制作工艺复杂。
发明内容
本发明旨在至少解决上述现有技术中存在的技术问题之一。为此，本发明提出一种欧姆电极，该欧姆电极实现良好的欧姆接触，且使用的材料成本低廉，降低了生产成本。
本发明的第一方面提供一种欧姆电极，包括p型宽禁带半导体和设于所述p型宽禁带半导体表面的Cu2-xS膜层，所述x的取值为0-0.25。Cu2-xS是一种具有高空穴浓度的p型重(本征)掺杂的半导体电材料，在新型光电子器件中具有广泛而重要的应用，譬如作为新型等离子体(plasmonic)材料而应用于光伏、传感等。
优选地，所述p型宽禁带半导体包括GaCuOS、NiO、ZnNiO、NiCdO、CuI、CuBr、GaN、ZnSe、CuBO、CuAlO2、CuGaO2、CuScO2、Ba2BiTaO6、ZnO、Ga2O3中的一种。p型宽禁带半导体的带隙大于2eV。
优选地，所述Cu2-xS膜层的厚度为100-200nm，更优选为150nm。
优选地，所述Cu2-xS膜层的载流子浓度为1021-1022/cm3，更优选为1022/cm3。
优选地，所述Cu2-xS膜层的电导率为1000-3500S/cm，更优选为3000S/cm。
本发明的第二方面提供所述欧姆电极的制备方法，包括如下步骤：
在所述p型宽禁带半导体的表面形成所述Cu2-xS膜层，得到所述欧姆电极。
优选地，所述欧姆电极的制备方法，包括如下步骤：
S1、将所述p型宽禁带半导体进行预处理；
S2、将预处理的所述p型宽禁带半导体进行掩模处理；
S3、采用物理气相沉积工艺，以Cu2-xS作为靶材，在掩模处理的所述p型宽禁带半导体的表面形成所述Cu2-xS膜层，再经过退火、去除掩模，得到所述欧姆电极。
优选地，所述预处理的具体过程包括：将所述p型宽禁带半导体用丙酮超声清洗5-10分钟，再用乙醇超声清洗5-10分钟，然后用去离子水超声清洗5-10分钟，清洗后再用氮气吹干。
优选地，所述掩模处理的具体过程包括：将预处理的所述p型宽禁带半导体进行掩模处理，掩模处理可使用模具掩模或光刻胶掩模，只露出需镀电极部分即可，电极大小可根据实际需要调节大小。
优选地，所述物理气相沉积工艺包括磁控溅射、脉冲激光沉积、真空电弧等离子体蒸发或电子束蒸发。
优选地，所述物理气相沉积工艺采用磁控溅射，所述磁控溅射的步骤包括：
将掩模处理的所述p型宽禁带半导体放入磁控溅射沉积***生长腔中，对腔室抽真空，腔室内压强小于5×10-4Pa后，通过气路管道向磁控溅射沉积***通入氩气，并调节压强为0.5-1.0Pa，利用磁控***对腔室中等离子体加速碰撞电离氩气产生氩等离子体，聚集被电离的氩等离子体，对p型宽禁带半导体的表面进行处理，去除表面的氧化层和一些杂质；
除杂后，以硫化亚铜作为靶材，对硫化亚铜靶材施加一定的射频溅射功率，控制溅射的功率密度为1.5-2W/cm2，溅射温度为常温(约25℃)，调整靶材和样品的距离为4-6cm，打开样品遮挡板，开始进行沉积镀膜，当所述Cu2-xS膜层的厚度为100-200nm，即可停止镀膜；
保持沉积的温度、气氛和气压，进行原位退火30-40分钟，待样品冷却到室温，取出样品，然后去除掩模，得到所述欧姆电极。
本发明的第三方面提供所述欧姆电极在电子器件中的应用，所述电子器件包括太阳能电池、薄膜晶体管、光探测器、高功率电子器件等。
相对于现有技术，本发明的有益效果如下：
1.本发明欧姆电极包括p型宽禁带半导体和设于p型宽禁带半导体表面的Cu2-xS膜层，能够实现良好的欧姆接触，欧姆接触性能达到与贵金属材料金结合p型宽禁带半导体的欧姆接触性能相近，且使用的Cu2-xS相比贵金属材料金的成本更加低廉，大幅度降低了生产成本。
2.本发明采用磁控溅射工艺进行制备，成本低，工艺简单，适应工业化生产。
附图说明
图1是本发明实施例1欧姆电极的电流-电压特性曲线图；
图2是本发明对比例1欧姆电极的电流-电压特性曲线图；
图3是本发明对比例2欧姆电极的电流-电压特性曲线图。
具体实施方式
为了让本领域技术人员更加清楚明白本发明所述技术方案，现列举以下实施例进行说明。需要指出的是，以下实施例对本发明要求的保护范围不构成限制作用。
以下实施例中所用的原料、试剂或装置如无特殊说明，均可从常规商业途径得到，或者可以通过现有已知方法得到。
在以下实施例中，根据下述方法评价样品的特性。应注意，以下测量方法是实例，并且可以在其它等同条件下利用其它等同装置来进行测量。1)对于计算Cu2-xS膜层的元素比例的方法，该组成比例由材料的组成比例或利用x射线能谱仪(EDS)测试获得。2)对于测量欧姆接触性能的方法，该测量可利用霍尔效应测试仪所带的I-V测试功能或其它的半导体器件测试平台进行I-V测试。3)对于测量Cu2-xS膜层的表面粗糙度的方法，可借助于原子力显微镜测试或利用椭圆偏振光谱仪测试模拟获得。
实施例1
一种欧姆电极，包括p型宽禁带半导体和设于p型宽禁带半导体表面的Cu2-xS膜层；p型宽禁带半导体选用GaCuOS，Cu2-xS膜层中的x取值为0.15。其中，p型GaCuOS是通过磁控共溅射Ga2O3和Cu2S而得到，衬底温度为500℃。
上述欧姆电极的制备方法，包括如下步骤：
S1、将p型宽禁带半导体用丙酮超声清洗5分钟，再用乙醇超声清洗5分钟，然后用去离子水超声清洗5分钟，清洗后再用氮气吹干；
S2、将吹干的p型宽禁带半导体进行掩模处理，掩模处理使用模具掩模，只露出需镀电极部分即可，电极大小可根据实际需要调节大小；
S3、将掩模处理的p型宽禁带半导体放入磁控溅射沉积***生长腔中，对腔室抽真空，腔室内压强小于5×10-4Pa后，通过气路管道向磁控溅射沉积***通入氩气，并调节压强为0.5Pa，利用磁控***对腔室中等离子体加速碰撞电离氩气产生氩等离子体，聚集被电离的氩等离子体，对p型宽禁带半导体的表面进行处理，去除表面的氧化层和一些杂质；
S4、除杂后，以硫化亚铜作为靶材，对硫化亚铜靶材施加一定的射频溅射功率，控制溅射的功率密度为1.5W/cm2，调整靶材和样品的距离为5cm，打开样品遮挡板，开始进行沉积镀膜，当p型宽禁带半导体表面的Cu2-xS膜层的厚度为150nm，即可停止镀膜；
S5、保持沉积的温度、气氛和气压，进行原位退火30分钟，待样品冷却到室温，取出样品，然后去除掩模，得到欧姆电极。
从图1可以看出，实施例1获得的欧姆电极具有良好的欧姆接触性能。此外，所得Cu2-xS膜层的表面粗糙度为4-5nm，Cu2-xS膜层具有良好的表面平滑度。
实施例2
一种欧姆电极，包括p型宽禁带半导体和设于p型宽禁带半导体表面的Cu2-xS膜层；p型宽禁带半导体选用CuI，Cu2-xS膜层中的x取值为0。
上述欧姆电极的制备方法，包括如下步骤：
S1、将p型宽禁带半导体用丙酮超声清洗10分钟，再用乙醇超声清洗10分钟，然后用去离子水超声清洗10分钟，清洗后再用氮气吹干；
S2、将吹干的p型宽禁带半导体进行掩模处理，掩模处理使用模具掩模，只露出需镀电极部分即可，电极大小可根据实际需要调节大小；
S3、将掩模处理的p型宽禁带半导体放入磁控溅射沉积***生长腔中，对腔室抽真空，腔室内压强小于5×10-4Pa后，通过气路管道向磁控溅射沉积***通入氩气，并调节压强为1.0Pa，利用磁控***对腔室中等离子体加速碰撞电离氩气产生氩等离子体，聚集被电离的氩等离子体，对p型宽禁带半导体的表面进行处理，去除表面的氧化层和一些杂质；
S4、除杂后，以硫化亚铜作为靶材，对硫化亚铜靶材施加一定的射频溅射功率，控制溅射的功率密度为2W/cm2，调整靶材和样品的距离为6cm，打开样品遮挡板，开始进行沉积镀膜，当p型宽禁带半导体表面的Cu2-xS膜层的厚度为200nm，即可停止镀膜；
S5、保持沉积的温度、气氛和气压，进行原位退火40分钟，待样品冷却到室温，取出样品，然后去除掩模，得到欧姆电极。
本实施例获得的欧姆电极具有良好的欧姆接触性能。此外，所得Cu2-xS膜层的表面粗糙度为4-5nm，Cu2-xS膜层具有良好的表面平滑度。
实施例3
一种欧姆电极，包括p型宽禁带半导体和设于p型宽禁带半导体表面的Cu2-xS膜层；p型宽禁带半导体选用ZnNiO，Cu2-xS膜层中的x取值为0.25。
上述欧姆电极的制备方法，包括如下步骤：
S1、将p型宽禁带半导体用丙酮超声清洗8分钟，再用乙醇超声清洗8分钟，然后用去离子水超声清洗8分钟，清洗后再用氮气吹干；
S2、将吹干的p型宽禁带半导体进行掩模处理，掩模处理使用模具掩模，只露出需镀电极部分即可，电极大小可根据实际需要调节大小；
S3、将掩模处理的p型宽禁带半导体放入磁控溅射沉积***生长腔中，对腔室抽真空，腔室内压强小于5×10-4Pa后，通过气路管道向磁控溅射沉积***通入氩气，并调节压强为0.8Pa，利用磁控***对腔室中等离子体加速碰撞电离氩气产生氩等离子体，聚集被电离的氩等离子体，对p型宽禁带半导体的表面进行处理，去除表面的氧化层和一些杂质；
S4、除杂后，以硫化亚铜作为靶材，对硫化亚铜靶材施加一定的射频溅射功率，控制溅射的功率密度为1.8W/cm2，调整靶材和样品的距离为4cm，打开样品遮挡板，开始进行沉积镀膜，当p型宽禁带半导体表面的Cu2-xS膜层的厚度为100nm，即可停止镀膜；
S5、保持沉积的温度、气氛和气压，进行原位退火35分钟，待样品冷却到室温，取出样品，然后去除掩模，得到欧姆电极。
本实施例获得的欧姆电极具有良好的欧姆接触性能。此外，所得Cu2-xS膜层的表面粗糙度为4-5nm，Cu2-xS膜层具有良好的表面平滑度。
对比例1
与实施例1的区别在于，对比例1采用贵金属材料金替换Cu2-xS。本对比例1的p型宽禁带半导体同样选用GaCuOS，对比例1欧姆电极的制备方法，包括以下步骤：
S1、将p型宽禁带半导体用丙酮超声清洗5分钟，再用乙醇超声清洗5分钟，然后用去离子水超声清洗5分钟，清洗后再用氮气吹干；
S2、将吹干的p型宽禁带半导体进行掩模处理，掩模处理使用模具掩模，只露出需镀电极部分即可，电极大小可根据实际需要调节大小；
S3、将掩模处理的p型宽禁带半导体放入磁控溅射沉积***生长腔中，对腔室抽真空，腔室内压强小于5×10-4Pa后，通过气路管道向磁控溅射沉积***通入氩气，并调节压强为0.5Pa，利用磁控***对腔室中等离子体加速碰撞电离氩气产生氩等离子体，聚集被电离的氩等离子体，对p型宽禁带半导体的表面进行处理，去除表面的氧化层和一些杂质；
S4、除杂后，以贵金属材料金作为靶材，对贵金属材料金靶材施加一定的射频溅射功率，控制溅射的功率密度为1.5W/cm2，调整靶材和样品的距离为5cm，打开样品遮挡板，开始进行沉积镀膜，当p型宽禁带半导体表面的金膜层的厚度为150nm，即可停止镀膜；
S5、保持沉积的温度、气氛和气压，进行原位退火30分钟，待样品冷却到室温，取出样品，然后去除掩模，得到欧姆电极。
从图2可以看出，对比例1获得的欧姆电极具有良好的欧姆接触性能。
通过图1和图2相比可知，本发明采用Cu2-xS与p型宽禁带半导体进行结合，其欧姆接触性能达到与贵金属材料金结合p型宽禁带半导体的欧姆接触性能相近，表明本发明采用具有高空穴浓度的Cu2-xS是一种可与p型宽禁带半导体材料形成良好欧姆接触的材料，同时Cu2-xS材料相比贵金属材料金，价格更低，大幅度降低了生产成本。
对比例2
与实施例1的区别在于，对比例2采用贵金属材料银替换Cu2-xS。本对比例2的p型宽禁带半导体同样选用GaCuOS，对比例2欧姆电极的制备方法，包括以下步骤：
S1、将p型宽禁带半导体用丙酮超声清洗5分钟，再用乙醇超声清洗5分钟，然后用去离子水超声清洗5分钟，清洗后再用氮气吹干；
S2、将吹干的p型宽禁带半导体进行掩模处理，掩模处理使用模具掩模，只露出需镀电极部分即可，电极大小可根据实际需要调节大小；
S3、将掩模处理的p型宽禁带半导体放入磁控溅射沉积***生长腔中，对腔室抽真空，腔室内压强小于5×10-4Pa后，通过气路管道向磁控溅射沉积***通入氩气，并调节压强为0.5Pa，利用磁控***对腔室中等离子体加速碰撞电离氩气产生氩等离子体，聚集被电离的氩等离子体，对p型宽禁带半导体的表面进行处理，去除表面的氧化层和一些杂质；
S4、除杂后，以贵金属材料银作为靶材，对贵金属材料银靶材施加一定的射频溅射功率，控制溅射的功率密度为1.5W/cm2，调整靶材和样品的距离为5cm，打开样品遮挡板，开始进行沉积镀膜，当p型宽禁带半导体表面的银膜层的厚度为150nm，即可停止镀膜；
S5、保持沉积的温度、气氛和气压，进行原位退火30分钟，待样品冷却到室温，取出样品，然后去除掩模，得到欧姆电极。
从图3可以看出，对比例2呈现出一定的整流特性，未表现出欧姆接触性能。
以上对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (4)

1.一种欧姆电极，其特征在于，由p型宽禁带半导体和设于所述p型宽禁带半导体表面的Cu2-xS膜层组成；
所述p型宽禁带半导体为GaCuOS，所述x的取值为0.15；
或者，所述p型宽禁带半导体为ZnNiO，所述x的取值为0.25；
所述Cu2-xS膜层与p型宽禁带半导体形成欧姆接触；
所述Cu2-xS膜层的厚度为100-200nm；
所述欧姆电极的制备方法，包括如下步骤：
S1、将所述p型宽禁带半导体进行预处理；
S2、将预处理的所述p型宽禁带半导体进行掩模处理；
S3、采用物理气相沉积工艺，以Cu2-xS作为靶材，在掩模处理的所述p型宽禁带半导体的表面形成所述Cu2-xS膜层，再经过退火、去除掩模，得到所述欧姆电极；
所述物理气相沉积工艺采用磁控溅射，所述磁控溅射的步骤包括：以硫化亚铜作为靶材，控制溅射的功率密度为1.5-2W/cm2。
2.根据权利要求1所述的欧姆电极，其特征在于，所述Cu2-xS膜层的载流子浓度为1021-1022/cm3。
3.根据权利要求1所述的欧姆电极，其特征在于，所述Cu2-xS膜层的电导率为1000-3500S/cm。
4.权利要求1-3任一项所述的欧姆电极在电子器件中的应用。
CN202111229854.3A 2021-10-21 2021-10-21 一种欧姆电极及其制备方法和应用 Active CN114122124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111229854.3A CN114122124B (zh) 2021-10-21 2021-10-21 一种欧姆电极及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111229854.3A CN114122124B (zh) 2021-10-21 2021-10-21 一种欧姆电极及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN114122124A CN114122124A (zh) 2022-03-01
CN114122124B true CN114122124B (zh) 2024-06-25

Family

ID=80376541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111229854.3A Active CN114122124B (zh) 2021-10-21 2021-10-21 一种欧姆电极及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN114122124B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878355A (ja) * 1994-09-05 1996-03-22 Japan Energy Corp 化合物半導体のオーミック電極及びその製造方法
CN103346231A (zh) * 2013-06-18 2013-10-09 上海大学 铜硫化物/氧化锌基复合透明电极发光二极管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346230A (zh) * 2013-06-18 2013-10-09 上海大学 铜氧化物/氧化锌基复合透明电极发光二极管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878355A (ja) * 1994-09-05 1996-03-22 Japan Energy Corp 化合物半導体のオーミック電極及びその製造方法
CN103346231A (zh) * 2013-06-18 2013-10-09 上海大学 铜硫化物/氧化锌基复合透明电极发光二极管及其制备方法

Also Published As

Publication number Publication date
CN114122124A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US4024029A (en) Electrodeposition
Faber et al. Fully Patterned Low‐Voltage Transparent Metal Oxide Transistors Deposited Solely by Chemical Spray Pyrolysis
Schultz et al. Influence of oxygen deficiency on the rectifying behavior of transparent-semiconducting-oxide–metal interfaces
Lee et al. Accelerated aging stability of β-Ga2O3–titanium/gold ohmic interfaces
EP2371989B1 (en) Methods of forming a conductive transparent oxide film layer for use in a cadmium telluride based thin film photovoltaic device
Dang et al. Silver oxide Schottky contacts and metal semiconductor field-effect transistors on SnO2 thin films
CN108475702A (zh) 层叠体
CN104362194A (zh) 背接触层结构及包含其的CdTe太阳能电池
Kim et al. Improvement in the performance of sol–gel processed In 2 O 3 thin-film transistor depending on Sb dopant concentration
Yan et al. Study of the metal-semiconductor contact to ZnO films
CN114122124B (zh) 一种欧姆电极及其制备方法和应用
Kim et al. Improved performance of Ga2O3/ITO‐based transparent conductive oxide films using hydrogen annealing for near‐ultraviolet light‐emitting diodes
Bayhan et al. Eects of Post Deposition Treatments on Vacuum Evaporated CdTe Thin Films and CdS= CdTe Heterojunction Devices
Xiao et al. The influence of annealing atmosphere on sputtered indium oxide thin-film transistors
Kim et al. CIGS solar cell devices on steel substrates coated with Na containing AlPO4
Xi et al. Solution-based Ag-doped ZnSe thin films with tunable electrical and optical properties
Bilger et al. High‐temperature diffusion barriers from Si‐rich silicon‐nitride
RU2748300C1 (ru) Способ изготовления омического контакта с низким удельным сопротивлением к пассивированной нитрид-галлиевой гетероструктуре на кремниевой подложке
Amazawa et al. Surface state generation of Mo gate metal oxide semiconductor devices caused by Mo penetration into gate oxide
Heslinga et al. Schottky barrier and contact resistance at a niobium/silicon interface
Chen et al. Evaluation of Nd–Al doped indium-zinc oxide thin-film transistors by a μ-PCD method
Bryant et al. Surface and interface processes influencing the stability of Cu2S-CdS thin film solar cells
EP0442203B1 (en) A method of making ohmic low resistance w-sb contacts to iii-v semiconductor materials
RU2821299C1 (ru) Способ изготовления омического контакта
Luan et al. Effect of annealing temperature on the characteristics of Pt/CH3NH3PbI3 contact

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant