CN114094829B - 一种开关电源芯片及*** - Google Patents
一种开关电源芯片及*** Download PDFInfo
- Publication number
- CN114094829B CN114094829B CN202210058811.1A CN202210058811A CN114094829B CN 114094829 B CN114094829 B CN 114094829B CN 202210058811 A CN202210058811 A CN 202210058811A CN 114094829 B CN114094829 B CN 114094829B
- Authority
- CN
- China
- Prior art keywords
- module
- clamping
- nmos
- voltage
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
本发明提供了一种开关电源芯片及***,涉及开关电源的技术领域,利用第二充电电路为NMOS寄生电容充电的同时给箝位电容充电,利用第一充电电路为箝位电容快速放电从而产生第一充电电流,第一充电电流为PMOS功率管栅源极间寄生电容快速充电,从而使PMOS功率管快速开启,从而实现了箝位电容交替充放电,相比传统需要单独充电管理电路的消耗两次的充电电流和一次放电电流的开关电源芯片,本发明一种开关电源芯片将两次充电过程和一次放电过程简化为一次充放电过程,并省略了传统的充放电管理电路,有效的降低了开关电源芯片版图面积和功耗。
Description
技术领域
本发明涉及开关电源的技术领域,特别涉及一种开关电源芯片及***。
背景技术
开关电源芯片通过不断控制开关管的导通和关断来获得稳定的输出电压或电流,其可分为交流转直流AC/DC和直流转直流DC/DC两大类。在现有技术中,通常选择P型功率管作为上管,N型功率管作为下管,来实现相应的开关。传统开关电源芯片中的功率管栅极箝位驱动模块内部一般具有箝位电压控制模块、电流源模块、充放电管理模块等功能子模块。
由于开关电源芯片更高的耐压需求,内部需集成更高耐压的MOSFET,目前常见的MOSFET管,其漏极与源极之间的耐压可以做到100V甚至更大,但开关电源芯片内部开关功率管栅极与源极之间的寄生电容随着功率管漏极与源极间耐压增加而增大,同时其栅极与源极的耐压受工艺与成本限制,一般需要控制在+/-20V以内。
传统开关电源芯片受限于功率管栅极箝位驱动模块的电路结构和器件特点,以及充电管理电路的充放电电流有一定的限制的缺点,导致功率管栅极箝位驱动模块的功耗受到明显的制约,若进一步强行提高驱动电流,只会导致开关电源芯片内部功耗进一步加大,造成开关电源芯片发热量提高,从而进一步造成开关电源芯片版图面积扩大,成本优势不明显的缺点。
发明内容
本发明为了克服背景技术中提到的上述问题,提供一种开关电源芯片及***。
为了实现上述目的,本发明实施例首先提供了一种开关电源芯片,包括:输入电压端VIN、转换端SW、箝位电压端VC、参考端GND,其特征在于,还包括:逻辑控制模块、箝位电压检测模块、PMOS栅极箝位驱动模块、NMOS栅极箝位驱动模块、PMOS栅极箝位模块、NMOS栅极箝位模块;所述逻辑控制模块与箝位电压检测模块、PMOS栅极箝位驱动模块、NMOS栅极箝位驱动模块相连,所述PMOS栅极箝位驱动模块与PMOS栅极箝位模块的控制端相连,所述NMOS栅极箝位驱动模块与NMOS栅极箝位模块的控制端相连,所述箝位电压检测模块用于检测箝位电压端VC对应的外接的箝位电容的电容箝位电压并将检测结果反馈给所述逻辑控制模块,所述逻辑控制模块通过PMOS栅极箝位驱动模块、NMOS栅极箝位驱动模块控制PMOS栅极箝位模块、NMOS栅极箝位模块,所述PMOS栅极箝位模块的第一端与输入电压端VIN相连,所述PMOS栅极箝位模块的第二端与NMOS栅极箝位模块的第一端相连、所述PMOS栅极箝位模块的第三端与转换端SW相连,所述NMOS栅极箝位模块的第二端与参考端GND相连;当电容箝位电压完全建立后,在每个开关周期的第一时间段内,所述逻辑控制模块通过控制所述NMOS栅极箝位驱动模块来关闭所述NMOS栅极箝位模块中NMOS功率管,通过控制所述PMOS栅极箝位驱动模块来打开所述PMOS栅极箝位模块中PMOS功率管,所述PMOS栅极箝位模块中PMOS功率管与外接于输入电压端VIN、箝位电源输出端VC的箝位电容形成第一充电电路,通过所述第一充电电路使得所述箝位电容快速放电产生第一充电电流,所述第一充电电流为所述PMOS功率管栅源极间寄生电容快速充电,从而使所述PMOS功率管快速开启;在每个开关周期的第二时间段内,所述逻辑控制模块通过控制所述PMOS栅极箝位驱动模块来关闭所述PMOS功率管,同时通过控制所述NMOS栅极箝位驱动模块来开启所述NMOS功率管,所述NMOS功率管与所述箝位电容形成第二充电电路,第二充电电流通过所述第二充电电路为所述箝位电容快速充电,所述第二充电电流为所述NMOS栅极箝位驱动模块给NMOS栅源极寄生电容充电的电流。
可选的,当电容箝位电压完全建立前,所述逻辑控制模块通过控制所述NMOS栅极箝位驱动模块多次开启所述NMOS功率管,从而多次第二充电电流通过所述第二充电电路为所述箝位电容充电,直到电容箝位电压完全建立。
可选的,所述PMOS栅极箝位模块包括PMOS功率管Q1、NPN三极管Q3、NPN三极管Q4、电阻R1,其中Q3基极、Q4基极与PMOS栅极箝位驱动模块相连,Q3集电极与输入电压端VIN相连,Q3发射极分别与Q4集电极、Q1栅极、R1第二端相连,Q4发射极与箝位电压端VC相连,R1第一端、Q1源极与输入电压端VIN相连,Q1漏极与所述NMOS功率管漏极、转换端SW相连。
可选的,所述箝位电容第一端、输入电压端VIN、Q1源极、Q1栅源极间寄生电容、Q1源极、Q4集电极、Q4发射极、箝位电压端VC、箝位电容第二端组成所述第一充电电路。
可选的,所述第一时间段内,第一控制信号为低电平且与Q1源极电压差值的绝对值大于Q1最小开启电压,第二控制信号为低电平且与Q2源极电压差值的绝对值小于Q2最小开启电压,所述第一控制信号为PMOS栅极箝位模块发送给PMOS功率管栅极的控制信号,所述第二控制信号为NMOS栅极箝位驱动模块发送给NMOS功率管栅极的控制信号。
可选的,所述NMOS栅极箝位模块包括NMOS功率管Q2、NPN三极管Q5、NPN三极管Q6、电阻R2、稳压二极管DZ1,其中Q5基极、Q6基极与NMOS栅极箝位驱动模块相连,Q5集电极与箝位电压端VC相连,Q5发射极分别与Q6集电极、DZ1负极、R2第一端、Q2栅极相连,Q6发射极、DZ1正极、R1第二端、Q2源极分别与参考端GND相连,Q2漏极与所述PMOS功率管漏极、转换端SW相连。
可选的,所述输入电压端VIN、箝位电容第一端、箝位电容第二端、箝位电压端VC、Q5集电极、Q5发射极、Q2栅极、Q2源极、参考端GND组成所述第二充电电路。
可选的,所述第二时间段内,第一控制信号为高电平且与Q1源极电压差值的绝对值小于Q1最小开启电压,第二控制信号为高电平且与Q2源极电压差大于Q2最小开启电压,所述第一控制信号为PMOS栅极箝位模块发送给PMOS功率管栅极的控制信号,所述第二控制信号为NMOS栅极箝位驱动模块发送给NMOS功率管栅极的控制信号。
可选的,还包括:反馈端FB和电压反馈模块,所述电压反馈模块输入端与反馈端FB相连,输入端与所述逻辑控制器相连,所述电压反馈模块用于接收反馈端FB的反馈采样电压,进而根据反馈采样电压形成反馈信号给逻辑控制模块,以驱动所述逻辑控制模块调整所述功率管的占空比。
本发明实施例还提供了一种开关电源***,包括上述的开关电源芯片。
综上所述,本发明的有益效果在于:
本发明实施例提供了一种开关电源芯片及***,开关电源芯片通过外部箝位电容快速放电产生的大电流来给上管PMOS栅源极寄生电容快速充电,实现上管PMOS功率管被快速打开;利用NMOS栅极箝位驱动模块给下管NMOS栅源极寄生电容充电的电流同时对外部箝位电容实现快速大电流充电,实现快速补充箝位电容两端的电压,节省了现有开关电源芯片所必须的外部箝位电容充放电管理电路。通过上述大电流快速充电的技术手段,外部箝位电容的电容箝位电容能够更快地恢复至正常箝位工作状态,从而使开关电源芯片工作开关频率能够进一步提高,进一步降低了芯片的内部损耗,同时节约了成本和体积。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为本发明实施例提供的一种开关电源***的结构示意图;
图2为本发明实施例提供的一种开关电源芯片的结构示意图之一;
图3为本发明实施例提供的一种开关电源芯片的结构示意图之二;
图4为本发明实施例提供的一种开关电源芯片的结构示意图之三;
图5为本发明实施例提供的一种开关电源芯片第二充电电路的示意图;
图6为本发明实施例提供的一种开关电源芯片第一充电电路的示意图。
具体实施方式
为了便于本领域技术人员的理解,下面将结合具体实施例对本发明作进一步详细描述。
本发明实施例首先提供了一种开关电源***,请参考图1,包括输入电源电路10、开关电源芯片30、负载输出电路20。其中开关电源芯片30的一端与输入电源电路10相连,开关电源芯片30的另一端与负载输出电路20相连。
在本实施例中,所述输入电源电路10包括输入电源模块和并联连接的输入滤波电容201。
所述负载输出电路20包括:负载模块、储能电感203、第一采样电阻205、第二采样电阻206、输出滤波电容204。储能电感203第一端与开关电源芯片30的P2端相连,储能电感203第二端作为***输出端与负载模块一端相连。第一采样电阻205、第二采样电阻206串联在***输出端与参考地之间。输出滤波电容204一端与***输出端相连,另一端与参考地相连。
此外,所述输入电源电路10和负载输出电路20仅仅为一种开关电源***的实现方式,本领域技术人员根据需要可以选择不同的电源电路和输出电路,在此不做赘述。
本发明实施例的开关电源***通过采用大电流快速充电的开关电源芯片,使箝位电容能够更快地恢复至初始状态,开关电源芯片的开关频率能够进一步提高,从而进一步降低了开关电源***的内部损耗。
请参考图2,本发明一实施例中,开关电源芯片30包括输入电压端VIN、转换端SW、箝位电压端VC、参考端GND。其中所述输入电压端VIN作为开关电源芯片30的P1端,用于与输入电源电路10以及箝位电容202相连,所述箝位电压端VC作为开关电源芯片30的P3端,用于与箝位电容202相连,所述转换端SW作为开关电源芯片30的P2端,用于与储能电感203相连,所述参考端GND作为开关电源芯片30的P4端,用于与参考地相连。
请参考图3,本发明一实施例中,开关电源芯片30还包括反馈端FB和电压反馈模块301,反馈端FB作为开关电源芯片30的P5端,反馈端FB通过第一采样电阻205与***输出端相连,第一采样电阻205将采样到的反馈电压送入开关电源芯片的反馈端FB,电压反馈模块301输入端与反馈端FB相连,电压反馈模块301输出端与所述逻辑控制器相连,电压反馈模块301用于接收反馈端FB的反馈采样电压,进而根据反馈采样电压形成反馈信号,以驱动所述逻辑控制模块调整所述功率管的占空比。
请参考图2,本发明一实施例中,开关电源芯片30包括:逻辑控制模块303、箝位电压检测模块306、PMOS栅极箝位驱动模块304、NMOS栅极箝位驱动模块305、PMOS栅极箝位模块307、NMOS栅极箝位模块308。
其中逻辑控制模块303第一端与PMOS栅极箝位驱动模块304相连,逻辑控制模块303第二端与NMOS栅极箝位驱动模块305相连,逻辑控制模块303第三端与箝位电压检测模块306相连。
箝位电压检测模块306第一端与箝位电压端VC相连,第二端与逻辑控制模块303相连,所述箝位电压检测模块306检测箝位电压端VC的电容箝位电压并将检测结果反馈给所述逻辑控制模块303。
PMOS栅极箝位驱动模块304第一端与输入电压端VIN相连,用来接收输入电压端VIN的输入电压,PMOS栅极箝位驱动模块304第二端与NMOS栅极箝位驱动模块305相连,PMOS栅极箝位驱动模块304第三端与PMOS栅极箝位模块307相连,用来驱动PMOS栅极箝位模块307。
NMOS栅极箝位驱动模块305第一端与PMOS栅极箝位驱动模块304相连,NMOS栅极箝位驱动模块305第二端与参考端GND相连,NMOS栅极箝位驱动模块305第三端与NMOS栅极箝位模块308相连,用来驱动NMOS栅极箝位模块308。
PMOS栅极箝位模块307第一端与输入电压端VIN相连,用来接收输入电压端VIN的输入电压,PMOS栅极箝位模块307控制端与PMOS栅极箝位驱动模块304相连,用来接收相应控制信号,PMOS栅极箝位模块307第二端与NMOS栅极箝位模块308相连,PMOS栅极箝位模块307第三端与转换端SW相连,用于根据PMOS栅极箝位驱动模块304驱动信号驱动PMOS栅极箝位模块307内置功率管开启或关断。
NMOS栅极箝位模块308控制端与NMOS栅极箝位驱动模块305相连,用来接收NMOS栅极箝位驱动模块305相应的驱动信号,驱动NMOS栅极箝位模块308内置功率管开启或关断,NMOS栅极箝位模块308第一端与PMOS栅极箝位模块307相连,NMOS栅极箝位模块308第二端与参考端GND相连,进而对SW功率输出端外部连接的储能电感203进行储能与放能。
在其中一个实施例中,关于PMOS栅极箝位模块307内部更具体结构,请参考图4,包括:PMOS功率管Q1、NPN三极管Q3、NPN三极管Q4、电阻R1,其中Q3基极、Q4基极与PMOS栅极箝位驱动模块相连,Q3集电极与输入电压端VIN相连,Q3发射极分别与Q4集电极、Q1栅极、R1第二端相连,Q4发射极与箝位电压端VC相连,R1第一端、Q1源极与输入电压端VIN相连,Q1漏极与所述NMOS功率管漏极、转换端SW相连。
在其他实施例中,所述PMOS栅极箝位模块也可以为其他结构,本领域技术人员对PMOS栅极箝位模块内部具体结构做出的其他非创造性改造,也属于本发明的保护范围。
在其中一个实施例中,关于NMOS栅极箝位模块308内部更具体结构,请参考图4,包括:NMOS功率管Q2、NPN三极管Q5、NPN三极管Q6、电阻R2、稳压二极管DZ1,其中Q5基极、Q6基极与NMOS栅极箝位驱动模块相连,Q5集电极与箝位电压端VC相连,Q5发射极分别与Q6集电极、DZ1负极、R2第一端、Q2栅极相连,Q6发射极、DZ1正极、R1第二端、Q2源极分别与参考端GND相连,Q2漏极与所述PMOS功率管漏极、转换端SW相连。
在其他实施例中,所述NMOS栅极箝位模块也可以为其他结构,本领域技术人员对NMOS栅极箝位模块内部具体结构做出的其他非创造性改造,也属于本发明的保护范围。
请参考图3,本发明一实施例中,开关电源芯片30还包括:低压电源管理模块302,低压电源管理模块302第一端与二极管D1负极相连,二极管D1正极与输入电压端VIN相连。低压电源管理模块302第二端与参考端GND相连,该低压电源管理模块从电源模块取电,经处理后给开关电源芯片30内部的逻辑控制模块303供电。
本发明一实施例中,当电容箝位电压完全建立前,所述逻辑控制模块303通过控制所述PMOS栅极箝位驱动模块304来关闭PMOS栅极箝位模块307中PMOS功率管,通过控制所述NMOS栅极箝位驱动模块305来开启NMOS栅极箝位模块308中NMOS功率管,NMOS功率管与所述箝位电容形成第二充电电路。
具体的,请参考图5,第二充电电路由输入电压端VIN、箝位电容第一端、箝位电容第二端、箝位电压端VC、Q5集电极、Q5发射极、Q2栅极、Q2源极、参考端GND构成。
NMOS栅极箝位驱动模块305给NMOS栅源极寄生电容充电的电流通过第二充电电路同时为箝位电容202充电,当箝位电容较大,所述逻辑控制模块通过控制所述NMOS栅极箝位驱动模块多次开启所述NMOS功率管,从而多次第二充电电流通过所述第二充电电路为所述箝位电容充电,直到电容箝位电压完全建立。
本发明一实施例中,当电容箝位电压完全建立后,在每个开关周期的第一时间段内,所述逻辑控制模块303通过控制所述NMOS栅极箝位驱动模块305来关闭所述NMOS栅极箝位模块308中NMOS功率管,从而所述PMOS栅极箝位模块307中PMOS功率管与外接于输入电压端VIN、箝位电源输出端VC的箝位电容202形成第一充电电路,通过所述第一充电电路为所述箝位电容202快速放电产生第一充电电流,所述第一充电电流为所述PMOS功率管栅源极间寄生电容快速充电,从而使所述PMOS功率管快速开启,此时箝位电压端VC的箝位电压降低。
其中第一时间段内,第一控制信号为低电平且与Q1源极电压差值的绝对值大于Q1最小开启电压,第二控制信号为低电平且与Q2源极电压差值的绝对值小于Q2最小开启电压,所述第一控制信号为PMOS栅极箝位模块发送给PMOS功率管栅极的控制信号,所述第二控制信号为NMOS栅极箝位驱动模块发送给NMOS功率管栅极的控制信号。
具体的,请参考图6,第一充电电路由箝位电容第一端、输入电压端VIN、Q1源极、Q1栅源极间寄生电容、Q1源极、Q4集电极、Q4发射极、箝位电压端VC、箝位电容第二端组成。
当箝位电压端VC的箝位电压降低,在每个开关周期的第二时间段内,所述逻辑控制模块303通过控制所述PMOS栅极箝位驱动模块304来关闭所述PMOS功率管,同时通过控制所述NMOS栅极箝位驱动模块来开启所述NMOS功率管,所述NMOS功率管与所述箝位电容形成第二充电电路。
由于采用漏极、源极高耐压的功率管作为NMOS栅极箝位模块308中NMOS功率管,故该NMOS功率管具有较大的栅源极寄生电容,需要足够大的驱动电流来给栅源极寄生电容充电,故所述NMOS栅极箝位驱动模块给NMOS栅源极寄生电容充电的电流通过所述第二充电电路为所述箝位电容快速充电。
其中第二时间段内,第一控制信号为高电平且与Q1源极电压差值的绝对值小于Q1最小开启电压,第二控制信号为高电平且与Q2源极电压差大于Q2最小开启电压,所述第一控制信号为PMOS栅极箝位模块发送给PMOS功率管栅极的控制信号,所述第二控制信号为NMOS栅极箝位驱动模块发送给NMOS功率管栅极的控制信号。
综上所述,本发明一种开关电源芯片,利用第二充电电路为NMOS寄生电容充电的同时给箝位电容充电,当箝位电容的箝位电压建立后,第一充电电路为箝位电容快速放电从而产生第一充电电流,来为PMOS功率管栅源极间寄生电容快速充电,从而使PMOS功率管快速开启,从而实现了箝位电容交替充放电,相比传统的需要消耗两次的充电电流(箝位电容充电需要消耗一次电流,同时驱动电路给NMOS寄生电容充电又需要消耗一次电流)和一次放电(箝位电容放电,来给PMOS寄生电容充电,从而驱动PMOS开启)的开关电源芯片,本发明一种开关电源芯片将两次的充电过程和一次放电过程简化为一次充放电过程,并省略了传统的充放电管理电路,有效的降低了开关电源芯片自身功耗和芯片面积。
上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种开关电源芯片,包括:输入电压端VIN、转换端SW、箝位电压端VC、参考端GND,其特征在于,还包括:逻辑控制模块、箝位电压检测模块、PMOS栅极箝位驱动模块、NMOS栅极箝位驱动模块、PMOS栅极箝位模块、NMOS栅极箝位模块;
所述逻辑控制模块与箝位电压检测模块、PMOS栅极箝位驱动模块、NMOS栅极箝位驱动模块相连,所述PMOS栅极箝位驱动模块与PMOS栅极箝位模块的控制端相连,所述NMOS栅极箝位驱动模块与NMOS栅极箝位模块的控制端相连,所述箝位电压检测模块用于检测箝位电压端VC对应的外接的箝位电容的电容箝位电压并将检测结果反馈给所述逻辑控制模块,所述逻辑控制模块通过PMOS栅极箝位驱动模块、NMOS栅极箝位驱动模块分别控制PMOS栅极箝位模块、NMOS栅极箝位模块,所述PMOS栅极箝位模块的第一端与输入电压端VIN相连,所述PMOS栅极箝位模块的第二端与NMOS栅极箝位模块的第一端相连、所述PMOS栅极箝位模块的第三端与转换端SW相连,所述NMOS栅极箝位模块的第二端与参考端GND相连;
当电容箝位电压完全建立后,在每个开关周期的第一时间段内,所述逻辑控制模块通过控制所述NMOS栅极箝位驱动模块来关闭所述NMOS栅极箝位模块中NMOS功率管,通过控制所述PMOS栅极箝位驱动模块来打开所述PMOS栅极箝位模块中PMOS功率管,所述PMOS栅极箝位模块中PMOS功率管与外接于输入电压端VIN、箝位电源输出端VC的箝位电容形成第一充电电路,通过所述第一充电电路使得所述箝位电容快速放电产生第一充电电流,所述第一充电电流为所述PMOS功率管栅源极间寄生电容快速充电,从而使所述PMOS功率管快速开启;
在每个开关周期的第二时间段内,所述逻辑控制模块通过控制所述PMOS栅极箝位驱动模块来关闭所述PMOS功率管,同时通过控制所述NMOS栅极箝位驱动模块来开启所述NMOS功率管,所述NMOS功率管与所述箝位电容形成第二充电电路,第二充电电流通过所述第二充电电路为所述箝位电容快速充电,所述第二充电电流为所述NMOS栅极箝位驱动模块给NMOS栅源极寄生电容充电的电流。
2.根据权利要求1所述的开关电源芯片,其特征在于,当电容箝位电压完全建立前,所述逻辑控制模块通过控制所述NMOS栅极箝位驱动模块多次开启所述NMOS功率管,从而多次第二充电电流通过所述第二充电电路为所述箝位电容充电,直到电容箝位电压完全建立。
3.根据权利要求1所述的开关电源芯片,其特征在于,所述PMOS栅极箝位模块包括PMOS功率管Q1、NPN三极管Q3、NPN三极管Q4、电阻R1,其中Q3基极、Q4基极与PMOS栅极箝位驱动模块相连,Q3集电极与输入电压端VIN相连,Q3发射极分别与Q4集电极、Q1栅极、R1第二端相连,Q4发射极与箝位电压端VC相连,R1第一端、Q1源极与输入电压端VIN相连,Q1漏极与所述NMOS功率管漏极、转换端SW相连。
4.根据权利要求3所述的开关电源芯片,其特征在于,所述箝位电容第一端、输入电压端VIN、Q1源极、Q1栅源极间寄生电容、Q4集电极、Q4发射极、箝位电压端VC、箝位电容第二端组成所述第一充电电路。
5.根据权利要求4所述的开关电源芯片,其特征在于,所述第一时间段内,第一控制信号为低电平且与Q1源极电压差值的绝对值大于Q1最小开启电压,第二控制信号为低电平且与Q2源极电压差值的绝对值小于Q2最小开启电压,所述第一控制信号为PMOS栅极箝位模块发送给PMOS功率管栅极的控制信号,所述第二控制信号为NMOS栅极箝位驱动模块发送给NMOS功率管栅极的控制信号。
6.根据权利要求1所述的开关电源芯片,其特征在于,所述NMOS栅极箝位模块包括NMOS功率管Q2、NPN三极管Q5、NPN三极管Q6、电阻R2、稳压二极管DZ1,其中Q5基极、Q6基极与NMOS栅极箝位驱动模块相连,Q5集电极与箝位电压端VC相连,Q5发射极分别与Q6集电极、DZ1负极、R2第一端、Q2栅极相连,Q6发射极、DZ1正极、R2第二端、Q2源极分别与参考端GND相连,Q2漏极与所述PMOS功率管漏极、转换端SW相连。
7.根据权利要求6所述的开关电源芯片,其特征在于,由输入电压端VIN、箝位电容第一端、箝位电容第二端、箝位电压端VC、Q5集电极、Q5发射极、Q2栅极、Q2源极、参考端GND组成所述第二充电电路。
8.根据权利要求7所述的开关电源芯片,其特征在于,所述第二时间段内,第一控制信号为高电平且与Q1源极电压差值的绝对值小于Q1最小开启电压,第二控制信号为高电平且与Q2源极电压差大于Q2最小开启电压,所述第一控制信号为PMOS栅极箝位模块发送给PMOS功率管栅极的控制信号,所述第二控制信号为NMOS栅极箝位驱动模块发送给NMOS功率管栅极的控制信号。
9.根据权利要求1所述的开关电源芯片,其特征在于,还包括:反馈端FB和电压反馈模块,所述电压反馈模块输入端与反馈端FB相连,输出端与所述逻辑控制模块相连,所述电压反馈模块用于接收反馈端FB的反馈采样电压,进而根据反馈采样电压形成反馈信号给逻辑控制模块,以驱动所述逻辑控制模块调整所述功率管的占空比。
10.一种同步整流开关电源***,其特征在于,包括如权利要求1~9任意一项所述的开关电源芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210058811.1A CN114094829B (zh) | 2022-01-19 | 2022-01-19 | 一种开关电源芯片及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210058811.1A CN114094829B (zh) | 2022-01-19 | 2022-01-19 | 一种开关电源芯片及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114094829A CN114094829A (zh) | 2022-02-25 |
CN114094829B true CN114094829B (zh) | 2022-04-19 |
Family
ID=80308568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210058811.1A Active CN114094829B (zh) | 2022-01-19 | 2022-01-19 | 一种开关电源芯片及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114094829B (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112953227B (zh) * | 2021-05-14 | 2021-08-10 | 上海芯龙半导体技术股份有限公司 | 开关电源电路、芯片及*** |
-
2022
- 2022-01-19 CN CN202210058811.1A patent/CN114094829B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN114094829A (zh) | 2022-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11552564B1 (en) | Power conversion circuit with solid-state switches | |
US7688052B2 (en) | Charge pump circuit and method therefor | |
US20090153200A1 (en) | Load drive circuit | |
CN114389449B (zh) | 自举式开关变换器及其驱动电路 | |
US11476845B2 (en) | Driver circuit, corresponding device and method of operation | |
CN113741261A (zh) | 一种上下电控制电路及信号输出装置 | |
CN114094829B (zh) | 一种开关电源芯片及*** | |
CN113067464A (zh) | Nmos功率管栅极驱动模块、驱动电路及开关电源 | |
US11791815B2 (en) | Driver circuit, corresponding device and method of operation | |
US11831307B2 (en) | Power switch drive circuit and device | |
CN112968425B (zh) | 一种开关电源次级短路保护电路 | |
CN208046449U (zh) | 一种低导通压降的启动电路 | |
CN110165880B (zh) | 一种稳定开关电路输出电压的电路及方法 | |
US20220345031A1 (en) | Switching converter and low-voltage startup circuit thereof | |
CN113067462A (zh) | 一种新型自举驱动电路结构 | |
CN111884637A (zh) | 自举电路和功率芯片 | |
CN111564144A (zh) | 电源切换控制电路及显示装置 | |
CN219287374U (zh) | 升压电路及电子设备 | |
CN116207832B (zh) | Boost充电电路、充电***及电子设备 | |
CN220857923U (zh) | 直流降压电路、直流降压芯片及开关电源 | |
CN219611347U (zh) | 防反接电路、电源电路以及车辆 | |
CN112234804B (zh) | 驱动装置及其控制方法和电子设备 | |
CN116722729B (zh) | 一种降低开关管关断尖峰电压的电路 | |
CN218482780U (zh) | 一种输出电压上升斜率可调节的负载供电开关 | |
CN221174788U (zh) | 一种电流检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |