CN114090479B - 访问报告***、方法、装置、芯片及电子设备 - Google Patents

访问报告***、方法、装置、芯片及电子设备 Download PDF

Info

Publication number
CN114090479B
CN114090479B CN202111441209.8A CN202111441209A CN114090479B CN 114090479 B CN114090479 B CN 114090479B CN 202111441209 A CN202111441209 A CN 202111441209A CN 114090479 B CN114090479 B CN 114090479B
Authority
CN
China
Prior art keywords
access
record information
access record
information
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111441209.8A
Other languages
English (en)
Other versions
CN114090479A (zh
Inventor
赵月新
冷祥纶
周琳
李冰
张国栋
刘文龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Power Tensors Intelligent Technology Co Ltd
Original Assignee
Shanghai Power Tensors Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Power Tensors Intelligent Technology Co Ltd filed Critical Shanghai Power Tensors Intelligent Technology Co Ltd
Priority to CN202111441209.8A priority Critical patent/CN114090479B/zh
Publication of CN114090479A publication Critical patent/CN114090479A/zh
Application granted granted Critical
Publication of CN114090479B publication Critical patent/CN114090479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

本公开提供了一种访问报告***、方法、装置、芯片及电子设备，该***包括：多个访问判断单元、仲裁器和寄存器；所述仲裁器分别与所述访问判断单元和所述寄存器相连；访问判断单元用于响应通过存储访问接口接收的存储访问命令，生成存储访问命令对应的访问记录信息；以及，响应于确定访问记录信息中存在非法访问记录信息，将访问记录信息中的非法访问记录信息发送给仲裁器；其中，非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；仲裁器用于从多个访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将目标访问记录信息发送给寄存器。

Description

访问报告***、方法、装置、芯片及电子设备
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种访问报告***、方法、装置、芯片及电子设备。
背景技术
随着深度学习技术的不断发展，深度学习的模型和数据量也不断增大，对运行深度学习技术的人工智能(Artificial Intelligence，AI)芯片的计算能力(简称算力)的需求也不断增加，使得单个AI芯片节点内的并行算力单元数量大幅增长。
一般的，当用户所需算力小于芯片总算力时，一个大算力的AI芯片的多个算力单元可以被分配给多个访问用户，以提高使用效率。同时，为避免多访问用户存储数据之间产生干扰，在存储单元中，分配给不同访问用户的算力单元的存储地址不同。由于每个算力单元执行的运算和存储访问行为是并行发生的，对存储单元而言，每个并行存储访问接口的访问可以是任一算力单元(即可以是任一访问用户的)，使得每个存储访问接口的存储访问行为可能属于非法访问，产生的非法访问信息远大于用户数量，为***管理者监控访问用户行为造成很大不便。因此，提出一种多用户场景下能够对非法访问行为进行高效、合理的报告的方式尤为重要。
发明内容
有鉴于此，本公开至少提供一种访问报告***、方法、装置、芯片及电子设备。
第一方面，本公开提供了一种访问报告***，包括：
多个访问判断单元、仲裁器和寄存器；所述仲裁器分别与所述访问判断单元和所述寄存器相连；
所述访问判断单元，用于响应通过所述存储访问接口接收的存储访问命令，生成所述存储访问命令对应的访问记录信息；所述存储访问命令为任一算力单元下发的用于访问存储单元的命令；以及，
响应于确定所述访问记录信息中存在非法访问记录信息，将所述访问记录信息中的非法访问记录信息发送给仲裁器；其中，所述访问记录信息包括用户标识和访问地址；非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；
所述仲裁器，用于从多个所述访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将所述目标访问记录信息发送给所述寄存器。
这里，通过设置多个访问判断单元，利用访问判断单元根据存储访问命令对应的用户标识和访问地址进行逻辑判断，确定基于存储访问命令执行的存储单元访问为非法访问或正常访问；并生成存储访问命令对应的访问记录信息。响应于确定访问记录信息中存在非法访问记录信息，将非法访问记录信息发送给仲裁器。仲裁器从多个访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将目标访问记录信息发送给寄存器，以便中央处理器能够从寄存器中读取到目标访问记录信息，实现了非法访问记录信息的报告和读取。
一种可能的实施方式中，所述***还包括：多个访问记录缓冲器；每个所述访问记录缓冲器分别与所述仲裁器和所述访问判断单元相连；所述访问记录缓冲器与所述访问判断单元一一对应；
所述访问判断单元，还用于将所述非法访问记录信息缓冲至所述访问记录缓冲器；
所述访问记录缓冲器，用于将所述非法访问记录信息发送给所述仲裁器。
这里，为每个访问判断单元设置一个对应的访问记录缓冲器，以便访问判断单元可以将非法访问记录信息缓冲至访问记录缓冲器，在使用较少的硬件资源的同时，提高非法访问记录信息的存储量。
一种可能的实施方式中，所述***还包括：与每个所述访问判断单元对应的多个访问记录缓冲器，每个所述访问记录缓冲器与用户标识匹配；所述仲裁器的数量为多个，每个所述仲裁器与用户标识匹配；
所述访问判断单元，还用于基于所述非法访问记录信息中的用户标识，将所述非法访问记录信息缓冲至与所述用户标识匹配的所述访问记录缓冲器；
所述访问记录缓冲器，用于将所述非法访问记录信息发送给与所述用户标识匹配的所述仲裁器。
这里，每个访问判断单元对应多个访问记录缓冲器，每个访问记录缓冲器与用户标识匹配，使得针对每个访问判断单元输出的非法访问记录信息，可以将该非法访问记录信息缓冲至与用户标识匹配的访问记录缓冲器中，在并行得到不同访问用户对应的非法访问记录信息时，可以避免非法访问记录信息的丢失，增加了非法访问记录信息的缓冲容量，保障了非法访问记录信息的全面性。同时，通过设置多个仲裁器，每个仲裁器与用户标识匹配，实现对每个访问用户的非法访问记录信息的单独仲裁，避免不同访问用户之间的相互干扰，提高了非法访问信息的仲裁效率。
一种可能的实施方式中，所述***还包括：访问仲裁缓冲器；所述访问仲裁缓冲器分别与所述仲裁器和所述寄存器相连；
所述仲裁器，还用于将所述目标访问记录信息缓冲至所述访问仲裁缓冲器；
所述访问仲裁缓冲器，用于将所述目标访问记录信息发送给所述寄存器。
这里，通过设置访问仲裁缓冲器，仲裁器将目标访问记录信息缓冲至访问仲裁缓冲器，避免目标访问记录信息的丢失，保障了目标访问记录信息的全面性。
一种可能的实施方式中，所述访问仲裁缓冲器和所述寄存器的数量为多个；且每个所述访问仲裁缓冲器与用户标识匹配，以及每个所述寄存器与用户标识匹配；
所述仲裁器，还用于将所述目标访问记录信息缓冲至与所述目标访问记录信息中所述用户标识匹配的所述访问仲裁缓冲器；
所述访问仲裁缓冲器，用于将所述目标访问记录信息发送给与所述用户标识匹配的所述寄存器。
一种可能的实施方式中，所述访问记录信息还包括指示访问合法性的状态位信息；所述寄存器包括中断寄存器和信息寄存器；
所述访问仲裁缓冲器，用于将所述目标访问记录信息中的所述访问地址发送给与所述用户标识匹配的所述信息寄存器；以及将所述目标访问记录信息中的所述状态位信息发送给与所述用户标识匹配的所述中断寄存器。
一种可能的实施方式中，所述***还包括中央处理器；所述中央处理器与所述中断寄存器相连；
所述中央处理器，用于响应于与所述用户标识匹配的所述中断寄存器存储所述状态位信息，访问与所述用户标识匹配的所述信息寄存器，读取所述信息寄存器中存储的所述用户标识对应的所述访问地址。
以下方法、装置、电子设备等的效果描述参见上述***的说明，这里不再赘述。
第二方面，本公开提供了一种访问报告方法，包括：
响应通过存储访问接口接收的存储访问命令，生成所述存储访问命令对应的访问记录信息；其中，所述存储访问命令为任一算力单元下发的用于访问存储单元的命令；
响应于确定所述访问记录信息中存在非法访问记录信息，将所述访问记录信息中的非法访问记录信息发送给仲裁器；其中，所述访问记录信息包括用户标识和访问地址；非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；
从多个所述访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将所述目标访问记录信息发送给寄存器。
一种可能的实施方式中，所述方法还包括：
响应于读取到所述目标访问记录信息，生成用于指示存储单元被非法访问的提示信息。
第三方面，本公开提供了一种访问报告装置，包括：
生成模块，用于响应通过存储访问接口接收的存储访问命令，生成所述存储访问命令对应的访问记录信息；其中，所述存储访问命令为任一算力单元下发的用于访问存储单元的命令；
发送模块，用于响应于确定所述访问记录信息中存在非法访问记录信息，将所述访问记录信息中的非法访问记录信息发送给仲裁器；其中，所述访问记录信息包括用户标识和访问地址；非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；
确定模块，用于从多个所述访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将所述目标访问记录信息发送给寄存器。
第四方面，本公开提供一种芯片，包括：如第一方面或任一实施方式所述的***。
第五方面，本公开提供一种电子设备，包括：如第四方面所述的芯片。
为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，此处的附图被并入说明书中并构成本说明书中的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本公开实施例所提供的一种人工智能AI芯片的结构示意图；
图2示出了本公开实施例所提供的一种访问报告***的结构示意图；
图3示出了本公开实施例所提供的另一种访问报告***的结构示意图；
图4示出了本公开实施例所提供的另一种访问报告***的结构示意图；
图5示出了本公开实施例所提供的另一种访问报告***的结构示意图；
图6示出了本公开实施例所提供的另一种访问报告***的结构示意图；
图7示出了本公开实施例所提供的一种访问报告方法的流程示意图；
图8示出了本公开实施例所提供的一种访问报告装置的架构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围，而是仅仅表示本公开的选定实施例。基于本公开的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
本文以人工智能(Artificial Intelligence，AI)芯片为例，该AI芯片可以包括图形处理器(graphics processing unit，GPU)、现场可编程逻辑门阵列(FieldProgrammable Gate Array，FPGA)、专用集成电路(Application Specific IntegratedCircuit，ASIC)等芯片。参见图1所示的AI芯片的结构示意图，在AI芯片中包括多个算力单元时，该多个算力单元可以被分配给多个虚拟用户(即访问用户)，比如虚拟用户0、虚拟用户1、……、虚拟用户N-1。可以为每个虚拟用户分配至少一个算力单元，比如为虚拟用户0分配的算力单元可以包括虚拟用户0_算力0、虚拟用户0_算力1、……、虚拟用户0_算力X-1。多个虚拟用户匹配的多个算力单元可以通过至少一个存储访问接口，对存储单元进行访问，即可以对存储单元进行读写操作。其中，N和X为正整数。
由图1可知，AI芯片的多个算力单元被分配给多个访问用户，以提高使用效率。同时，为避免多访问用户存储数据之间产生干扰，在存储单元中为不同的访问用户分配不同的存储地址，即不同访问用户的算力单元对应的存储地址不同。由于每个算力单元执行的运算和存储访问行为是并行发生的，对存储单元而言，每个并行存储访问接口的访问可以是任一算力单元(即可以是任一访问用户的)，使得每个存储访问接口的存储访问行为可能属于非法访问，产生的非法访问信息远大于用户数量，为***管理者监控访问用户行为造成很大不便。基于此，本公开实施例提供了一种访问报告***、方法、装置、电子设备及存储介质。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
为便于对本公开实施例进行理解，首先对本公开实施例所公开的一种访问报告***进行详细介绍。
参见图2所示，为本公开实施例所提供的以人工智能AI芯片为例的硬件的访问报告***的结构示意图。其中，该访问报告***可以设置在AI芯片的算力单元与存储单元之间，在算力单元下发存储访问命令、通过存储访问接口访问存储单元之前，可以将算力单元下发的存储访问命令发送给该访问报告***，访问报告***能够判断存储访问命令的合法性，将正常访问的存储访问命令下发给存储单元，以便算力单元能够读取存储单元存储的数据；和/或，将非法访问的存储访问命令进行报告，以便AI芯片的中央处理器能够读取到非法访问记录信息。
该***包括：多个访问判断单元201、仲裁器202和寄存器203；所述仲裁器202分别与所述访问判断单元201和所述寄存器203相连。
其中，AI芯片中可以包括多个算力单元和多个存储访问接口，每个算力单元被分配给一个访问用户；每个访问判断单元分别连接一个存储访问接口。
所述访问判断单元201，用于响应通过所述存储访问接口接收的存储访问命令，生成所述存储访问命令对应的访问记录信息；所述存储访问命令为所述AI芯片的任一算力单元下发的用于访问存储单元的命令。其中，所述访问记录信息可以包括用户标识、访问地址和指示访问合法性的状态位信息。
一般的，每个算力单元可以生成存储访问命令，并通过存储访问接口下发存储访问命令，以便算力单元能够通过存储访问接口下发的存储访问命令，对存储单元进行访问。这里，算力单元可以先通过存储访问接口，将存储访问命令下发给访问判断单元201，访问判断单元201响应于接收到的存储访问命令，生成存储访问命令对应的访问记录信息。其中，访问记录信息可以包括用户标识、访问地址和状态位信息。用户标识为算力单元所属的访问用户的标识信息，状态位可以为VALID状态位，该状态位信息包括0或1，状态位信息为0时，指示基于该存储访问命令进行的访问行为为正常访问；状态位信息为1(即状态位置起)时，可以指示基于该存储访问命令进行的访问行为为非法访问。其中非法访问可以包括越界访问、未授权访问等。
实施时，可以在存储单元中为每个访问用户分配对应的目标存储访问区域。进而访问判断单元可以在接收到存储访问命令后，判断存储访问命令携带的用户标识与访问地址是否匹配，即确定访问地址指示的访问区域是否位于与该用户标识匹配的目标存储访问区域内，若是，确定状态位信息为0(即正常访问)，若否，确定状态位信息为1(即非法访问)。再可以生成存储访问命令对应的访问记录信息。
所述访问判断单元201，用于响应于确定所述访问记录信息中存在非法访问记录信息，将所述访问记录信息中的非法访问记录信息发送给仲裁器；其中，非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息。
所述仲裁器202，用于从多个所述访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将所述目标访问记录信息发送给所述寄存器203。
实施时，仲裁器202可以包括轮询仲裁器、固定优先级仲裁器。在仲裁器202包括轮询仲裁器时，轮询仲裁器可以通过轮询的方式，从多个访问判断单元201发送的非法访问记录信息中，确定目标访问记录信息。并将确定的目标访问记录信息发送给寄存器203进行存储。在仲裁器202为固定优先级仲裁器时，可以确定每个非法访问记录信息的优先级，固定优先级仲裁器将优先级高的非法访问记录信息确定为目标访问记录信息，并将目标访问记录信息发送给寄存器203。
其中，非法访问记录信息的优先级可以根据用户标识、算力单元等进行确定。比如，针对不同访问用户，可以预先为每个访问用户设置优先级，确定优先级高的访问用户对应的非法访问记录信息的优先级较高。或者，针对同一访问用户，可以预先为该访问用户下包括的每个算力单元设置优先级，确定优先级高的算力单元对应的非法访问记录信息的优先级较高。
这里，通过设置多个访问判断单元201，每个访问判断单元201连接一个存储访问接口，利用访问判断单元201根据存储访问命令对应的用户标识和访问地址进行逻辑判断，确定基于存储访问命令执行的存储单元访问为非法访问或正常访问；并生成存储访问命令对应的访问记录信息。在确定访问记录信息中存在非法访问记录信息时，将非法访问记录信息发送给仲裁器。仲裁器202从多个访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将目标访问记录信息发送给寄存器203，以便中央处理器能够从寄存器中读取到目标访问记录信息，实现了非法访问记录信息的报告和读取。
一种可选实施方式中，参见图3所示，所述***还包括：访问仲裁缓冲器204；所述访问仲裁缓冲器204分别与所述仲裁器202和所述寄存器203相连；
所述仲裁器202，还用于将所述目标访问记录信息缓冲至所述访问仲裁缓冲器204；
所述访问仲裁缓冲器204，用于将所述目标访问记录信息发送给所述寄存器203。
访问仲裁缓冲器204的深度可以根据需要进行设置。比如访问仲裁缓冲器204的深度可以为1，比如访问仲裁缓冲器204中可以存储一条目标访问记录信息。在仲裁器202确定了更新后的目标访问记录信息后，通过更新替代的方式，将更新后的目标访问记录信息缓冲至访问仲裁缓冲器204。
仲裁器202可以从多个访问判断单元201发送的非法访问记录信息中确定目标访问记录信息，并将目标访问记录信息缓冲至访问仲裁缓冲器204。访问仲裁缓冲器204将目标访问记录信息发送给寄存器203。比如，在寄存器203包括中断寄存器和信息寄存器时，可以将目标访问记录信息中的访问地址和用户标识发送给信息寄存器，将状态位信息发送给中断寄存器(即将高位1发送给中断寄器)，此时中断寄存器置起，由于中央处理器(centralprocessing unit，CPU)与中断寄存器相连，在中断寄存器置起后，CPU响应于中断寄存器置起，读取信息寄存器，从信息寄存器中获取用户标识和访问地址。
考虑到对信息寄存器存储的数据进行更新，是按照信息寄存器的比特位依次进行的。比如，若信息寄存器当前存储的第一数据为010，确定的第二数据为001，若要将第二数据更新到信息寄存器中，需要先将第一比特位更改为1，再将第二比特位更改为0，最后保持第三比特位不更改，可知信息寄存器的更新存在一定的持续时间。如果在将状态位信息发送给中断寄存器后，仍然对信息寄存器进行更新，会造成中央处理器读取未完全更新的信息寄存器的情况发生。比如，可能造成中央处理器读取、第一比特位发生更改且第二比特位未发生更改的信息寄存器，造成中央处理器读取的信息有误。
故为了避免上述情况发生，本公开实施方式中，在将状态位信息发送给中断寄存器(即中断寄存器置起)后，若存在更新的目标访问记录信息，访问仲裁缓冲器204不会将更新的目标访问记录信息发送给信息寄存器，即信息寄存器中存储的访问地址和用户标识不会发生改变，可以使得CPU读取到的访问地址和用户标识，与中断寄存器置起时信息寄存器存储的数据保持一致。
AI芯片一般可以进行清中断处理，比如将中断寄存器存储的状态位信息清除，在进行了清中断处理之后，访问仲裁缓冲器204能够将最新的目标访问记录信息重新发送给信息寄存器，以继续对算力单元存在的非法访问进行报告。
这里，通过设置访问仲裁缓冲器204，仲裁器202将目标访问记录信息缓冲至访问仲裁缓冲器204，避免目标访问记录信息的丢失，保障了目标访问记录信息的全面性。
一种可选实施方式中，参见图4所示，所述访问仲裁缓冲器204和所述寄存器203的数量为多个；且每个所述访问仲裁缓冲器204与用户标识匹配，以及每个所述寄存器203与用户标识匹配。可知，访问仲裁缓冲器204的数量与访问用户的数量一致，以及寄存器203的数量与访问用户的数量一致。比如，访问仲裁缓冲器204可以包括访问用户0_访问仲裁缓冲器、访问用户1_访问仲裁缓冲器、……、访问用户M_访问仲裁缓冲器。寄存器203可以包括访问用户0_寄存器、访问用户1_寄存器、……、访问用户M_寄存器。其中，访问用户的数量为M，M为正整数。
所述仲裁器202，还用于将所述目标访问记录信息缓冲至与所述目标访问记录信息中所述用户标识匹配的所述访问仲裁缓冲器204；
所述访问仲裁缓冲器204，用于将所述目标访问记录信息发送给与所述用户标识匹配的所述寄存器203。
实施时，仲裁器202在从多个访问判断单元201发送的非法访问记录信息中确定目标访问记录信息之后，可以根据目标访问记录信息包括的用户标识，将目标访问记录信息缓冲至与该用户标识匹配的访问仲裁缓冲器204。进而，与该用户标识匹配的访问仲裁缓冲器204可以将该目标访问记录信息发送给与该用户标识匹配的寄存器203。
一种可选实施方式中，参见图4所示，所述寄存器包括中断寄存器2031和信息寄存器2032；中断寄存器2031和信息寄存器2032的数量可以为多个，即每个中断寄存器2031与用户标识匹配、以及每个信息寄存器2032与用户标识匹配。比如，中断寄存器2031可以包括访问用户0_中断寄存器、访问用户1_中断寄存器、……、访问用户M-1_中断寄存器；信息寄存器2032可以包括访问用户0_信息寄存器、访问用户1_信息寄存器、……、访问用户M-1_信息寄存器。
其中，所述访问仲裁缓冲器204，用于将所述目标访问记录信息中的所述访问地址发送给与所述用户标识匹配的所述信息寄存器2032；以及将所述目标访问记录信息中的所述状态位信息发送给与所述用户标识匹配的所述中断寄存器2031。
实施时，访问仲裁缓冲器204可以将目标访问记录信息中的访问地址发送给与用户标识匹配的信息寄存器2032，并将目标访问记录信息中的状态位信息发送给与用户标识匹配的中断寄存器2031，使得中断寄存器2031置起，比如中断寄存器置为1。
一种可选实施方式中，参见图4所示，所述***还包括中央处理器205；所述中央处理器205与所述中断寄存器2031相连。
所述中央处理器205，用于响应于与所述用户标识匹配的所述中断寄存器2031存储所述状态位信息，访问与所述用户标识匹配的所述信息寄存器2032，读取所述信息寄存器2032中存储的所述用户标识对应的所述访问地址。
本公开实施方式中，状态位信息可以为1，在将状态位信息发送给中断寄存器2031后，中断寄存器存储状态位信息，使得中断寄存器置为1(即中断寄存器置起)，由于中央处理器与中断寄存器相连，中央处理器响应于与用户标识匹配的中断寄存器存储状态位信息，即中央处理器响应于中断寄存器置起，访问与用户标识匹配的信息寄存器2032，读取信息寄存器2032中存储的用户标识对应的访问地址，以便可以基于用户标识和读取到的访问地址对访问用户的存储访问进行管理。
一种可选实施方式中，该***还可以包括访问记录缓冲器206，访问记录缓冲器206的数量为多个。第一种实施方式中，访问记录缓冲器206与访问判断单元201一一对应，即访问记录缓冲器206的数量与访问判断单元201一致，每个访问判断单元201对应一个访问记录缓冲器206。在访问判断单元201的数量为Y个时，访问记录缓冲器206的数量为Y个。
第二种实施方式中，每个访问判断单元201可以对应多个访问记录缓冲器206，每个访问记录缓冲器206与用户标识匹配，即每个访问判断单元201对应的访问记录缓冲器206的数量与访问用户的数量一致。在访问判断单元201的数量为Y个、访问用户的数量为M个时，访问记录缓冲器206的数量为Y×M个。其中，Y和M为正整数。
对第一种方式进行说明。参见图5所示，所述***还包括：多个访问记录缓冲器206；每个所述访问记录缓冲器206分别与所述仲裁器202和所述访问判断单元201相连；所述访问记录缓冲器206与所述访问判断单元201一一对应。
所述访问判断单元201，还用于将所述非法访问记录信息缓冲至所述访问记录缓冲器206；所述访问记录缓冲器206，用于将所述非法访问记录信息发送给所述仲裁器202。
这里，为每个访问判断单元201设置一个对应的访问记录缓冲器206，以便访问判断单元201可以将非法访问记录信息缓冲至访问记录缓冲器206，在使用较少的硬件资源的同时，提高非法访问记录信息的存储量。
结合图5对非法访问报告过程进行示例性说明，每个算力单元通过存储访问接口下发存储访问命令。每个访问判断单元201对应一个存储访问接口，且每个访问判断单元对应一个访问记录缓冲器206。具体的，非法访问报告过程包括以下步骤：
步骤一、每个访问判断单元201在接收到通过存储访问接口下发的存储访问命令后，响应于接收到的存储访问命令，生成存储访问命令对应的访问记录信息。其中访问记录信息包括用户标识、访问地址和指示访问合法性的状态位信息。
步骤二、访问判断单元201在确定访问记录信息中存在非法访问记录信息时，将非法访问记录信息发送给访问记录缓冲器206；其中，非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息。比如，访问判断单元零将非法访问记录信息发送给访问记录缓冲器零，访问判断单元一将非法访问记录信息发送给访问记录缓冲器一等。
步骤三、每个访问记录缓冲器206将非法访问记录信息发送给仲裁器202。其中，访问记录缓冲器的深度可以根据需要进行设置。比如，访问记录缓冲器206的深度可以为4、5等。
步骤四、仲裁器202从接收到的多个非法访问记录信息中，根据非法访问记录信息中的用户标识，为各个用户标识确定对应的目标访问记录信息。并将目标访问记录信息发送给用户标识匹配的访问仲裁缓冲器204。
其中，每个用户标识对应的目标访问记录信息的最大数量可以根据需要进行设置。同时，保持用户标识匹配的访问仲裁缓冲器204的深度与最大数量一致。比如，若用户标识匹配的目标访问记录信息的最大数量为1，则用户标识匹配的访问仲裁缓冲器204的深度可以为1。
步骤五、访问仲裁缓冲器204将目标访问记录信息中的访问地址发送给与用户标识匹配的信息寄存器2032；以及将目标访问记录信息中的状态位信息发送给与用户标识匹配的中断寄存器2031。比如，访问用户0_访问仲裁缓冲器将目标访问记录信息中的访问地址发送给访问用户0_信息寄存器，将目标访问记录信息中的状态位信息发送给访问用户0_中断寄存器。
步骤六、中央处理器205响应于与所述用户标识匹配的所述中断寄存器2031存储所述状态位信息，访问与用户标识匹配的信息寄存器2032，读取信息寄存器2032中存储的用户标识对应的访问地址。
对第二种方式进行说明。参见图6所示，所述***还包括：与每个所述访问判断单元201对应的多个访问记录缓冲器206，每个所述访问记录缓冲器206与用户标识匹配；所述仲裁器202的数量为多个，每个所述仲裁器202与用户标识匹配。比如，每个访问判断单元201对应的多个访问记录缓冲器206可以包括访问用户0_访问记录缓冲器、访问用户1_访问记录缓冲器、……、访问用户M-1_访问记录缓冲器；仲裁器可以包括访问用户0_仲裁器、访问用户1_仲裁器、……、访问用户M-1_仲裁器。
所述访问判断单元201，还用于基于所述非法访问记录信息中的用户标识，将所述非法访问记录信息缓冲至与所述用户标识匹配的所述访问记录缓冲器；所述访问记录缓冲器206，用于将所述非法访问记录信息发送给与所述用户标识匹配的所述仲裁器202。
这里，每个访问判断单元201对应多个访问记录缓冲器206，每个访问记录缓冲器206与用户标识匹配，使得针对每个访问判断单元201输出的非法访问记录信息，可以将该非法访问记录信息缓冲至与用户标识匹配的访问记录缓冲器206中，在并行得到不同访问用户对应的非法访问记录信息时，可以避免非法访问记录信息的丢失，增加了非法访问记录信息的缓冲容量，保障了非法访问记录信息的全面性。同时，通过设置多个仲裁器202，每个仲裁器202与用户标识匹配，实现对每个访问用户的非法访问记录信息的单独仲裁，避免不同访问用户之间的相互干扰，提高了非法访问信息的仲裁效率。
由图6可知，每个访问判断单元201对应多个访问记录缓冲器206，每个访问记录缓冲器206与用户标识匹配。即访问判断单元0对应的多个访问记录缓冲器包括：访问用户0_访问记录缓冲器0、访问用户1_访问记录缓冲器0、……、访问用户M-1_访问记录缓冲器0。仲裁器的数量为多个，每个仲裁器与用户标识匹配，即仲裁器包括访问用户0_仲裁器、访问用户1_仲裁器、……、访问用户M-1_仲裁器。
实施时，每个访问判断单元201根据非法访问记录信息中的用户标识，将非法访问记录信息缓冲至与用户标识匹配的访问记录缓冲器206中。其中，访问记录缓冲206的深度可以设置为1。访问记录缓冲器206将非法访问记录信息发送给与用户标识匹配的仲裁器202。
结合图6对非法访问报告过程进行示例性说明。具体的，非法访问报告过程包括以下步骤：
步骤一、每个访问判断单元201在接收到通过存储访问接口下发的存储访问命令后，响应于接收到的存储访问命令，生成存储访问命令对应的访问记录信息。其中访问记录信息包括用户标识、访问地址和指示访问合法性的状态位信息。
步骤二、访问判断单元201在确定访问记录信息中存在非法访问记录信息时，基于非法访问记录信息中的用户标识，将非法访问记录信息发送给与用户标识匹配的访问记录缓冲器206。比如，访问判断单元零将非法访问记录信息0(用户标识为用户0)发送给访问用户0_访问记录缓冲器、将非法访问记录信息1(用户标识为用户1)发送给访问用户1_访问记录缓冲器等。
步骤三、每个访问记录缓冲器206将非法访问记录信息发送给与用户标识匹配的仲裁器202。
步骤四、与用户标识匹配的仲裁器202从接收到的多个非法访问记录信息中，确定该用户标识对应的目标访问记录信息。并将该目标访问记录信息发送给用户标识匹配的访问仲裁缓冲器204。
步骤五、与用户标识匹配的访问仲裁缓冲器204将目标访问记录信息中的访问地址发送给与用户标识匹配的信息寄存器2032；以及将目标访问记录信息中的状态位信息发送给与用户标识匹配的中断寄存器2031。
步骤六、中央处理器205响应于与所述用户标识匹配的所述中断寄存器存储所述状态位信息，访问与用户标识匹配的信息寄存器2032，读取信息寄存器2032中存储的用户标识对应的访问地址。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
基于相同的构思，本公开实施例还提供了一种访问报告方法，参见图7所示，为本公开实施例提供的访问报告方法的流程示意图，包括S701-S703，其中：
S701，响应通过存储访问接口接收的存储访问命令，生成所述存储访问命令对应的访问记录信息；其中，所述存储访问命令为任一算力单元下发的用于访问存储单元的命令；
S702，响应于确定所述访问记录信息中存在非法访问记录信息，将所述访问记录信息中的非法访问记录信息发送给仲裁器；其中，所述访问记录信息包括用户标识和访问地址；非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；
S703，从多个所述访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将所述目标访问记录信息发送给所述寄存器。
一种可选实施方式中，所述方法还包括：响应于读取到所述目标访问记录信息，生成用于指示存储单元被非法访问的提示信息。
实施时，可以响应于读取到的目标访问记录信息，生成提示信息，该提示信息用于提示AI芯片中存在非法访问存储单元的行为，以便使得目标访问记录信息中用户标识对应的访问用户，能够根据目标访问记录信息确定非法访问产生的原因并进行修正。
一种可选实施方式中，所述将所述访问记录信息中的非法访问记录信息发送给仲裁器，包括：将所述非法访问记录信息缓冲至所述访问记录缓冲器；并将所述非法访问记录信息发送给所述仲裁器。
一种可选实施方式中，所述将所述访问记录信息中的非法访问记录信息发送给仲裁器，包括：基于所述非法访问记录信息中的用户标识，将所述非法访问记录信息缓冲至与所述用户标识匹配的所述访问记录缓冲器；并将所述非法访问记录信息发送给与所述用户标识匹配的所述仲裁器。
一种可选实施方式中，所述将所述目标访问记录信息发送给所述寄存器，包括：将所述目标访问记录信息缓冲至所述访问仲裁缓冲器中；并将所述目标访问记录信息发送给所述寄存器。
一种可选实施方式中，所述将所述目标访问记录信息发送给所述寄存器，包括：将所述目标访问记录信息缓冲至与所述目标访问记录信息中所述用户标识匹配的所述访问仲裁缓冲器；并将所述目标访问记录信息发送给与所述用户标识匹配的所述寄存器。
一种可选实施方式中，所述访问记录信息还包括指示访问合法性的状态位信息；所述将所述目标访问记录信息发送给与所述用户标识匹配的所述寄存器，包括：将所述目标访问记录信息中的所述访问地址发送给与所述用户标识匹配的所述信息寄存器；以及将所述目标访问记录信息中的所述状态位信息发送给与所述用户标识匹配的所述中断寄存器。
一种可选实施方式中，所述方法还包括：响应于与所述用户标识匹配的所述中断寄存器存储所述状态位信息，访问与所述用户标识匹配的所述信息寄存器，读取所述信息寄存器中存储的所述用户标识对应的所述访问地址。
基于相同的构思，本公开实施例还提供了一种访问报告装置，参见图8所示，为本公开实施例提供的访问报告装置的架构示意图，包括生成模块801、发送模块802、确定模块803，具体的：
生成模块801，用于响应通过存储访问接口接收的存储访问命令，生成所述存储访问命令对应的访问记录信息；其中，所述存储访问命令为任一算力单元下发的用于访问存储单元的命令；
发送模块802，用于响应于确定所述访问记录信息中存在非法访问记录信息，将所述访问记录信息中的非法访问记录信息发送给仲裁器；其中，所述访问记录信息包括用户标识和访问地址；非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；
确定模块803，用于从多个所述访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将所述目标访问记录信息发送给所述寄存器。
一种可能的实施方式中，所述装置还包括：提示模块804，用于响应于读取到所述目标访问记录信息，生成用于指示存储单元被非法访问的提示信息。
一种可选实施方式中，所述发送模块802，在将所述访问记录信息中的非法访问记录信息发送给仲裁器时，用于：将所述非法访问记录信息缓冲至所述访问记录缓冲器；并将所述非法访问记录信息发送给所述仲裁器。
一种可选实施方式中，所述发送模块802，在将所述访问记录信息中的非法访问记录信息发送给仲裁器时，用于：基于所述非法访问记录信息中的用户标识，将所述非法访问记录信息缓冲至与所述用户标识匹配的所述访问记录缓冲器；并将所述非法访问记录信息发送给与所述用户标识匹配的所述仲裁器。
一种可选实施方式中，所述确定模块803，在将所述目标访问记录信息发送给所述寄存器时，用于：将所述目标访问记录信息缓冲至所述访问仲裁缓冲器中；并将所述目标访问记录信息发送给所述寄存器。
一种可选实施方式中，所述确定模块803，在将所述目标访问记录信息发送给所述寄存器时，用于：将所述目标访问记录信息缓冲至与所述目标访问记录信息中所述用户标识匹配的所述访问仲裁缓冲器；并将所述目标访问记录信息发送给与所述用户标识匹配的所述寄存器。
一种可选实施方式中，所述访问记录信息还包括指示访问合法性的状态位信息；所述确定模块803，在将所述目标访问记录信息发送给与所述用户标识匹配的所述寄存器时，用于：将所述目标访问记录信息中的所述访问地址发送给与所述用户标识匹配的所述信息寄存器；以及将所述目标访问记录信息中的所述状态位信息发送给与所述用户标识匹配的所述中断寄存器。
一种可选实施方式中，所述装置还包括：访问模块805，用于：响应于与所述用户标识匹配的所述中断寄存器存储所述状态位信息，访问与所述用户标识匹配的所述信息寄存器，读取所述信息寄存器中存储的所述用户标识对应的所述访问地址。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模板可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
基于同一技术构思，本公开实施例还提供了一种芯片，该芯片包括：如上述实施方式所述的访问报告***。比如，该芯片可以为包含上述实施方式所述的访问报告***的AI芯片。
本公开实施例还提供了一种电子设备，该电子设备包括上述实施方式所述的芯片。
此外，本公开实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述方法实施例中所述的访问报告方法的步骤。其中，该存储介质可以是易失性或非易失的计算机可读取存储介质。
本公开实施例还提供一种计算机程序产品，该计算机程序产品承载有程序代码，所述程序代码包括的指令可用于执行上述方法实施例中所述的访问报告方法的步骤，具体可参见上述方法实施例，在此不再赘述。
其中，上述计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本公开所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种访问报告***，其特征在于，包括：多个访问判断单元、多个访问记录缓冲器、多个仲裁器、访问仲裁缓冲器、寄存器和中央处理器；所述访问记录缓冲器分别与所述仲裁器和所述访问判断单元相连；所述访问仲裁缓冲器分别与所述仲裁器和所述寄存器相连；所述中央处理器与所述寄存器相连；所述寄存器包括中断寄存器和信息寄存器；每个所述仲裁器与用户标识匹配；
所述访问判断单元，用于响应通过存储访问接口接收的存储访问命令，生成所述存储访问命令对应的访问记录信息；所述存储访问命令为任一算力单元下发的用于访问存储单元的命令；以及，响应于确定所述访问记录信息中存在非法访问记录信息，将所述访问记录信息中的非法访问记录信息缓冲至所述访问记录缓冲器；其中，所述访问记录信息包括用户标识和访问地址；非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；所述访问记录信息还包括指示访问合法性的状态位信息；
所述访问记录缓冲器，用于将所述非法访问记录信息发送给与所述用户标识匹配的所述仲裁器；
与所述用户标识匹配的所述仲裁器，用于从所述访问记录缓冲器发送的非法访问记录信息中，确定目标访问记录信息；并将所述目标访问记录信息发送给所述访问仲裁缓冲器；
所述访问仲裁缓冲器，用于将所述目标访问记录信息中的所述访问地址发送给与所述用户标识匹配的所述信息寄存器；以及将所述目标访问记录信息中的所述状态位信息发送给与所述用户标识匹配的所述中断寄存器；
所述中央处理器，用于响应于与所述用户标识匹配的所述中断寄存器存储所述状态位信息，访问与所述用户标识匹配的所述信息寄存器，读取所述信息寄存器中存储的所述用户标识对应的所述访问地址。
2.根据权利要求1所述的***，其特征在于，所述访问记录缓冲器与所述访问判断单元一一对应；
所述访问判断单元，还用于将所述非法访问记录信息缓冲至所述访问记录缓冲器；
所述访问记录缓冲器，用于将所述非法访问记录信息发送给所述仲裁器。
3.根据权利要求1所述的***，其特征在于，每个所述访问判断单元对应多个访问记录缓冲器，每个所述访问记录缓冲器与用户标识匹配；
所述访问判断单元，还用于基于所述非法访问记录信息中的用户标识，将所述非法访问记录信息缓冲至与所述用户标识匹配的所述访问记录缓冲器；
所述访问记录缓冲器，用于将所述非法访问记录信息发送给与所述用户标识匹配的所述仲裁器。
4.根据权利要求1~3任一所述的***，其特征在于，所述仲裁器，还用于将所述目标访问记录信息缓冲至所述访问仲裁缓冲器；
所述访问仲裁缓冲器，用于将所述目标访问记录信息发送给所述寄存器。
5.根据权利要求4所述的***，其特征在于，所述访问仲裁缓冲器和所述寄存器的数量为多个；且每个所述访问仲裁缓冲器与用户标识匹配，以及每个所述寄存器与用户标识匹配；
所述仲裁器，还用于将所述目标访问记录信息缓冲至与所述目标访问记录信息中所述用户标识匹配的所述访问仲裁缓冲器；
所述访问仲裁缓冲器，用于将所述目标访问记录信息发送给与所述用户标识匹配的所述寄存器。
6.一种访问报告方法，其特征在于，利用权利要求1-5任一所述的访问报告***，执行访问报告的方法。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
响应于读取到所述目标访问记录信息，生成用于指示存储单元被非法访问的提示信息。
8.一种访问报告装置，其特征在于，应用于权利要求1-5任一所述的访问报告***。
9.一种芯片，其特征在于，包括：如权利要求1-5任一项所述的***。
10.一种电子设备，其特征在于，包括：如权利要求9所述的芯片。
CN202111441209.8A 2021-11-30 2021-11-30 访问报告***、方法、装置、芯片及电子设备 Active CN114090479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111441209.8A CN114090479B (zh) 2021-11-30 2021-11-30 访问报告***、方法、装置、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111441209.8A CN114090479B (zh) 2021-11-30 2021-11-30 访问报告***、方法、装置、芯片及电子设备

Publications (2)

Publication Number Publication Date
CN114090479A CN114090479A (zh) 2022-02-25
CN114090479B true CN114090479B (zh) 2023-12-15

Family

ID=80305855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111441209.8A Active CN114090479B (zh) 2021-11-30 2021-11-30 访问报告***、方法、装置、芯片及电子设备

Country Status (1)

Country Link
CN (1) CN114090479B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115438364B (zh) * 2022-11-07 2023-03-24 南京芯驰半导体科技有限公司 通用输入输出接口的访问方法、***芯片及车载设备
CN116719479B (zh) * 2023-07-03 2024-02-20 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备
CN116737083B (zh) * 2023-07-03 2024-04-23 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备
CN116661703B (zh) * 2023-07-03 2024-02-20 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502926A (zh) * 2016-09-26 2017-03-15 华为技术有限公司 一种内存监控方法、内存访问控制器及SoC***
CN108509791A (zh) * 2018-02-09 2018-09-07 清华大学 检测处理器的方法、检测装置以及检测***
CN111600872A (zh) * 2020-05-13 2020-08-28 中国人民解放军国防科技大学 一种访存合法性检查控制器，芯片及设备
CN111698228A (zh) * 2020-05-28 2020-09-22 中国平安财产保险股份有限公司 ***访问权限授予方法、装置、服务器及存储介质
CN112100090A (zh) * 2020-09-16 2020-12-18 浪潮(北京)电子信息产业有限公司 数据访问请求处理方法、装置、介质及内存映射控制器
CN112100097A (zh) * 2020-11-17 2020-12-18 杭州长川科技股份有限公司 多测试通道优先级自适应仲裁方法和存储器访问控制器
CN112231254A (zh) * 2020-09-22 2021-01-15 深圳云天励飞技术股份有限公司 存储器仲裁方法及存储器控制器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502926A (zh) * 2016-09-26 2017-03-15 华为技术有限公司 一种内存监控方法、内存访问控制器及SoC***
CN108509791A (zh) * 2018-02-09 2018-09-07 清华大学 检测处理器的方法、检测装置以及检测***
CN111600872A (zh) * 2020-05-13 2020-08-28 中国人民解放军国防科技大学 一种访存合法性检查控制器，芯片及设备
CN111698228A (zh) * 2020-05-28 2020-09-22 中国平安财产保险股份有限公司 ***访问权限授予方法、装置、服务器及存储介质
CN112100090A (zh) * 2020-09-16 2020-12-18 浪潮(北京)电子信息产业有限公司 数据访问请求处理方法、装置、介质及内存映射控制器
CN112231254A (zh) * 2020-09-22 2021-01-15 深圳云天励飞技术股份有限公司 存储器仲裁方法及存储器控制器
CN112100097A (zh) * 2020-11-17 2020-12-18 杭州长川科技股份有限公司 多测试通道优先级自适应仲裁方法和存储器访问控制器

Also Published As

Publication number Publication date
CN114090479A (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
CN114090479B (zh) 访问报告***、方法、装置、芯片及电子设备
US7415571B1 (en) Disk drive and method for using a mailbox file associated with a disk storage medium for performing a function characterized by contents of the mailbox file
US9740639B2 (en) Map-based rapid data encryption policy compliance
CN102255888B (zh) 从远程服务器对数据存储设备进行安全扫描的方法和装置
US9026571B2 (en) Random number generation failure detection and entropy estimation
US8127150B2 (en) Data security
US6687835B1 (en) Command authorization method
EP2751735B1 (en) Encrypted chunk-based rapid data encryption policy compliance
CN101449275A (zh) 用于存储装置的安全访问控制的***、方法和计算机程序产品
CN103164523A (zh) 数据一致性检查方法、装置及***
US11568092B2 (en) Method of dynamically configuring FPGA and network security device
US10339333B2 (en) Method and apparatus for controlling application to access memory
CN101685381A (zh) 固态大容量存储装置的数据串流
CN102473098A (zh) 用于虚拟机的熵池
CN105308580A (zh) 基于硬件故障分配数据
US11456855B2 (en) Obfuscating data at-transit
CN110851535B (zh) 基于区块链的数据处理方法、装置、存储介质及终端
US9514040B2 (en) Memory storage device and memory controller and access method thereof
US20140173280A1 (en) Device authentication
CN109791593A (zh) 基于配置数据修改对服务的访问
CN111628996A (zh) 一种基于物联网的电子数据通信方法及***
CN106708445A (zh) 链路选择方法及装置
CN109753225B (zh) 一种数据存储方法及设备
CN101241478B (zh) 数据传送方法
CN106940684B (zh) 一种按比特写数据的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant