CN114050139A - 双基岛双散热片双驱动芯片sop封装结构及其引脚框架 - Google Patents

双基岛双散热片双驱动芯片sop封装结构及其引脚框架 Download PDF

Info

Publication number
CN114050139A
CN114050139A CN202111255540.0A CN202111255540A CN114050139A CN 114050139 A CN114050139 A CN 114050139A CN 202111255540 A CN202111255540 A CN 202111255540A CN 114050139 A CN114050139 A CN 114050139A
Authority
CN
China
Prior art keywords
island
base
base island
dual
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111255540.0A
Other languages
English (en)
Inventor
曾文杰
陈勇
汪婷
程浪
蔡择贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Chippacking Technology Co ltd
Original Assignee
Guangdong Chippacking Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Chippacking Technology Co ltd filed Critical Guangdong Chippacking Technology Co ltd
Priority to CN202111255540.0A priority Critical patent/CN114050139A/zh
Publication of CN114050139A publication Critical patent/CN114050139A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了一种双基岛双散热片双驱动芯片SOP封装结构及其引脚框架，引脚框架包括相邻间隔排列的第一基岛和第二基岛，所述第一基岛和第二基岛都包括散热片，所述第一基岛和第二基岛在除两者相邻位置外分别在边缘均匀间隔设置三个以上与散热片形成截面为“之”字形的支撑杆。SOP封装结构包括将两个驱动芯片分别安装在上述的双基岛双散热片双驱动芯片SOP封装引脚框架的第一基岛和第二基岛上，采用塑封材料封装为一体。本发明的双基岛的支撑杆平均分布，避免了模具合模时散热片单边或者单角发生内缩溢胶，双基岛部位面积足够让其各自都含有散热片，可以用驱动芯片代替MOS芯片，提高了SOP封装产品的性能上限与适用范围，实现了SOP封装产品的突破。

Description

双基岛双散热片双驱动芯片SOP封装结构及其引脚框架
技术领域
本发明涉及SOP封装技术领域，特别涉及一种双基岛双散热片双驱动芯片SOP封装结构及其引脚框架。
背景技术
SOP(Small Out-Line Package小外形封装)是一种很常见的元器件形式。表面贴装型封装之一，如图10-12所示，现有的SOP封装的引脚框架1有一个MOS芯片安装位置18和第一基岛11，其中第一基岛11用于安装驱动芯片，即只有单一的驱动芯片，引脚14从封装两侧引出呈海鸥翼状(L字形)，SOP封装材料有塑料和陶瓷两种。SOP减少了各功能部件之间的连接，使得由于连接之间的各种损耗、干扰降低到最小，同时综合利用了微电子、固体电子等多项工艺技术，充分发挥了各种工艺的优势。从而提高了***的综合性能。体积小、重量轻、封装密度大。由于采用体积结构，封装内的元器件可嵌人可集成或叠装，向3D方向发展，充分利用了空间，***体积和重量均大大缩小，有效地提高了封装的密度。生产成本低、市场投放周期短。各功能模块可预先分别设计，并可大量采用现有的通用集成芯片和模块，有效地降低了成本、设计周期变短，投放市场较快。
但是，半导体封装行业一直缺少一种双基岛双散热片双驱动芯片的SOP封装类型(型号)，这减少了SOP(SOP-7/8/14/16L等)这类大需求量元件的适用范围与功能扩展，对于SOP封装来说缺少了一种重要分支类型。问题在于现有结构设计有2个技术难点未解决，导致不能实现双基岛+双散热片结构框架：
1、因为SOP封装需要打凹下沉的幅度大，不能保证支撑杆四周平均分布，导致溢胶，产品报废。
2、因为业内SOP封装打凹角度最大60°，且双散热片间距需足够大，以避免SMT连锡风险，这导致底部散热片面积较小，所以目前没有人尝试在SOP封装上实现双基岛+双散热片类型。
发明内容
为了解决上述技术问题，本发明提供了一种双基岛双散热片双驱动芯片SOP封装引脚框架，包括相邻间隔排列的第一基岛和第二基岛，所述第一基岛和第二基岛都包括散热片，所述第一基岛和第二基岛在除两者相邻位置外分别在边缘均匀间隔设置三个以上与散热片形成截面为“之”字形的支撑杆。
可选的，所述第一基岛和第二基岛处的散热片边缘设有台阶式锁模结构。
可选的，所述第一基岛和第二基岛相邻间隔的距离不小于0.6mm。
可选的，所述第一基岛和第二基岛都呈方形且两者有一条边相邻，两者的另外三条边都至少设有一个支撑杆。
可选的，所述第一基岛和第二基岛的引脚与支撑杆交替间隔布置。
可选的，所述第一基岛和第二基岛通过打凹成型，且打凹角度不超过60°。
本发明还提供了一种双基岛双散热片双驱动芯片SOP封装结构，将两个驱动芯片分别安装在上述的双基岛双散热片双驱动芯片SOP封装引脚框架的第一基岛和第二基岛上，采用塑封材料封装为一体。
可选的，所述散热片外露在封装后的表面；所述驱动芯片与引脚电连接。
可选的，所述驱动芯片采用装片胶贴装在第一基岛和第二基岛上，包括：
在第一基岛和第二基岛处点上装片胶，将驱动芯片贴在装片胶上，按设定温度曲线进行烘烤。
可选的，所述封装方式如下：
在将两个驱动芯片分别安装在引脚框架的第一基岛和第二基岛的上端面后，将引脚框架放置于下模中，且使得散热片背离驱动芯片的下端面贴合在下模的框底；
将上模盖在下模的上端，在上模与下模中间形成封装空间，装空间包裹着第一基岛和第二基岛以及两个驱动芯片；
向封装空间内注入被加热形成软胶状的塑封材料，冷却成型后从上模与下模中取出，完成封装。
本发明的双基岛双散热片双驱动芯片SOP封装结构及其引脚框架，实现了半导体封装行业没有双基岛+双散热片的SOP封装产品的突破；本发明的SOP封装引脚框架可以让SOP封装打凹角度的选择尽可能接近上限值，使得第一基岛和第二基岛部位面积足够让其各自都含有散热片，实现了两个基岛都有良好的散热性；都可以装配比MOS芯片性能更好、功率更大的驱动芯片，都可以适用装配发热量更高的驱动芯片的散热需求，极大的提高了SOP封装产品的性能上限与适用范围。SOP双基岛加双散热片引脚框架结构设计合理，未增加引脚框架厂加工难度；双基岛整***置居中布置、支撑杆平均分布，支撑力均衡，避免了模具合模时散热片单边或者单角发生内缩，保证不溢胶，装片、焊线及塑封作业性良好；双基岛边缘可以设有台阶式锁模结构(MOLD LOCK)，可以保证气密性良好，实用性、可靠性强；双基岛边距不小于0.60mm，SMT安全距离足够，可避免连锡短路风险。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种双基岛双散热片双驱动芯片SOP封装引脚框架平面示意图；
图2为本发明双基岛双散热片双驱动芯片SOP封装引脚框架图1实施例的A-A截面示意图；
图3为本发明双基岛双散热片双驱动芯片SOP封装引脚框架图1实施例的B-B截面示意图；
图4为本发明双基岛双散热片双驱动芯片SOP封装引脚框架图1实施例的C-C截面示意图；
图5为本发明双基岛双散热片双驱动芯片SOP封装引脚框架图1实施例的D部位截面示意图；
图6为本发明双基岛双散热片双驱动芯片SOP封装结构实施例俯视图；
图7为本发明双基岛双散热片双驱动芯片SOP封装结构图6实施例的侧图；
图8为本发明双基岛双散热片双驱动芯片SOP封装结构图6实施例的仰视图；
图9为本发明双基岛双散热片双驱动芯片SOP封装引脚框架的实施例二平面示意图；
图10为现有技术的单基岛单散热片单驱动芯片SOP封装引脚框架平面示意图；
图11为现有技术的单基岛单散热片单驱动芯片SOP封装引脚框架图10实施例的A’-A’、B’-B’和C’-C’截面示意图；
图12为现有技术的单基岛单散热片单驱动芯片SOP封装结构仰视图。
图中：1-引脚框架，11-第一基岛，12-第二基岛，13-支撑杆，14-引脚，15-散热片，16-台阶式锁模结构，17-打凹角度，18-MOS芯片安装位置，2-塑封材料。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如图1-9所示，本发明实施例提供了一种双基岛双散热片双驱动芯片SOP封装引脚框架，所述引脚框架1包括相邻间隔排列的第一基岛11和第二基岛12，所述第一基岛11和第二基岛12都包括散热片15，所述第一基岛11和第二基岛12在除两者相邻位置外分别在边缘均匀间隔设置三个以上与散热片15形成截面为“之”字形的支撑杆13。
上述技术方案的工作原理和有益效果为：本方案的双基岛(第一基岛和第二基岛)整***置居中布置，支撑杆平均分布，支撑力均衡，避免了模具合模时散热片单边或者单角发生内缩，保证不溢胶，装片、焊线及塑封作业性良好；SOP封装引脚框架可以让SOP封装打凹角度的选择尽可能接近上限值，使得第一基岛和第二基岛部位面积足够让其各自都含有散热片，还可以保证双基岛边距不小于0.60mm，SMT安全距离足够，可避免连锡短路风险；实现了两个基岛都有良好的散热性；都可以适用装配发热量更高的驱动芯片的散热需求，可以装配比MOS芯片性能更好、功率更大的驱动芯片，驱动芯片不但具有MOS芯片的全部功能，而且在此之外还具备其他更多功能，极大的提高了SOP封装产品的性能上限与适用范围；SOP双基岛加双散热片引脚框架结构设计合理，未增加引脚框架厂加工难度，从而实现了半导体封装行业没有双基岛+双散热片的SOP封装产品的突破。
在一个实施例中，如图1、4、5和9所示，所述第一基岛11和第二基岛12处的散热片15边缘设有台阶式锁模结构16。
上述技术方案的工作原理和有益效果为：本方案的双基岛(第一基岛和第二基岛)处的散热片边缘都设有台阶式锁模结构(MOLD LOCK)，在合模时，能够进一步避免模具合模时散热片单边或者单角发生内缩，保证不溢胶，装片、焊线及塑封作业性良好；可以保证气密性良好，实用性、可靠性强。
在一个实施例中，如图1、4和9所示，所述第一基岛11和第二基岛12相邻间隔的距离不小于0.6mm。
上述技术方案的工作原理和有益效果为：本方案由于双基岛(第一基岛和第二基岛)整***置居中布置、支撑杆平均分布，支撑力均衡，使得SOP封装引脚框架可以让SOP封装打凹角度的选择尽可能接近上限值，保障第一基岛和第二基岛部位的面积，从而可以保证双基岛边距不小于0.60mm，让SMT具有足够的安全距离，可避免连锡短路风险。
在一个实施例中，如图1和9所示，所述第一基岛11和第二基岛12都呈方形且两者有一条边相邻，两者的另外三条边都至少设有一个支撑杆13。
上述技术方案的工作原理和有益效果为：本方案中的双基岛(第一基岛和第二基岛)采用方形，两者相邻且整***置居中布置，支撑杆分别设置在非相邻边，且整体平均分布，使得支撑力均衡，因此，SOP封装引脚框架的SOP封装打凹角度能够尽可能选择接近上限值，使得第一基岛和第二基岛部位的总体面积尽可能大，让双基岛有空间分别散热片，保障发热量较大的双驱动芯片的散热。
在一个实施例中，如图1和9所示，所述第一基岛11和第二基岛12的引脚14与支撑杆13交替间隔布置。
上述技术方案的工作原理和有益效果为：本方案中的双基岛(第一基岛和第二基岛)的引脚与支撑杆交替间隔布置，降低了引脚对支撑杆布置的干扰，使得支撑杆能够在整体平均分布，使得支撑力均衡，因此，SOP封装引脚框架的SOP封装打凹角度能够尽可能选择接近上限值，使得第一基岛和第二基岛部位的总体面积尽可能大，让双基岛有空间分别散热片，保障发热量较大的双驱动芯片的散热。
在一个实施例中，所述第一基岛11和第二基岛12通过打凹成型，如图3所示，打凹角度17不超过60°；可以在45°-60°之间进行选择，例如可以采用50°、55°或者60°的打凹角度。
上述技术方案的工作原理和有益效果为：本方案中的双基岛(第一基岛和第二基岛)提供了SOP封装引脚框架的SOP封装打凹角度的范围，实际选择时，可以尽可能选择接近上限值60°，使得第一基岛和第二基岛部位的总体面积尽可能大，让双基岛有空间分别散热片，保障发热量较大的双驱动芯片的散热。
如图6-8所示，本发明实施例提供了一种双基岛双散热片双驱动芯片SOP封装结构，将两个驱动芯片(图中未示出)分别安装在上述引脚框架的第一基岛11和第二基岛12上，采用塑封材料2封装为一体。
上述技术方案的工作原理和有益效果为：本方案的SOP封装结构，采用了上述引脚框架，其双基岛整***置居中布置，支撑杆平均分布，支撑力均衡，避免了模具合模时散热片单边或者单角发生内缩，保证不溢胶，装片、焊线及塑封作业性良好；SOP封装引脚框架可以让SOP封装打凹角度的选择尽可能接近上限值，使得第一基岛和第二基岛部位面积足够让其各自都含有散热片，实现了两个基岛都有良好的散热性；都可以适用装配发热量更高的驱动芯片的散热需求，可以装配比MOS芯片性能更好、功率更大的驱动芯片，极大的提高了SOP封装产品的性能上限与适用范围；SOP双基岛加双散热片引脚框架结构设计合理，未增加引脚框架厂加工难度，从而实现了半导体封装行业没有双基岛+双散热片的SOP封装产品的突破。
在一个实施例中，如图8所示，所述散热片15外露在封装后的表面；所述驱动芯片与引脚14电连接。
上述技术方案的工作原理和有益效果为：本方案的双基岛(第一基岛和第二基岛)各自都设有散热片，且散热片外露在封装后的表面，实现了两个基岛都有良好的散热性；都可以适用装配发热量更高的驱动芯片的散热需求，可以装配比MOS芯片性能更好、功率更大的驱动芯片，驱动芯片不但具有MOS芯片的全部功能，而且在此之外还具备其他更多功能，极大的提高了SOP封装产品的性能上限与适用范围；驱动芯片与引脚电连接，保障信号顺利传输，可以实现驱动芯片的使用功能。
在一个实施例中，所述驱动芯片采用装片胶贴装在第一基岛11和第二基岛12上，包括：
在第一基岛11和第二基岛12处点上装片胶，将驱动芯片贴在装片胶上，按设定温度曲线进行烘烤。
上述技术方案的工作原理和有益效果为：本方案驱动芯片都采用装片胶贴装在基板上；装片胶可选择采用膨胀系数与引脚框架基本一致的种类，由于装片胶在烘烤后仍具备一定弹性，能吸收一定的应力变化，可以避免给产品性能带来不利影响；装片后进行烘烤，烘烤采用设定温度曲线进行温度控制，能够提高工艺温度控制精度，有利于保障产品质量，实现产品性能的一致性。
在一个实施例中，所述封装方式如下：
在将两个驱动芯片分别安装在引脚框架1的第一基岛11和第二基岛12的上端面后，将引脚框架1放置于下模中，且使得散热片15背离驱动芯片的下端面贴合在下模的框底；
将上模盖在下模的上端，在上模与下模中间形成封装空间，装空间包裹着第一基岛11和第二基岛12以及两个驱动芯片；
向封装空间内注入被加热形成软胶状的塑封材料2，冷却成型后从上模与下模中取出，完成封装。
上述技术方案的工作原理和有益效果为：本方案对SOP封装采用上模与下模配合，形成相应的封装空间，第一基岛和第二基岛以及两个驱动芯片置于封装空间内，使得封装时引脚框架变形小，封装后的尺寸精度高；通过向封装空间内注入被加热形成软胶状的塑封材料，在冷却成型后取出，能够较好地固化封装产品的形状与尺寸，保障封装产品的一致性，提高良品率。
在一个实施例中，所述驱动芯片贴装时，按设定温度曲线进行烘烤的温度控制方式如下：
建立设定温度曲线的模拟函数T＝f(t)，且模拟函数在温度控制时段内有导，采用以下公式计算传输热量：
Figure BDA0003323993770000081
上式中，Qtj表示第j个计时时刻的传输热量；T表示在温度控制时段内的温度值；t表示在温度控制时段内的计时时刻，tj表示在温度控制时段内的第j个计时时刻；tj+1表示在温度控制时段内的第j+1个计时时刻；n表示温度控制空间内物质的数量；Ci表示温度控制空间中存在的第i种物质的比热；Mi表示温度控制空间中存在的第i种物质的质量；f′(tj+1)表示设定温度曲线的表达函数在第j+1个计时时刻的导数；
根据上述计算结果对温度控制空间内进行热量传输，若计算结果为正值，则向温度控制空间内提供传输热量进行加热；若计算结果为负值，则向温度从控制空间内将传输热量吸走进行冷却。
上述技术方案的工作原理和有益效果为：本方案在驱动芯片贴装工艺中的温度根据上述方式进行控制，先依据设定温度曲线，建立相应的模拟函数，并进行优化调整使得该模拟函数在温度控制时段内可导，再以上述公式计算传输热量，根据传输热量对温度控制空间内进行温度调节；其中，上述公式引入了设定温度曲线的模拟函数的导数，且取下一个计时时刻(即第j+1个计时时刻)的导数值，进行当前计时时刻(即第j个计时时刻)所需要的传输热量计算，由于下一个计时时刻的导数值(即温度曲线上该计时时刻点的切线斜率)能够更好地反映温度变化趋势预测，因此可以精准控制热量传输量，实现温度的精确控制，避免工艺温度控制不准确导致产品质量问题，还可以避免浪费，实现节能。
在一个实施例中，所述支撑杆的截面最小尺寸符合以下公式：
Figure BDA0003323993770000082
上式中，Dmin表示支撑杆的截面最小尺寸，支撑杆的截面若为圆形则为截面最小尺寸为圆形的直径，支撑杆的截面若方形则为截面最小尺寸为方形最短边的边长；γ表示支撑杆的热胀系数；L表示SOP封装的打凹深度；θ表示SOP封装的打凹角度；Δt表示在焊接或者受热时支撑杆的温升，根据工艺确定；δ表示支撑杆允许的最大变形量，设计时根据需要选择确定。
上述技术方案的工作原理和有益效果为：本方案通过公式量化支撑杆的截面尺寸与打凹深度的关系，以保障支撑杆的强度，使得支撑杆在经过工艺中温度变化时能够保持原来形状，防止由于支撑杆的变形影响电连接的可靠性及产品的质量，支撑杆一般采用方形截面形式；上述公式充分考虑了制造工艺中在焊接或者其他工序上可能对支撑杆温度带来的变化，以及支撑杆材料的温度特性情况，从而提高工艺精度，保障产品品质的一致性。
本发明的双基岛及双散热片封装结构及其引脚框架对于SOP封装类型具有突破性意义：填补了SOP封装的双驱动芯片类型空缺；使SOP封装可以实现更高性能与更高功率的产品需求；新设计引脚框架设计合理，作业性良好，实用性、可靠性强。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种双基岛双散热片双驱动芯片SOP封装引脚框架，其特征在于，包括相邻间隔排列的第一基岛和第二基岛，所述第一基岛和第二基岛都包括散热片，所述第一基岛和第二基岛在除两者相邻位置外分别在边缘均匀间隔设置三个以上与散热片形成截面为“之”字形的支撑杆。
2.根据权利要求1所述的双基岛双散热片双驱动芯片SOP封装引脚框架，其特征在于，所述第一基岛和第二基岛处的散热片边缘设有台阶式锁模结构。
3.根据权利要求1所述的双基岛双散热片双驱动芯片SOP封装引脚框架，其特征在于，所述第一基岛和第二基岛相邻间隔的距离不小于0.6mm。
4.根据权利要求1所述的双基岛双散热片双驱动芯片SOP封装引脚框架，其特征在于，所述第一基岛和第二基岛都呈方形且两者有一条边相邻，两者的另外三条边都至少设有一个支撑杆。
5.根据权利要求1所述的双基岛双散热片双驱动芯片SOP封装引脚框架，其特征在于，所述第一基岛和第二基岛的引脚与支撑杆交替间隔布置。
6.根据权利要求1所述的双基岛双散热片双驱动芯片SOP封装引脚框架，其特征在于，所述第一基岛和第二基岛通过打凹成型，且打凹角度不超过60°。
7.一种双基岛双散热片双驱动芯片SOP封装结构，其特征在于，将两个驱动芯片分别安装在权利要求1所述的双基岛双散热片双驱动芯片SOP封装引脚框架的第一基岛和第二基岛上，采用塑封材料封装为一体。
8.根据权利要求7所述的双基岛双散热片双驱动芯片SOP封装结构，其特征在于，所述散热片外露在封装后的表面；所述驱动芯片与引脚电连接。
9.根据权利要求7所述的双基岛双散热片双驱动芯片SOP封装结构，其特征在于，所述驱动芯片采用装片胶贴装在第一基岛和第二基岛上，包括：
在第一基岛和第二基岛处点上装片胶，将驱动芯片贴在装片胶上，按设定温度曲线进行烘烤。
10.根据权利要求7所述的双基岛双散热片双驱动芯片SOP封装结构，其特征在于，所述封装方式如下：
在将两个驱动芯片分别安装在引脚框架的第一基岛和第二基岛的上端面后，将引脚框架放置于下模中，且使得散热片背离驱动芯片的下端面贴合在下模的框底；
将上模盖在下模的上端，在上模与下模中间形成封装空间，装空间包裹着第一基岛和第二基岛以及两个驱动芯片；
向封装空间内注入被加热形成软胶状的塑封材料，冷却成型后从上模与下模中取出，完成封装。
CN202111255540.0A 2021-10-27 2021-10-27 双基岛双散热片双驱动芯片sop封装结构及其引脚框架 Pending CN114050139A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111255540.0A CN114050139A (zh) 2021-10-27 2021-10-27 双基岛双散热片双驱动芯片sop封装结构及其引脚框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111255540.0A CN114050139A (zh) 2021-10-27 2021-10-27 双基岛双散热片双驱动芯片sop封装结构及其引脚框架

Publications (1)

Publication Number Publication Date
CN114050139A true CN114050139A (zh) 2022-02-15

Family

ID=80206383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111255540.0A Pending CN114050139A (zh) 2021-10-27 2021-10-27 双基岛双散热片双驱动芯片sop封装结构及其引脚框架

Country Status (1)

Country Link
CN (1) CN114050139A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613131A (zh) * 2023-06-02 2023-08-18 上海类比半导体技术有限公司 集成电路封装框架

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116613131A (zh) * 2023-06-02 2023-08-18 上海类比半导体技术有限公司 集成电路封装框架

Similar Documents

Publication Publication Date Title
EP2284913B1 (en) Manufacturing method of light emitting diode
KR100396130B1 (ko) 반도체 장치
EP3511147B1 (en) Method for manufacturing package, method for manufacturing light emitting device, package and light emitting device
JPH1174296A (ja) 半導体パッケージを製作する方法
CN102544340B (zh) Led封装结构以及制造它使用的引线框架
CN101375389B (zh) 用于电路管芯的高热性能封装
CN103107142A (zh) 具有盖结构的半导体器件及其制造方法
CN105269758B (zh) 半导体封装模具、封装结构及封装方法
CN109849278A (zh) 利用模具改善智能功率半导体模块产品翘曲的方法
KR102522168B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
CN108417699A (zh) Led光源的塑封模具
CN103187409A (zh) 基于引线框架的led阵列封装光源模块
CN201741711U (zh) 成型led集成结构的定位或成型透镜的塑胶件的注塑模
CN114050139A (zh) 双基岛双散热片双驱动芯片sop封装结构及其引脚框架
EP3300127B1 (en) Process method using thermoplastic resin photoconverter to bond-package led by rolling
JP5658108B2 (ja) 反射体付基板の製造方法及び製造装置
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN208336268U (zh) Led光源的塑封模具
CN110828432A (zh) 功率半导体模块
JP2018525815A (ja) 不定形有機シリコン樹脂光変換体でｌｅｄを貼り合せてパッケージするプロセス方法
JP2018525815A5 (zh)
JP2018530901A (ja) 不定形有機シリコン樹脂光変換体でｌｅｄを貼り合せてパッケージする設備システム
CN210148600U (zh) 改善智能功率半导体模块产品翘曲用模具
CN213617955U (zh) 智能功率模块的模封模具下模、模封模具及智能功率模块
CN208111424U (zh) 芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination