CN114048160A - 链路均衡调节***及链路均衡调节方法 - Google Patents
链路均衡调节***及链路均衡调节方法 Download PDFInfo
- Publication number
- CN114048160A CN114048160A CN202111312782.9A CN202111312782A CN114048160A CN 114048160 A CN114048160 A CN 114048160A CN 202111312782 A CN202111312782 A CN 202111312782A CN 114048160 A CN114048160 A CN 114048160A
- Authority
- CN
- China
- Prior art keywords
- microprocessor
- signal
- parameter
- register
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000005259 measurement Methods 0.000 claims abstract description 101
- 230000008569 process Effects 0.000 claims abstract description 23
- 230000000977 initiatory effect Effects 0.000 claims abstract description 9
- 230000001105 regulatory effect Effects 0.000 claims abstract 7
- 238000007781 pre-processing Methods 0.000 claims description 27
- 230000003750 conditioning effect Effects 0.000 claims description 23
- 238000012549 training Methods 0.000 claims description 13
- 238000012360 testing method Methods 0.000 claims description 6
- 238000011156 evaluation Methods 0.000 claims description 5
- 230000008054 signal transmission Effects 0.000 claims description 5
- 238000012372 quality testing Methods 0.000 claims 1
- 230000001276 controlling effect Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 238000013515 script Methods 0.000 description 3
- 101000767160 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Intracellular protein transport protein USO1 Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003936 working memory Effects 0.000 description 2
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 1
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Information Transfer Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一种链路均衡调节方法，包含：通过一连接端口通过一中断信号发起一均衡调节流程；通过一微处理器取得由一寄存器取得一外部装置的一调节参数，并将调节参数传送到连接端口；通过微处理器发起一测量信号，测量信号用于促使连接端口测量外部装置套用调节参数后的一信号质量；以及通过微处理器控制连接端口计算出一信号测量结果，并分析信号测量结果；微处理器判断信号测量结果是否符合一标准，当微处理器判断信号测量结果符合标准，则清除中断信号，并在寄存器中标识均衡调节流程完成。
Description
技术领域
本发明是关于一种链路调节的机制，特别是关于一种链路均衡调节***及链路均衡调节方法。
背景技术
一般而言，在高速串行应用中，传统上是通过连接端口与外部装置连接，才能将外部装置信号导入，外部装置例如为显示适配器，进而产生画面。随着外部装置的规格越来越高阶，需要传送的数据越来越大，画面质量也越来越细致，在外部装置信号的传输上，需要较佳的信号质量。
因此，如何在高速串行应用中，达到对链路均衡调节优化信道的信号质量，以保证数据传输的正确性，已成为本领域需解决的问题之一。
发明内容
根据本公开文件的一实施方式提出一种链路均衡调节***，链路均衡调节***包含一连接端口以及一微处理器。连接端口用于通过一中断信号发起一均衡调节流程。微处理器取得由一寄存器取得一外部装置的一调节参数，并将该调节参数传送到该连接端口。其中，该微处理器发起一测量信号，该测量信号用于促使该连接端口测量该外部装置套用该调节参数后的一信号质量。其中，该微处理器判断是否需要促使该连接端口进行一预处理；当该微处理器判断需要促使该连接端口进行该预处理，则该连接端口进行该预处理，并产生一预处理数据；该连接端口将该预处理数据传送到该寄存器；该微处理器读取该寄存器中的该预处理数据或该信号质量，并根据该预处理数据或该信号质量分析该信号测量结果；该微处理器判断该信号测量结果是否符合一标准，当该微处理器判断该信号测量结果符合该标准，则清除该中断信号，并在该寄存器中标识该均衡调节流程完成。
在一实施例中，该调节参数储存在该寄存器中。
在一实施例中，该微处理器将该调节参数传送到该连接端口的一物理层中，该物理层通过一训练序列，将该调节参数传送到该外部装置。
在一实施例中，该微处理器发起该测量信号，该测量信号用于促使该连接端口中的一逻辑物理层控制一电气物理层测量该外部装置套用该调节参数后的该信号质量。
在一实施例中，当该微处理器判断不需要促使该连接端口进行该预处理，则该连接端口直接将该信号质量传送到该寄存器；该微处理器读取该寄存器中的该信号质量，将该信号质量视为一信号测量结果，并分析该信号测量结果。
在一实施例中，当该微处理器判断该信号测量结果不符合该标准，则产生一新的调节参数。
在一实施例中，当该外部装置接收到该调节参数后，该外部装置评估该调节参数，当该外部装置评估该调节参数不适用时，该外部装置发出一拒绝信号到该连接端口中的一逻辑物理层。
在一实施例中，当该逻辑物理层接收到该拒绝信号时，该逻辑物理层将一拒绝标识写入该寄存器，该微处理器读取该寄存器以得知该外部装置评估该调节参数不适用。
在一实施例中，连接端口将该调节参数传送到该外部装置，该微处理器设置一测量参数，该测量参数用于测量该外部装置套用该调节参数后的该信号质量，该测量参数包含一信号测量的目标信道(lane)、每条信道的一信号传送评估时间或一信号质量测试参数。
在一实施例中，当该微处理器设置完该测量参数，该微处理器在该寄存器中写入一测量参数设置完成的标识，该连接端口的该逻辑物理层检测到该寄存器中包含该测量参数设置完成的标识后，该逻辑物理层控制一电气物理层根据该测量参数进行信号测量。
根据本公开文件的另一实施方式提出一种链路均衡调节方法，包含：通过一连接端口通过一中断信号发起一均衡调节流程；通过一微处理器取得由一寄存器取得一外部装置的一调节参数，并将该调节参数传送到该连接端口；通过微处理器发起一测量信号，该测量信号用于促使该连接端口测量该外部装置套用该调节参数后的一信号质量；以及通过该微处理器判断是否需要促使该连接端口进行一预处理；当该微处理器判断需要促使该连接端口进行该预处理，则该连接端口进行该预处理，并产生一预处理数据；该连接端口将该预处理数据传送到该寄存器；该微处理器读取该寄存器中的该预处理数据或该信号质量，并根据预处理数据或该信号质量分析该信号测量结果；该微处理器判断该信号测量结果是否符合一标准，当该微处理器判断该信号测量结果符合该标准，则清除该中断信号，并在该寄存器中标识该均衡调节流程完成。
在一实施例中，该调节参数储存在该寄存器中。
在一实施例中，通过该微处理器将该调节参数传送到该连接端口的一物理层中，该物理层通过一训练序列，将该调节参数传送到该外部装置。
在一实施例中，通过该微处理器发起该测量信号，该测量信号用于促使该连接端口中的一逻辑物理层控制一电气物理层测量该外部装置套用该调节参数后的该信号质量。
在一实施例中，当该微处理器判断不需要促使该连接端口进行该预处理，则该连接端口直接将该信号质量传送到该寄存器；该微处理器读取该寄存器中的该信号质量，将该信号质量视为一信号测量结果，并分析该信号测量结果。
在一实施例中，当该微处理器判断该信号测量结果不符合该标准，则产生一新的调节参数。
在一实施例中，当该外部装置接收到该调节参数后，该外部装置评估该调节参数，当该外部装置评估该调节参数不适用时，该外部装置发出一拒绝信号到该连接端口中的一逻辑物理层。
在一实施例中，当该逻辑物理层接收到该拒绝信号时，该逻辑物理层将一拒绝标识写入该寄存器，该微处理器读取该寄存器以得知该外部装置评估该调节参数不适用。
在一实施例中，通过该连接端口将该调节参数传送到该外部装置，该微处理器设置一测量参数，该测量参数用于测量该外部装置套用该调节参数后的该信号质量，该测量参数包含一信号测量的目标信道(lane)、每条信道的一信号传送评估时间或一信号质量测试参数。
在一实施例中，当该微处理器设置完该测量参数，该微处理器在该寄存器中写入一测量参数设置完成的标识，该连接端口的该逻辑物理层检测到该寄存器中包含该测量参数设置完成的标识后，该逻辑物理层控制一电气物理层根据该测量参数进行信号测量。
综上，本发明的链路均衡调节方法及链路均衡调节***可以通过微处理器分析连接端口传输信号的质量或预处理结果，分析信号测量结果；微处理器判断信号测量结果是否符合一标准，当微处理器判断信号测量结果符合该标准，则清除该中断信号，并在寄存器中标识均衡调节流程完成，当微处理器判断信号测量结果不符合标准，则产生一新的调节参数，继续执行链路均衡调节方法，直到均衡调节流程完成。由此，在高速串行应用中，达到对链路均衡调节优化信道的信号质量，以保证数据传输的正确性的效果。
附图说明
图1是依照本发明一实施例绘示链路均衡调节***的方块图。
图2是依照本发明一实施例绘示链路均衡调节方法的流程图。
具体实施方式
以下说明是为完成发明的较佳实现方式，其目的在于描述本发明的基本精神，但并不用于限定本发明。实际的发明内容必须参考之后的权利要求范围。
必须了解的是，使用于本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、元件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、元件、组件，或以上的任意组合。
在权利要求中使用如“第一”、“第二”、“第三”等词是用来修饰权利要求中的元件，并非用来表示之间具有优先权顺序，先行关系，或者是一个元件先于另一个元件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的元件。
本公开自后续实施方式及附图可更佳理解。需强调的是，依据产业的标准作法，各种特征并未按比例绘制，并仅用于说明的目的。事实上，各种特征的尺寸可能任意增加或减少以清楚论述。还需强调的是，所附的附图仅出示本发明的典型实施例，不应认为是对范围的限制，因为本发明也可适用于其他实施例。
以下的公开提供许多不同实施例或示例，用于实施本公开的不同特征。本公开的各部件及排列方式，其特定示例叙述于下以简化说明。理所当然的，这些示例并非用于限制本公开。举例来说，若叙述中有着第一特征成形于第二特征之上或上方，其可能包含第一特征与第二特征以直接接触成形的实施例，也可能包含有附加特征形成于第一特征与第二特征之间，而使第一特征与第二特征间并非直接接触的实施例。此外，本公开可在多种示例中重复参考数字和/或字母。该重复的目的是为简化及清晰易懂，且本身并不规定所讨论的多种实施例和/或配置间的关系。
再进一步来说，除非特定否认，单数词包含复数词，反之亦然。而当一数字或一数字范围以“大约”、“大概”或类似的用语描述，该用语旨在涵盖包括所述数字在内的合理数字，例如所述数字的+/-10％或在本领域技术人员所理解的其他数值。
在一实施例中，请参照图1，图1是依照本发明一实施例绘示链路均衡调节***100的方块图。在一实施例中，链路均衡调节***100包含一连接端口P1以及一微处理器MCU。在一实施例中，连接端口P1可以与外部装置连接，外部装置例如为显示适配器、网卡设备、声卡…等等，此处为举例，不限于此。
在一实施例中，链路均衡调节***100包含一处理器CPU、一寄存器REG、多个连接端口P1～Pn、微处理器MCU。在一实施例中，每个连接端口P1～Pn中的元件可以相同也可以不同。
在一实施例中，连接端口P1中包含物理层及上层逻辑，其中，物理层分为逻辑物理层L1及电气物理层L2，上层逻辑L0例如为数据链路层(Data-Link Layer)。连接端口P1分别与微处理器MCU与寄存器REG电性耦接。微处理器MCU与寄存器REG电性耦接。寄存器REG与处理器CPU电性耦接。
在一实施例中，每个连接端口P1～Pn表示一条独立的***单芯片(System on aChip，SOC)连接通路，主要包含逻辑物理层L1，电气物理层L2，以及上层逻辑L0(如，数据链路层等)；在均衡(equalize)优化信道(lane)的信号质量的过程中，连接端口P1～Pn中主要由逻辑物理层L1以及电气物理层L2参与过程。
逻辑物理层L1在均衡优化信道的信号质量的过程中，主要包含三个方面的作用：第一，专用的训练序列，向对方(如外部装置)传递微处理器MCU提供均衡优化信道的相关信息(如调节参数)，对方可以利用这些信息对发送器(transmitter)的电气参数进行调节；第二，根据微处理器MCU的需求，控制电气物理层L2测量接收到信号质量的相关参数(如电气参数)，并将电气参数存储在寄存器REG(或者其他储存装置中)，供微处理器进行读取与计算；第三，为了加速均衡优化信道的信号质量的过程，微处理器还可以要求逻辑物理层L1对从电气物理层L2读取到的信息进行预处理，并将预处理后结果的存储至寄存器REG(或者其他储存装置)中，供微处理器MCU进行读取。
电气物理层L2主要包含两个方面的作用：第一，传输逻辑物理层L1发出的训练序列(即一组符合通信规范的数据)；第二，根据逻辑物理层L1或者寄存器REG的配置，对接收到的相关参数(如电气参数和/或信号质量)进行测量。
在一实施例中，每个连接端口P1～Pn可以通过寄存器REG与处理器CPU和微处理器MCU进行信息的交互，这些信息包括但不仅限于当前链路状态(链路宽度，链路速度等)、信号质量参数、协处理器测试需求…等等。在一实施例中，寄存器REG中保留一块空间，专门用于处理器CPU与微处理器MCU之间的通信，用于传递均衡优化信道的相关信息(如调节参数)。
在一实施例中，微处理器MCU实际上为一个芯片组(chipset)中的一个微处理器核心MCU(core)，我们可以通过烧写固件的方式，对均衡优化信道的策略进行灵活的配置。连接端口P1～Pn各自通过中断信号INT1～INTn发起均衡优化信道的相关请求后，微处理器MCU可以根据内部配置的相关固件，通过寄存器REG调节接收到的外部装置发送器的相关参数，这些参数可以包含去加重(de-emphasis)、前冲(preshoot)、滤波器系数(filtercursor)…等等。控制逻辑物理层L1读取相关的均衡优化信道参数(如测量结果，即，控制逻辑物理层L1测量后传给微处理器MCU的参数)，并通过寄存器REG读回。在一实施例中，测量结果包含眼图、眼宽、眼高、误码率…等等。
在一实施例中，处理器CPU可以通过读写相关的寄存器REG，对每个连接端口P1～Pn进行控制，或者读取每个连接端口P1～Pn的相关状态；处理器CPU与微处理器MCU也可以通过寄存器REG空间进行通信，例如传递调节参数、预处理数据等。
接着，请参阅图2，图2是依照本发明一实施例绘示链路均衡调节方法200的流程图。为使说明更为清楚，以下以连接端口P1为例做举例。在实际操作时，连接端口P1～Pn皆可以分别或同时使用链路均衡调节方法200。
链路均衡调节方法200可以由链路均衡调节***100实现。
在步骤210中，连接端口P1通过一中断信号INT1发起一均衡调节流程。
在高速串行应用中，链路***需要对链路进行均衡优化信道的信号质量，以保证数据传输的正确性，因此，连接端口P1通过一中断信号INT1发起一均衡调节流程。
在步骤220中，微处理器MCU由寄存器REG提供一外部装置的一调节参数，并将调节参数通过连接端口P1传送到外部设备。
在一实施例中，编程人员预先手动测量的一组参数，在启动链路均衡调节***100时，处理器CPU或微处理器MCU将这组调节参数直接输入到链路均衡调节***100的寄存器REG中。
在一实施例中，调节参数指的是调节对方发送端的相关参数例如去加重(de-emphasis)、前冲(preshoot)、滤波器系数(filter cursor)…等等参数，事先储存在寄存器REG中。
在步骤230中，微处理器MCU发起一测量信号，测量信号用于促使连接端口P1测量外部装置套用调节参数后的一信号质量。
在一实施例中，微处理器MCU将调节参数传送到连接端口P1的一物理层中，物理层通过一训练序列，将调节参数传送到外部装置，微处理器MCU再发起测量信号，测量信号用于促使连接端口P1测量外部装置套用调节参数后的信号质量。
在一实施例中，微处理器MCU发起测量信号，测量信号用于促使连接端口P1中的一逻辑物理层L1控制一电气物理层L2测量外部装置套用调节参数后的信号质量。
在一实施例中，连接端口P1将调节参数传送到外部装置，微处理器MCU设置一测量参数，测量参数用于测量外部装置套用调节参数后的信号质量，测量参数包含一信号测量的目标信道(lane)、每条信道的一信号传送评估时间或一信号质量测试参数。然而，此处仅为举例，本发明所述的测量参数不限于此。
在一实施例中，当外部装置接收到调节参数后，外部装置评估调节参数，当外部装置评估调节参数不适用时，外部装置发出一拒绝信号到连接端口P1中的一逻辑物理层L1。
在一实施例中，当逻辑物理层L1接收到拒绝信号时，逻辑物理层L1将一拒绝标识写入寄存器REG，微处理器MCU读取寄存器REG以得知外部装置评估调节参数不适用。
在一实施例中，当微处理器MCU设置完测量参数，微处理器MCU在寄存器REG中写入一测量参数设置完成的标识，连接端口P1的逻辑物理层L1检测到寄存器REG中包含测量参数设置完成的标识后，逻辑物理层L1控制一电气物理层L2根据测量参数进行信号测量。
在一实施例中，当逻辑物理层L1检测到微处理器MCU在寄存器REG中写入一测量参数设置完成的标识后，逻辑物理层L1根据微处理器MCU的设置，控制电气物理层L2对于目标信道进行信号测量；信号测量过程可以根据实现方法不同，对于所有的目标信道进行串行或者并行的测量。当采用串行测量时，逻辑物理层L1根据事先设置的顺序，对于所有的目标信道一条一条的进行测量，采用该方法设计相对简单，有利于减小相关控制的面积；当采用并行测量时，逻辑物理层L1可以同时将所有的目标信道进行测量。由此，有利于减少所有目标信道的测试时间。
在步骤240中，微处理器MCU判断连接端口P1是否进行一预处理。
当微处理器MCU判断连接端口P1进行预处理，则进入步骤250。当微处理器MCU判断不需要促使连接端口P1进行预处理，则进入步骤260。
在一实施例中，处理器CPU还可以判断是否进行预处理的步骤。
在一实施例中，处理器CPU和/或微处理器MCU判断是否进行预处理的步骤是依据事先定义的规则。
在步骤250中，连接端口P1进行预处理，并产生一预处理数据。
在一实施例中，当电气物理层L2根据测量参数进行信号测量完成后，为了加速整个均衡优化信道的信号质量的过程，逻辑物理层L1可以在需要的情况下对测量结果进行预处理，即根据微处理器MCU的需求，对测量的结果进行一些计算，并产生预处理数据。
在步骤260中，连接端口P1将信号质量或预处理数据传送到寄存器REG中。
在一实施例中，连接端口P1将各个目标信道的预处理数据或者信号测量结果分别存储在各自的寄存器REG(或者其他存储装置)中。
在步骤270中，微处理器MCU读取寄存器REG中的信号质量或预处理数据，并分析该预处理数据得到信号测量结果。
在一实施例中，预处理的数据，是对信号质量的原始数据进行一些计算预处理后的数据，可以视为信号测量结果，微处理器MCU可以直接利用预处理后的数据，进行信号质量分析。
在一实施例中，当微处理器MCU在步骤240中判断不需要促使连接端口P1进行预处理，则连接端口P1直接将信号质量传送到寄存器REG(步骤260)；在步骤270中，微处理器MCU读取寄存器REG中的信号质量，将信号质量视为一信号测量结果，并分析信号测量结果测量。
在一实施例中，当需要进行预处理的时候，连接端口(例如连接端口P1)会帮助微处理器MCU，对信号质量的原始数据进行计算，然后将计算后的结果通过寄存器REG传输给微处理器MCU；这有利于加速链路均衡调节过程。当不需要进行预处理时，连接端口(例如连接端口P1)会通过寄存器REG直接将信号质量的原始数据传输给微处理器MCU。
在步骤280中，微处理器MCU判断信号测量结果是否符合一标准。
当微处理器MCU判断信号测量结果符合标准，则进入步骤290。当微处理器MCU判断信号测量结果不符合标准，则进入步骤285。
在一实施例中，当外部装置接收到调节参数后，外部装置评估调节参数，当外部装置评估调节参数不适用时，外部装置的物理层发送的一训练序列中，将对应的一拒绝比特(reject bit)进行标记，当连接端口P1中接收到带有被标记的拒绝比特的训练序列时，连接端口P1通过寄存器REG告知微处理器MCU外部装置拒绝该调节参数。
在一实施例中，当微处理器MCU得知外部装置评估调节参数不适用，微处理器MCU可以依据固件配置的相应策略提供一组新的调节参数，重新回到步骤220，继续均衡优化信道的步骤。
在一实施例中，微处理器MCU读取并信号测量结果以及对方的拒绝信号，以判断信号质量或者调节参数是否符合标准。
在步骤285中，微处理器MCU产生一新的调节参数。
在一实施例中，微处理器MCU参考调节参数(指当前的调节参数)，以产生新的调节参数。例如，新的调节参数将会与调节参数(指当前的调节参数)不相同。
在一实施例中，固件配置的相应策略例如为先粗后细的策略，指的是慢慢缩小参数范围，以找到较适合的新的参数，例如，先在100个数值中取75个数值，在这75个数值中，取第30～70个数值，发现第50个数值作为调节参数的效果较佳，则范围缩减为，取第35～65个数值，发现第40个数值作为调节参数的效果最佳，则将第40个数值作为新的调节参数。
在一实施例中，微处理器MCU应用数值二分法以作为固件配置的相应策略。
在步骤290中，微处理器MCU清除中断信号，并在寄存器REG中标识均衡调节流程完成。
综上，本发明的链路均衡调节方法及链路均衡调节***可以通过微处理器分析连接端口传输信号的质量或预处理结果，并分析信号测量结果；微处理器判断信号测量结果是否符合一标准，当微处理器判断信号测量结果符合该标准，则清除该中断信号，并在寄存器中标识均衡调节流程完成，当微处理器判断信号测量结果不符合标准，则产生一新的调节参数，继续执行链路均衡调节方法，直到均衡调节流程完成。由此，在高速串行应用中，达到对链路均衡调节优化信道的信号质量，以保证数据传输的正确性的效果。
为了能清楚的解释，本发明在一些情况之下可以表示为包含独立功能模块，这些独立功能模块包含具有装置、装置元件、步骤或常规在一方法的功能模块，而该方法可体现于软件，或硬件与软件的组合。
在一些实施例中，计算机可读取储存装置、介质与存储器可包含一电缆或无线信号等，该信号含有一比特流。然而，当提到非暂时性计算机可读取储存介质时，则明确排除如能量、载波、电磁波与信号本身的介质。
依据上述实施例所提的方法，这些方法可通过储存在或可用于计算机可读取介质的计算机可执行指令以实现。这些指令可包含导致或以其他方式配置一通用计算机、专用计算机或专用处理器装置以行使某些功能或一组功能的指令与数据。部分计算机资源的使用可由网络存取。该计算机可执行指令(例如二位)可为中间格式指令如汇编语言、固件或原始码。在上述实施例的方法期间可被用于存取指令、使用信息和/或创造指令的计算机可读取介质的示例，可包含磁盘或光盘、闪存、具有非暂时性存储器的USB装置与网络储存装置等。
依据本发明的实施例所揭示的装置实现方法可包含硬件、固件和/或软件，并且可以采取任何各种形式的形状因子(form factor)。该形状因子的示例通常可包含笔记本电脑、智能型手机、小形状因子个人计算机、个人数字助理、机架式装置(rackmountdevices)、独立装置(standalone devices)等。本发明所述的功能也可体现于***设备或附加(add-in)卡。该功能也可通过上述方法，实现在一单一装置中的不同芯片或不同处理器间的一电路板。
用于传送指令、执行指令的计算资源与其他支持该计算资源的结构的指令、介质是为提供本发明的功能的手段。
本发明对数据中心的服务器***的高效率的电池***提供充放电的***及实施方法。前述具体实施例已揭示选择性操作如何在不同指令中被采用，而其他实施例可与选择性操作合并在不同指令中。为了能清楚的解释，本发明在一些情况之下可以表示为包含独立功能模块，这些独立功能模块包含具有装置、装置元件、步骤或常规在一方法的功能模块，而该方法可体现于软件或硬件与软件的组合。
不同的实施例还可实现在各种操作环境中，该操作环境在某些状况下可包含一个或多个服务器计算机、用户计算机或可用于操作任何数量的应用的计算装置。用户或客户装置可包含任何数量的通用个人计算机(例如运行一标准操作***的桌面计算机或笔记本电脑)，以及运行一行动软件与可支持一数量之网络链接功能与通信协议的蜂巢式、无线与手持装置。本发明的***也可包含一数量的运行任何各种市售操作***的工作站，以及其他用于开发与数据库管理的用意的已知应用。这些装置也可包含其他电子装置如虚拟终端(dummy terminal)、精简客户端(thin-clients)、游戏***与其他可通过网络沟通之装置。
上述实施例的范围，或部分的内容是通过硬件实现，而本发明可通过以下任何技术，或改这些技术的组合以实现：一具备逻辑门以在数据信号上实现逻辑功能之离散逻辑电路；一具备适当的组合逻辑门的专用集成电路(ASIC)；可编程硬件如一可编程门阵列(PGA)；一现场可编程门阵列(FPGA)等。
大多数的实施例都利用至少一本领域技术人员熟知的网络以支持任何各种使用市售协议的通信，该协议可为TCP/IP、OSI、FTP、UPnP、NFS、CIFS、AppleTalk等。该网络可为一局域网络、一广域网、一虚拟专用网、因特网、一内部网络(intranet)、一商际网络(extranet)、一公用电话交换网(public switched telephone network)、一红外线网络(infrared network)、一无线网络与任何上述网络的组合。
上述实施例的方法可通过储存在或可用于计算机可读取介质的计算机可执行指令以实现。这些指令可包含导致或以其他方式配置一通用计算机、特殊目标计算机或专用处理器装置以行使某些功能或一组功能的指令与数据。部分计算机资源的使用可由网络存取。该计算机可执行指令(例如二位)可为中间格式指令如汇编语言、固件或原始码。在上述实施例的方法期间可被用于存取指令、使用信息和/或创造指令的计算机可读取介质的示例，可包含磁盘或光盘、闪存、具有非暂时性存储器的USB装置与网络储存装置等。
依据本发明的实施例所揭示的装置实现方法可包含硬件、固件和/或软件，并且可以采取任何各种形式的形状因子(form factor)。该形状因子的示例通常可包含服务器计算机、笔记本电脑、智能型手机、小形状因子个人计算机、个人数字助理等。本发明所述的功能也可体现于***设备或附加(add-in)卡。该功能也可通过上述方法，实现在一单一装置中的不同芯片或不同处理器间的一电路板。
在使用网页服务器(Web server)的实施例中，该网页服务器可运行任何各种的服务器或中间层应用(mid-tier applications)，并可包含HTTP服务器、FTP服务器、CGI服务器、数据服务器、Java服务器与商用服务器。这些服务器也可执行程序或脚本(script)以响应用户装置的要求，例如通过执行一个或多个网页服务器。该网页服务器可通过一个或多个脚本或以任何程序语言所撰写之程序以实现，用于撰写的程序语言可为
C、C#、C++或任何脚本语言(scripting language)如Perl、Python或TCL与其组合。这些服务器也可包含数据库服务器与开放市场的任何市售产品。
服务器***可包含各种上述的数据储存、其他存储器与储存介质，并且可常驻于各种地点，例如处于一个/多个计算机或由网络的任何计算机遥控的一储存介质。在一特定实施例的设置中，信息可常驻于本领域技术人员熟知的一储存区网络(SAN)中。同样地，任何执行属于计算机、服务器或其他网络装置功能的必要文件可考虑通过本地或远程储存。其中，一***包括计算机化装置，这些装置可包含由总线电性耦接的硬件元件，而这些硬件元件包含如至少一中央处理器、至少一输入设备(例如一鼠标、键盘、控制器、触控显示元件或小键盘(keypad))与至少一输出装置(例如一显示设备、打印机或喇叭)。该***也可包括一个或多个储存装置，例如磁盘驱动器、光学储存装置、固态储存装置(如随机存取存储器或只读存储器)，以及可移动介质装置(removable media devices)、记忆卡、快闪卡(flashcards)等。
上述装置也可包括一计算机可读储存介质读取器、一通信装置(例如一调制解调器、一网络卡(无线或有线)、一红外线计算装置)与前述的工作存储器。该计算机可读储存介质读取器可被连接或配置以接收一计算机可读储存介质，该介质可为远程、本地、固定和/或可移储存装置以及储存介质，而该储存介质可用于暂时地和/或更长久地包含、储存、产生与取回计算机可读信息。该***与各种装置通常也包含一数量的软件应用、模块、服务或其他位于至少一工作存储器装置的元件，并包含一操作***与应用程序，例如客户端应用程序或网页浏览器。可以理解的是，上述的各种实施例可以有许多不同的变化。例如，客制化硬件也可能被使用和/或特定元件可能以硬件、软件(包括可携软件(portablesoftware)如小型应用程序(applets))或两者兼具实现。甚至可连接至其他计算装置如网络输入/输出装置。
用于包含程序代码、部分程序代码的储存介质与计算机可读介质可包含任何适合的已知介质(包含储存介质与计算介质)，例如(但不限于)暂时性与非暂时性、可移动与不可移动介质，这些介质可由任何方法或技术实现以储存和/或产生数据，而这些数据可为计算机可读指令、数据结构、程序模块或其他数据。该储存介质与计算机可读介质也包括RAM、ROM、EPROM、EEPROM、闪存或其他存储器技术、CD-ROM、DVD或其他光储存、磁式卡带、磁带、磁盘储存、其他磁式储存装置或其他任何可储存所需数据且可被***装置读取的介质。基于本发明所提供的技术与教示，本领域技术人员将可理解其他方式和/或方法以实现本发明的各种可能。
虽然本发明已以实施例揭示如上，然其并非用于限定本发明，任何本领域技术人员，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定者为准。
Claims (20)
1.一种链路均衡调节***，包含：
一连接端口，用于通过一中断信号发起一均衡调节流程；以及
一微处理器，用于由一寄存器提供一外部装置的一调节参数，并将该调节参数传送到该连接端口；
其中，该微处理器发起一测量信号，该测量信号用于使该连接端口测量该外部装置套用该调节参数后的一信号质量；
其中，该微处理器判断该连接端口是否进行一预处理；
当该微处理器判断该连接端口进行该预处理，则该连接端口进行该预处理，并产生一预处理数据；该连接端口将该预处理数据传送到该寄存器；该微处理器读取该寄存器中的该预处理数据或该信号质量，该微处理器根据该预处理数据或该信号质量判断该信号测量结果是否符合一标准，当该微处理器判断该信号测量结果符合该标准，则清除该中断信号，并在该寄存器中标识该均衡调节流程完成。
2.根据权利要求1所述的链路均衡调节***，其中，该调节参数储存在该寄存器中。
3.根据权利要求1所述的链路均衡调节***，其中，该微处理器将该调节参数传送到该连接端口的一物理层中，该物理层通过一训练序列，将该调节参数传送到该外部装置。
4.根据权利要求1所述的链路均衡调节***，其中，该微处理器发起该测量信号，该测量信号用于促使该连接端口中的一逻辑物理层控制一电气物理层测量该外部装置套用该调节参数后的该信号质量。
5.根据权利要求1所述的链路均衡调节***，其中，当该微处理器判断该连接端口不进行该预处理，则该连接端口直接将该信号质量传送到该寄存器；该微处理器读取该寄存器中的该信号质量，将该信号质量视为一信号测量结果，并分析该信号测量结果。
6.根据权利要求1所述的链路均衡调节***，其中，当该微处理器判断该信号测量结果不符合该标准，则产生一新的调节参数。
7.根据权利要求1所述的链路均衡调节***，其中，当该外部装置接收到该调节参数后，该外部装置评估该调节参数，当该外部装置评估该调节参数不适用时，该外部装置的物理层发送的一训练序列中，将对应的一拒绝比特进行标记，当该连接端口中接收到带有被标记的该拒绝比特的该训练序列时，该连接端口通过该寄存器告知该微处理器该外部装置拒绝该调节参数。
8.根据权利要求7所述的链路均衡调节***，其中，当该逻辑物理层接收到该拒绝信号时，该逻辑物理层将一拒绝标识写入该寄存器，该微处理器读取该寄存器以得知该外部装置评估该调节参数不适用。
9.根据权利要求1所述的链路均衡调节***，其中，该连接端口将该调节参数传送到该外部装置，该微处理器设置一测量参数，该测量参数用于测量该外部装置套用该调节参数后的该信号质量，该测量参数包含一信号测量的目标信道、每条信道的一信号传送评估时间或一信号质量测试参数。
10.根据权利要求9所述的链路均衡调节***，其中，当该微处理器设置完该测量参数，该微处理器在该寄存器中写入一测量参数设置完成的标识，该连接端口的该逻辑物理层检测到该寄存器中包含该测量参数设置完成的标识后，该逻辑物理层控制一电气物理层根据该测量参数进行信号测量。
11.一种链路均衡调节方法，包含：
通过一连接端口通过一中断信号发起一均衡调节流程；
通过一微处理器，通过一寄存器提供一外部装置的一调节参数，并将该调节参数传送到该连接端口；
通过微处理器发起一测量信号，该测量信号用于使该连接端口测量该外部装置套用该调节参数后的一信号质量；以及
通过该微处理器判断该连接端口是否进行一预处理；
当该微处理器判断需要促使该连接端口进行该预处理，则该连接端口进行该预处理，并产生一预处理数据；该连接端口将该预处理数据传送到该寄存器；该微处理器读取该寄存器中的该预处理数据或该信号质量，并根据该预处理数据或该信号质量分析该信号测量结果；该微处理器判断该信号测量结果是否符合一标准，当该微处理器判断该信号测量结果符合该标准，则清除该中断信号，并在该寄存器中标识该均衡调节流程完成。
12.根据权利要求11所述的链路均衡调节方法，其中，该调节参数储存在该寄存器中。
13.根据权利要求11所述的链路均衡调节方法，还包含：
通过该微处理器将该调节参数传送到该连接端口的一物理层中，该物理层通过一训练序列，将该调节参数传送到该外部装置。
14.根据权利要求11所述的链路均衡调节方法，还包含：
通过该微处理器发起该测量信号，该测量信号用于促使该连接端口中的一逻辑物理层控制一电气物理层测量该外部装置套用该调节参数后的该信号质量。
15.根据权利要求11所述的链路均衡调节方法，其中，当该微处理器判断该连接端口不进行该预处理，则该连接端口直接将该信号质量传送到该寄存器；该微处理器读取该寄存器中的该信号质量，将该信号质量视为一信号测量结果，并分析该信号测量结果。
16.根据权利要求11所述的链路均衡调节方法，其中，当该微处理器判断该信号测量结果不符合该标准，则产生一新的调节参数。
17.根据权利要求11所述的链路均衡调节方法，其中，当该外部装置接收到该调节参数后，该外部装置评估该调节参数，当该外部装置评估该调节参数不适用时，该外部装置的物理层发送的一训练序列中，将对应的一拒绝比特进行标记，当该连接端口中接收到带有被标记的该拒绝比特的该训练序时，该连接端口通过该寄存器告知该微处理器该外部装置拒绝该调节参数。
18.根据权利要求17所述的链路均衡调节方法，其中，当该逻辑物理层接收到该拒绝信号时，该逻辑物理层将一拒绝标识写入该寄存器，该微处理器读取该寄存器以得知该外部装置评估该调节参数不适用。
19.根据权利要求11所述的链路均衡调节方法，还包含：
通过该连接端口将该调节参数传送到该外部装置，该微处理器设置一测量参数，该测量参数用于测量该外部装置套用该调节参数后的该信号质量，该测量参数包含一信号测量的目标信道、每条信道的一信号传送评估时间或一信号质量测试参数。
20.根据权利要求19所述的链路均衡调节方法，其中，当该微处理器设置完该测量参数，该微处理器在该寄存器中写入一测量参数设置完成的标识，该连接端口的该逻辑物理层检测到该寄存器中包含该测量参数设置完成的标识后，该逻辑物理层控制一电气物理层根据该测量参数进行信号测量。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111312782.9A CN114048160A (zh) | 2021-11-08 | 2021-11-08 | 链路均衡调节***及链路均衡调节方法 |
| US17/746,031 US20230145625A1 (en) | 2021-11-08 | 2022-05-17 | Link balance adjustment system and link balance adjustment method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111312782.9A CN114048160A (zh) | 2021-11-08 | 2021-11-08 | 链路均衡调节***及链路均衡调节方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114048160A true CN114048160A (zh) | 2022-02-15 |
Family
ID=80207422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111312782.9A Pending CN114048160A (zh) | 2021-11-08 | 2021-11-08 | 链路均衡调节***及链路均衡调节方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230145625A1 (zh) |
| CN (1) | CN114048160A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117251391A (zh) * | 2023-11-17 | 2023-12-19 | 苏州元脑智能科技有限公司 | 一种链路均衡方法、装置、设备和存储介质 |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990083212A (ko) * | 1998-04-15 | 1999-11-25 | 아끼구사 나오유끼 | 판정 궤환 이퀄라이저의 궤환 루프 제어부를 갖는 신호처리기 |
| CN2615758Y (zh) * | 2003-03-07 | 2004-05-12 | 上海港复兴船务公司 | 全回转拖轮舵桨控制***控制软件参数修改装置 |
| CN1765091A (zh) * | 2004-01-30 | 2006-04-26 | 西门子公司 | 用于鉴于最优化的业务分配来匹配链路权重的方法 |
| US20060089734A1 (en) * | 2004-10-25 | 2006-04-27 | Wise Brian D | Methods and systems for modifying the operation of a compressor via a portable memory device |
| TW200801942A (en) * | 2006-06-08 | 2008-01-01 | Via Tech Inc | A system of setting the parameters of a peripheral device controller of a computer system and method thereof |
| CN101673221A (zh) * | 2009-10-22 | 2010-03-17 | 同济大学 | 一种嵌入式片上多处理器的中断处理方法 |
| CN101960804A (zh) * | 2008-02-29 | 2011-01-26 | 艾格瑞***有限公司 | 用于自适应传输均衡的方法和设备 |
| CN102045149A (zh) * | 2009-06-23 | 2011-05-04 | 宏达国际电子股份有限公司 | 处理下链路信令的方法及其相关通讯装置 |
| CN102523153A (zh) * | 2011-12-08 | 2012-06-27 | 华中科技大学 | 虚拟化环境下的负载均衡方法 |
| US20130294767A1 (en) * | 2012-04-17 | 2013-11-07 | Huawei Technologies Co., Ltd. | Method and device for optimizing performance of an optical module |
| US20140281067A1 (en) * | 2013-03-15 | 2014-09-18 | Debendra Das Sharma | Apparatus, system, and method for performing link training and equalization |
| CN104378321A (zh) * | 2014-11-26 | 2015-02-25 | 英特格灵芯片(天津)有限公司 | 自适应均衡参数调整、传输性能测试的集成方法和电路 |
| CN108900251A (zh) * | 2018-06-21 | 2018-11-27 | 青岛海信宽带多媒体技术有限公司 | 一种光模块均衡参数的优化方法、装置及光模块 |
| US20190034376A1 (en) * | 2017-08-22 | 2019-01-31 | Intel Corporation | Serdes link training |
| CN109542503A (zh) * | 2018-11-06 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种优化存储链路兼容性的方法及*** |
| US20190385043A1 (en) * | 2018-06-19 | 2019-12-19 | Adobe Inc. | Asynchronously training machine learning models across client devices for adaptive intelligence |
| CN113114595A (zh) * | 2021-04-08 | 2021-07-13 | 山东华芯半导体有限公司 | 一种双端口PCIe SSD链路容错装置及方法 |
-
2021
- 2021-11-08 CN CN202111312782.9A patent/CN114048160A/zh active Pending
-
2022
- 2022-05-17 US US17/746,031 patent/US20230145625A1/en active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990083212A (ko) * | 1998-04-15 | 1999-11-25 | 아끼구사 나오유끼 | 판정 궤환 이퀄라이저의 궤환 루프 제어부를 갖는 신호처리기 |
| CN2615758Y (zh) * | 2003-03-07 | 2004-05-12 | 上海港复兴船务公司 | 全回转拖轮舵桨控制***控制软件参数修改装置 |
| CN1765091A (zh) * | 2004-01-30 | 2006-04-26 | 西门子公司 | 用于鉴于最优化的业务分配来匹配链路权重的方法 |
| US20060089734A1 (en) * | 2004-10-25 | 2006-04-27 | Wise Brian D | Methods and systems for modifying the operation of a compressor via a portable memory device |
| TW200801942A (en) * | 2006-06-08 | 2008-01-01 | Via Tech Inc | A system of setting the parameters of a peripheral device controller of a computer system and method thereof |
| CN101960804A (zh) * | 2008-02-29 | 2011-01-26 | 艾格瑞***有限公司 | 用于自适应传输均衡的方法和设备 |
| CN102045149A (zh) * | 2009-06-23 | 2011-05-04 | 宏达国际电子股份有限公司 | 处理下链路信令的方法及其相关通讯装置 |
| CN101673221A (zh) * | 2009-10-22 | 2010-03-17 | 同济大学 | 一种嵌入式片上多处理器的中断处理方法 |
| CN102523153A (zh) * | 2011-12-08 | 2012-06-27 | 华中科技大学 | 虚拟化环境下的负载均衡方法 |
| US20130294767A1 (en) * | 2012-04-17 | 2013-11-07 | Huawei Technologies Co., Ltd. | Method and device for optimizing performance of an optical module |
| US20140281067A1 (en) * | 2013-03-15 | 2014-09-18 | Debendra Das Sharma | Apparatus, system, and method for performing link training and equalization |
| CN104378321A (zh) * | 2014-11-26 | 2015-02-25 | 英特格灵芯片(天津)有限公司 | 自适应均衡参数调整、传输性能测试的集成方法和电路 |
| US20190034376A1 (en) * | 2017-08-22 | 2019-01-31 | Intel Corporation | Serdes link training |
| US20190385043A1 (en) * | 2018-06-19 | 2019-12-19 | Adobe Inc. | Asynchronously training machine learning models across client devices for adaptive intelligence |
| CN108900251A (zh) * | 2018-06-21 | 2018-11-27 | 青岛海信宽带多媒体技术有限公司 | 一种光模块均衡参数的优化方法、装置及光模块 |
| CN109542503A (zh) * | 2018-11-06 | 2019-03-29 | 郑州云海信息技术有限公司 | 一种优化存储链路兼容性的方法及*** |
| CN113114595A (zh) * | 2021-04-08 | 2021-07-13 | 山东华芯半导体有限公司 | 一种双端口PCIe SSD链路容错装置及方法 |
Non-Patent Citations (1)
| Title |
|---|
| 管茂林;杨乾明;张春元;文梅;: "面向能耗有效高性能嵌入式微处理器的VLIW调度", 国防科技大学学报, no. 06, 28 December 2012 (2012-12-28) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117251391A (zh) * | 2023-11-17 | 2023-12-19 | 苏州元脑智能科技有限公司 | 一种链路均衡方法、装置、设备和存储介质 |
| CN117251391B (zh) * | 2023-11-17 | 2024-02-23 | 苏州元脑智能科技有限公司 | 一种链路均衡方法、装置、设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230145625A1 (en) | 2023-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107194743B (zh) | 一种网络调查问卷生成方法和装置 | |
| CN108352880B (zh) | 用于利用耦合天线进行波束成形的方法和装置 | |
| CN111314945B (zh) | 测试方法、***及终端设备 | |
| CN110297096A (zh) | 一种样本调度方法、装置、终端设备和介质 | |
| CN108228463A (zh) | 用于检测首屏时间的方法和装置 | |
| CN109753425B (zh) | 弹窗处理方法及装置 | |
| CN111711494B (zh) | 无线通讯模块耗流的自动测试方法、***、设备及介质 | |
| CN108847899A (zh) | 电子设备射频通信性能测试***、方法、装置及设备 | |
| CN114048160A (zh) | 链路均衡调节***及链路均衡调节方法 | |
| CN107239106A (zh) | 一种电源适配器的识别方法及装置 | |
| CN111211937A (zh) | 服务器链路信号稳定性的测试方法、测试装置及测试*** | |
| CN109739700A (zh) | 一种接口测试方法和装置 | |
| CN116684330A (zh) | 基于人工智能的流量预测方法、装置、设备及存储介质 | |
| CN107547128B (zh) | 光模块出光功率定标的方法及装置 | |
| CN109889977B (zh) | 一种基于高斯回归的蓝牙定位方法、装置、设备和*** | |
| CN107025294B (zh) | 信息获取方法和装置 | |
| CN110335032A (zh) | 业务处理方法及装置 | |
| CN115525495A (zh) | 一种高速串行总线的余量测试方法、装置、设备及介质 | |
| CN110046670A (zh) | 特征向量降维方法和装置 | |
| CN116305806A (zh) | 仿真模型的验证方法、装置、处理设备及介质 | |
| CN115348656A (zh) | 一种MiFi设备及其功率调节方法、电子设备和*** | |
| WO2019127081A1 (zh) | 智能终端的功耗稳定方法、其装置及电子设备 | |
| CN108960808A (zh) | 一种基于hce一卡通支付安全认证*** | |
| CN110472190A (zh) | 填充有序序列的方法和装置 | |
| WO2021083351A1 (zh) | 一种信号处理的方法和相关装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Applicant after: Shanghai Zhaoxin Semiconductor Co.,Ltd. Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203 Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd. |