CN114041328A - 印刷基板 - Google Patents

印刷基板 Download PDF

Info

Publication number
CN114041328A
CN114041328A CN202080040559.0A CN202080040559A CN114041328A CN 114041328 A CN114041328 A CN 114041328A CN 202080040559 A CN202080040559 A CN 202080040559A CN 114041328 A CN114041328 A CN 114041328A
Authority
CN
China
Prior art keywords
circuit
surface side
interlayer
side interlayer
interlayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080040559.0A
Other languages
English (en)
Inventor
多田哲也
久原健二
三室武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Banqiao Jingji Co ltd
Original Assignee
Banqiao Jingji Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Banqiao Jingji Co ltd filed Critical Banqiao Jingji Co ltd
Publication of CN114041328A publication Critical patent/CN114041328A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种电路设计具有自由度且难以发生电路的连接不良的印刷基板。中央层间电路(11)、上表面侧层间电路(12)以及下表面侧层间电路(13)由无连接面的一体的导电体形成。此外，上表面侧层间电路(12)与上表面侧表层电路(14)的连接面(33)以及下表面侧层间电路(13)与下表面侧表层电路(15)的连接面(34)在板厚方向无连接面，因而连接状态良好。因此，第一电路(10)难以发生连接不良。此外，由于上表面侧层间电路(12)与下表面侧层间电路(13)可以在印刷基板的平面方向上错开位置来配置，因而增加了电路设计的自由度。可以在上表面侧层间电路(12)的更下侧或下表面侧层间电路(13)的更上侧在夹住绝缘层(31，32)的状态下配置未与第一电路连接的平面电路(24，16)。

Description

印刷基板
技术领域
本发明涉及一种在电路设计上具有自由度且难以发生电路的连接不良的印刷基板。
背景技术
图14的常规图示的印刷基板901在由板状的绝缘体902构成的基材的上表面及下表面设置有铜箔之类的导电体的基板上，利用钻机等在基板的板厚方向上呈一直线状设置贯通孔之后，通过电镀处理在贯通孔内部与上表面及下表面的铜箔上设置导电体。之后，为了形成上表面的电路903与下表面的电路904，利用蚀刻抗蚀剂覆盖成为电路的部分及贯通孔，并进行蚀刻处理，从而制成印刷基板901。在贯通孔内部设置有导电体906的部分被称为通孔905，通过该通孔905将上表面的电路903与下表面的电路904连接，但在电镀处理时，需要在电镀液良好接触到贯通孔内部的状态下进行处理，而在该处理不充分的情况下，很有可能发生由以初期断线或印刷基板的热膨胀为原因的经年劣化引起的断线的故障。从以上可知，问题是提高用于将上表面的电路903与下表面的电路904在板厚方向上连接的导电体906的可靠性。
此外，在常规的印刷基板901中，由于需要在板厚方向上呈一直线状设置贯通孔，因而需要将通过通孔905连接的上表面的电路903与下表面的电路904在基板的板厚方向上呈一直线状(在基板的平面方向上相同的坐标处)设置，在电路设计的自由度方面存在制约。
现有技术文献
专利文献
[专利文献1]日本特开2006-332449号公报
发明内容
发明要解决的问题
本发明是鉴于上述背景技术而做出的。本发明的目的是提供一种无需在印刷基板的板厚方向上设置一直线状的贯通孔就可以提高电路设计的自由度且难以发生连接不良的印刷基板。
用于解决问题的手段
本发明的印刷基板，其具有：中央层间电路(11)，在印刷基板的平面方向上延伸；上表面侧层间电路(12)，设置在所述中央层间电路(11)的一端侧且在板厚方向上延伸；下表面侧层间电路(13)，设置在所述中央层间电路(11)的另一端侧且在板厚方向上延伸；上表面侧表层电路(14)，设置在所述上表面侧层间电路(12)的上表面侧；下表面侧表层电路(15)，设置在所述下表面侧层间电路(13)的下表面侧；以及绝缘层(31，32)；其特征在于，所述中央层间电路(11)、所述上表面侧层间电路(12)以及所述下表面侧层间电路(13)由无连接面的一体的导电体所设置；所述上表面侧表层电路(14)是在所述绝缘层(31)的上表面与所述上表面侧层间电路(12)的上表面为同一平面的状态下横跨所述绝缘层(31)的上表面与所述上表面侧层间电路(12)的上表面而设置的，所述下表面侧表层电路(15)是在所述绝缘层(32)的下表面与所述下表面侧层间电路(15)的下表面为同一平面的状态下横跨所述绝缘层(32)的下表面与所述下表面侧层间电路(15)的下表面而设置的。
本发明的印刷基板，其包括：中央层间电路(11)，在印刷基板的平面方向上延伸；上表面侧层间电路(12)，设置在所述中央层间电路的一端侧且在板厚方向上延伸；下表面侧层间电路(13)，设置在所述中央层间电路的另一端侧且在板厚方向上延伸；绝缘层(31)；上表面侧内层平面电路(41)；以及上表面侧内层层间电路(42)；其特征在于，所述中央层间电路(11)、所述上表面侧层间电路(12)以及所述下表面侧层间电路(13)由无连接面的一体的导电体所设置；所述上表面侧内层平面电路(41)是在所述绝缘层(31)的上表面与所述上表面侧层间电路(12)的上表面为同一平面的状态下横跨所述绝缘层(31)的上表面与所述上表面侧层间电路(12)的上表面而设置的，所述上表面侧内层层间电路(42)由与所述上表面侧内层平面电路(41)无连接面的一体的导电体所设置；所述上表面侧内层平面电路(41)的另一端侧连接有所述上表面侧层间电路(12)，而且在所述上表面侧内层平面电路(41)的一端侧设置有所述上表面侧内层层间电路(42)。
本发明的印刷基板，其具有：第一电路(10)，具有所述中央层间电路(11)、所述上表面侧层间电路(12)、所述下表面侧层间电路(13)、所述上表面侧表层电路(14)以及所述下表面侧表层电路(15)；以及其他平面电路(16，20)，未与所述第一电路(10)连接且在平面方向延伸；其特征在于，在所述上表面侧层间电路(12)或所述下表面侧层间电路(13)的更上表面侧或更下表面侧设置有绝缘层(31，32)；在所述绝缘层(31，32)的上表面侧或下表面侧设置有所述其他电路(16，20)；在所述其他电路(16，20)与所述上表面侧层间电路(12)或所述下表面侧层间电路(13)之间在印刷基板的板厚方向上存在绝缘层(31，32)，而且所述其他电路(16，20)与所述上表面侧层间电路(12)或所述下表面侧层间电路(13)在印刷基板的平面方向上重叠配置。
本发明的印刷基板，其特征在于，所述其他电路(20)包括：在板厚方向上延伸的其他电路的上表面侧层间电路(22)，在平面方向上延伸的其他电路的中央层间电路(21)，在板厚方向上延伸的所述其他电路的下表面侧层间电路(23)，以及在平面方向上延伸的其他平面电路(24)；所述其他电路的上表面侧层间电路(22)、所述其他电路的中央层间电路(21)以及所述其他电路的下表面侧层间电路(23)由无连接面的一体的导电体所设置。
发明的效果
本发明的印刷基板，其具有：中央层间电路(11)，在印刷基板的平面方向上延伸；上表面侧层间电路(12)，设置在所述中央层间电路(11)的一端侧且在板厚方向上延伸；下表面侧层间电路(13)，设置在所述中央层间电路(11)的另一端侧且在板厚方向上延伸；上表面侧表层电路(14)，设置在所述上表面侧层间电路(12)的上表面侧；下表面侧表层电路(15)，设置在所述下表面侧层间电路(13)的下表面侧；以及绝缘层(31，32)；其特征在于，所述中央层间电路(11)、所述上表面侧层间电路(12)以及所述下表面侧层间电路(13)由无连接面的一体的导电体所设置；所述上表面侧表层电路(14)是在所述绝缘层(31)的上表面与所述上表面侧层间电路(12)的上表面为同一平面的状态下横跨所述绝缘层(31)的上表面与所述上表面侧层间电路(12)的上表面而设置的，所述下表面侧表层电路(15)是在所述绝缘层(32)的下表面与所述下表面侧层间电路(15)的下表面为同一平面的状态下横跨所述绝缘层(32)的下表面与所述下表面侧层间电路(15)的下表面而设置的，这样，就无需将上表面侧层间电路的上表面侧的连接部分与下表面侧层间电路的下表面侧的连接部分如常规的通孔那样在板厚方向上呈一直线配置，因而具有增加电路设计的自由度、且难以发生连接不良的效果。
本发明的印刷基板，其包括：中央层间电路(11)，在印刷基板的平面方向上延伸；上表面侧层间电路(12)，设置在所述中央层间电路的一端侧且在板厚方向上延伸；下表面侧层间电路(13)，设置在所述中央层间电路的另一端侧且在板厚方向上延伸；绝缘层(31)；上表面侧内层平面电路(41)；以及上表面侧内层层间电路(42)；其特征在于，所述中央层间电路(11)、所述上表面侧层间电路(12)以及所述下表面侧层间电路(13)由无连接面的一体的导电体所设置；所述上表面侧内层平面电路(41)是在所述绝缘层(31)的上表面与所述上表面侧层间电路(12)的上表面为同一平面的状态下横跨所述绝缘层(31)的上表面与所述上表面侧层间电路(12)的上表面而设置的，所述上表面侧内层层间电路(42)由与所述上表面侧内层平面电路(41)无连接面的一体的导电体所设置；所述上表面侧内层平面电路(41)的另一端侧连接有所述上表面侧层间电路(12)，而且在所述上表面侧内层平面电路(41)的一端侧设置有所述上表面侧内层层间电路(42)，因而具有增加电路设计的自由度、且难以在中央层间电路(11)、上表面层间电路(12)、下表面侧层间电路(13)、上表面侧内层平面电路(41)以及上表面侧内层层间电路(42)之间发生连接不良的效果。
本发明的印刷基板，其具有：第一电路(10)，具有所述中央层间电路(11)、所述上表面侧层间电路(12)、所述下表面侧层间电路(13)、所述上表面侧表层电路(14)以及所述下表面侧表层电路(15)；以及其他平面电路(16，20)，未与所述第一电路(10)连接且在平面方向延伸；其特征在于，在所述上表面侧层间电路(12)或所述下表面侧层间电路(13)的更上表面侧或更下表面侧设置有绝缘层(31，32)；在所述绝缘层(31，32)的上表面侧或下表面侧设置有所述其他电路(16，20)；在所述其他电路(16，20)与所述上表面侧层间电路(12)或所述下表面侧层间电路(13)之间在印刷基板的板厚方向上存在绝缘层(31，32)，而且所述其他电路(16，20)与所述上表面侧层间电路(12)或所述下表面侧层间电路(13)在印刷基板的平面方向上重叠配置，因而可以在板厚方向上夹住绝缘层的状态下，在所述上表面侧层间电路(12)或所述下表面侧层间电路的上表面侧或下表面侧配置其他平面电路，增加了电路设计的自由度，并且难以发生第一电路的连接不良。
本发明的印刷基板，其特征在于，所述其他电路(20)包括：在板厚方向上延伸的其他电路的上表面侧层间电路(22)，在平面方向上延伸的其他电路的中央层间电路(21)，在板厚方向上延伸的所述其他电路的下表面侧层间电路(23)，以及在平面方向上延伸的其他平面电路(24)；所述其他电路的上表面侧层间电路(22)、所述其他电路的中央层间电路(21)以及所述其他电路的下表面侧层间电路(23)由无连接面的一体的导电体所设置，因而可以在板厚方向上夹住绝缘层的状态下，在所述上表面侧层间电路(12)或所述下表面侧层间电路的上表面侧或下表面侧配置其他平面电路，增加了电路设计的自由度，并且难以发生第一电路和第二电路的连接不良。
附图说明
图1是本发明的实施方式1的印刷基板的俯视图。
图2中的(1)是图1所示的C-C剖面图，图2中的(2)是图1所示的D-D剖面图。
图3是图2所示的C-C剖面图中的本发明实施方式1的印刷基板的制造方法的步骤图。
图4是图2所示的D-D剖面图中的本发明实施方式1的印刷基板的制造方法的步骤图。
图5中的(1)是本发明实施方式2的印刷基板的俯视图，图5中的(2)是图5中的(1)所示的A-A剖面图，图5中的(3)是图5中的(1)所示的B-B剖面图。
图6是本发明实施方式3的印刷基板的俯视图。
图7中的(1)是图6所示的E-E剖面图，图7中的(2)是图6所示的F-F剖面图，图7中的(3)是图6所示的G-G剖面图。
图8是图6所示的E-E剖面图中的本发明实施方式3的印刷基板的制造方法的步骤图。
图9是图6所示的F-F剖面图中的本发明实施方式3的印刷基板的制造方法的步骤图。
图10是图6所示的G-G剖面图中的本发明实施方式3的印刷基板的制造方法的步骤图。
图11是本发明实施方式3的印刷基板的去除了绝缘层的状态的电路的立体图。
图12是本发明实施方式3的印刷基板的去除了绝缘层的状态的电路的立体图。
图13是本发明实施方式3的印刷基板的去除了绝缘层的状态的电路的立体图。
图14是常规的印刷基板的通孔部分的剖面图。
具体实施方式
参照图1和图2对根据本发明的实施方式1的印刷基板的结构进行说明。图2中的(1)是图1所示的印刷基板30的C-C剖面图，图2中的(2)是图1所示的印刷基板30的D-D剖面图。印刷基板30与常规的印刷基板不同，未设置有用于连接各层间的Z轴(板厚)方向的贯通孔。印刷基板30包括绝缘层31、32以及第一电路10和第二电路20。第一电路10与第二电路20为不相互连接的电路，并且由绝缘层31、32分隔。
参照图2中的(1)，对第一电路10进行说明。第一电路10包括：第一电路10的中间层间电路11，第一电路10的上表面侧层间电路12，第一电路10的下表面侧层间电路13，第一电路10的上表面侧表层电路14，以及第一电路10的下表面侧表层电路15。
第一电路10的中央层间电路11是在平面(X-Y轴)方向上延伸的电路。在第一电路10的中央层间电路11的一端侧设置有第一电路10的上表面侧层间电路12。在本实施方式中，例示了第一电路10的中央层间电路11是在X轴方向上呈一直线延伸的电路。第一电路10的中央层间电路11与第一电路10的上表面侧层间电路12邻接设置，并且在第一电路10的中央层间电路11与第一电路10的上表面侧层间电路12的连接部分处，在板厚方向和平面方向上不存在连接面。
第一电路10的上表面侧层间电路12在板厚(Z轴)方向上延伸，并且在第一电路10的上表面侧层间电路12的上表面侧设置有第一电路10的上表面侧表层电路14。第一电路10的上表面侧层间电路12与第一电路10的上表面侧表层电路14邻接设置，并且在第一电路10的上表面侧层间电路12与第一电路10的上表面侧表层电路14的连接部分处，在平面方向上存在连接面33。另外，该连接面33与绝缘层31的上表面侧的表面构成在同一平面上，并且在板厚方向上不存在连接面。第一电路10的上表面侧表层电路14是在平面方向上延伸的电路。如图2中的(2)和图l所示，第一电路10的上表面侧表层电路14通过后述的第二电路20的上表面侧层间电路23的更上表面侧而设置，并且第一电路10的上表面侧表层电路14与第二电路20的下表面侧层间电路23处于将绝缘层31夹在板厚方向上的状态。
换句话说，印刷基板处于这样的状态：在印刷基板的板厚方向上，在第一电路10的上表面侧表层电路14与第二电路20的下表面侧层间电路23之间存在绝缘层31，而且在印刷基板的平面方向上，第一电路10的上表面侧表层电路14与第二电路20的下表面侧层间电路23重叠。
在将第二电路20的中央层间电路21与第二电路20的下表面侧表层电路25连接的情况下，当如常规那样在板厚方向上设置呈一直线状贯通的通孔时，第二电路20的中央层间电路21、第二电路20的下表面侧表层电路25以及第一电路10的上表面侧表层电路14因通孔而连接，使得第一电路10与第二电路20成为一个电路，因而无法配置第一电路10的上表面侧表层电路14。
另一方面，若是本发明的实施方式，则绝缘层31将第一电路10与第二电路20在板厚方向上分断，因而第二电路20的中央层间电路21与第二电路20的下表面侧表层电路25可以因第二电路20的下表面侧层间电路23而连接，并且能够配置第一电路10的上表面侧表层电路14。
回到图2中的(1)，在第一电路10的中央层间电路11的另一端侧设置有第一电路10的下表面侧层间电路13。第一电路10的中央层间电路11与第一电路10的下表面侧层间电路13邻接设置，并且在第一电路10的中央层间电路11与第一电路10的下表面侧层间电路13的连接部分处，在板厚方向和平面方向上不存在连接面。第一电路10的下表面侧表层电路13在板厚(Z轴)方向上延伸，并且在第一电路10的下表面侧层间电路13的下表面侧设置有第一电路10的下表面侧表层电路15。
第一电路10的下表面侧层间电路13与第一电路10的下表面侧表层电路15邻接设置，并且在第一电路10的下表面侧层间电路13与第一电路10的下表面侧表层电路15的连接部分处，在平面方向上存在连接面34。另外，该连接面34与绝缘层32的下表面侧的表面构成在同一平面上，并且在板厚方向上不存在连接面。第一电路10的下表面侧表层电路15是在平面方向上延伸的电路。
如图2中的(2)和图l所示，第一电路10的下表面侧表层电路15通过后述的第二电路20的上表面侧层间电路22的更下表面侧而设置，并且第一电路10的下表面侧表层电路15与第二电路20的上表面侧层间电路22处于将绝缘层32夹在板厚方向上的状态。
换句话说，印刷基板处于这样的状态：在印刷基板的板厚方向上，在第一电路10的下表面侧表层电路15与第二电路20的上表面侧层间电路22之间存在绝缘层32，而且在印刷基板的平面方向上，第一电路10的下表面侧表层电路15与第二电路20的上表面侧层间电路23重叠。
在将第二电路20的中央层间电路21与第二电路20的上表面侧表层电路24连接的情况下，当如常规那样在板厚方向上设置呈一直线状贯通的通孔时，第二电路20的中央层间电路21、第二电路20的上表面侧表层电路24以及第一电路10的下表面侧表层电路15因通孔而连接，使得第一电路10与第二电路20成为一个电路，因而无法配置第一电路10的下表面侧表层电路15。
另一方面，若是本发明的实施方式，则绝缘层32将第一电路10与第二电路20在板厚方向上分断，因而第二电路20的中央层间电路21与第二电路20的上表面侧表层电路24可以因第二电路20的上表面侧层间电路22而连接，并且能够配置第一电路10的下表面侧表层电路15。
参照图2中的(2)，对第二电路20进行说明。第二电路20包括：第二电路20的中间层间电路21，第二电路20的上表面侧层间电路22，第二电路20的下表面侧层间电路23，第二电路20的上表面侧表层电路24，以及第二电路20的下表面侧表层电路25。
第二电路20的中央层间电路21是在平面(X-Y轴)方向上延伸的电路。在第二电路20的中央层间电路21的另一端侧设置有第二电路20的上表面侧层间电路22。在本实施方式中，例示了第二电路20的中央层间电路21是在X轴方向上呈一直线延伸的电路。第二电路20的中央层间电路21与第二电路20的上表面侧层间电路22邻接设置，并且在第二电路20的中央层间电路21与第二电路20的上表面侧层间电路22的连接部分处，在板厚方向和平面方向上不存在连接面。
第二电路20的上表面侧层间电路22在板厚(Z轴)方向上延伸，并且在第二电路20的上表面侧层间电路22的上表面侧设置有第二电路20的上表面侧表层电路24。第二电路20的上表面侧层间电路22与第二电路20的上表面侧表层电路24邻接设置，并且在第二电路20的上表面侧层间电路22与第二电路20的上表面侧表层电路24的连接部分处，在平面方向上存在连接面36。另外，该连接面36与绝缘层31的上表面侧的表面构成在同一平面上，并且在板厚方向上不存在连接面。
第二电路20的上表面侧表层电路24是在平面方向上延伸的电路。如图2中的(1)和图l所示，第二电路20的上表面侧表层电路24通过第一电路10的下表面侧层间电路13的更上表面侧而设置，并且第二电路20的上表面侧表层电路24与第一电路10的下表面侧层间电路13处于将绝缘层31夹在板厚方向上的状态。
换句话说，印刷基板处于这样的状态：在印刷基板的板厚方向上，在第二电路20的上表面侧表层电路24与第一电路10的下表面侧层间电路13之间存在绝缘层31，而且在印刷基板的平面方向上，第二电路20的上表面侧表层电路24与第一电路10的下表面侧层间电路13重叠。
在将第一电路10的中央层间电路11与第一电路10的下表面侧表层电路15连接的情况下，当如常规那样在板厚方向上设置呈一直线状贯通的通孔时，第一电路10的中央层间电路11、第一电路10的下表面侧表层电路15以及第二电路20的上表面侧表层电路24因通孔而连接，使得第一电路10与第二电路20成为一个电路，因而无法配置第二电路20的上表面侧表层电路24。
另一方面，若是本发明的实施方式，则绝缘层31将第一电路10与第二电路20在板厚方向上分断，因而第一电路10的中央层间电路11与第一电路10的下表面侧表层电路15可以因第一电路10的下表面侧层间电路13而连接，并且能够配置第二电路20的上表面侧表层电路24。
回到图2中的(2)，在第二电路20的中央层间电路21的一端侧设置有第二电路20的下表面侧层间电路23。第二电路20的中央层间电路21与第二电路20的下表面侧层间电路23邻接设置，并且在第二电路20的中央层间电路21与第二电路20的下表面侧层间电路23的连接部分处，在板厚方向和平面方向上不存在连接面。第二电路20的下表面侧表层电路23在板厚(Z轴)方向上延伸，并且在第二电路20的下表面侧层间电路23的下表面侧设置有第二电路20的下表面侧表层电路25。
第二电路20的下表面侧层间电路23与第二电路20的下表面侧表层电路25邻接设置，并且在第二电路20的下表面侧层间电路23与第二电路20的下表面侧表层电路25的连接部分处，在平面方向上存在连接面35。另外，该连接面35与绝缘层32的下表面侧的表面构成在同一平面上，并且在板厚方向上不存在连接面。第二电路20的下表面侧表层电路25是在平面方向上延伸的电路。
如图2中的(1)和图l所示，第二电路20的下表面侧表层电路25通过第一电路10的上表面侧层间电路12的更下表面侧而设置，并且第二电路20的下表面侧表层电路25与第一电路10的上表面侧层间电路12处于将绝缘层32夹在板厚方向上的状态。
换句话说，印刷基板处于这样的状态：在印刷基板的板厚方向上，在第二电路20的下表面侧表层电路25与第一电路10的上表面侧层间电路12之间存在绝缘层32，而且在印刷基板的平面方向上，第二电路20的下表面侧表层电路25与第一电路10的上表面侧层间电路12重叠。
在将第一电路10的中央层间电路11与第一电路10的上表面侧表层电路14连接的情况下，当如常规那样在板厚方向上设置呈一直线状贯通的通孔时，第一电路10的中央层间电路11、第一电路10的上表面侧表层电路14以及第二电路20的下表面侧表层电路25因通孔而连接，使得第一电路10与第二电路20成为一个电路，因而无法配置第二电路20的下表面侧表层电路25。
另一方面，若是本发明的实施方式，则绝缘层32将第一电路10与第二电路20在板厚方向上分断，因而第一电路10的中央层间电路11与第一电路10的上表面侧表层电路14可以因第一电路10的上表面侧层间电路12而连接，并且能够配置第二电路20的下表面侧表层电路25。
由于第一电路10的中央层间电路11、第一电路10的上表面侧层间电路12以及第一电路10的下表面侧层间电路13由无连接面的一体的导电体构成，因而不会发生由导电体的热膨胀引起的连接面的剥离。此外，由于不存在由存在连接面引起的电阻，因而作为供大电流流过的电路是合适的。
第一电路10的上表面侧表层电路14与第一电路10的下表面侧表层电路15的导电体是通过电镀处理而构成的，并且第一电路10的上表面侧层间电路12的上表面与绝缘层31的上表面在同一平面的状态下进行电镀处理，以及第一电路10的下表面侧层间电路13的下表面与绝缘层32的下表面在同一平面的状态下进行电镀处理，因而第一电路10的上表面侧层间电路12的上表面与绝缘层31的上表面与电镀液良好接触，以及第一电路10的下表面侧层间电路13的下表面与绝缘层32的下表面与电镀液良好接触，并且横跨第一电路10的上表面侧层间电路12的上表面与绝缘层31的上表面设置导电体，而且横跨第一电路10的下表面侧层间电路13的下表面与绝缘层32的下表面而设置导电体，因而即使存在连接面33、34，也难以发生因导电体的热膨胀引起的连接面的剥离。
由于第二电路20的中央层间电路21、第二电路20的上表面侧层间电路22以及第二电路20的下表面侧层间电路23由无连接面的一体的导电体构成，因而不会发生因导电体的热膨胀引起的连接面的剥离。此外，由于不存在因存在连接面引起的电阻，因而作为供大电流流过的电路是合适的。
第二电路20的上表面侧表层电路24与第二电路20的下表面侧表层电路25的导电体是通过电镀处理而构成的，并且第二电路20的上表面侧层间电路22的上表面与绝缘层31的上表面在同一平面的状态下进行电镀处理，以及第二电路20的下表面侧层间电路23的下表面与绝缘层32的下表面在同一平面的状态下进行电镀处理，因而第二电路20的上表面侧层间电路22的上表面与绝缘层31的上表面与电镀液良好接触，以及第二电路20的下表面侧层间电路23的下表面与绝缘层32的下表面与电镀液良好接触，并且横跨第二电路20的上表面侧层间电路22的上表面与绝缘层31的上表面设置导电体，并且横跨第二电路20的下表面侧层间电路23的下表面与绝缘层32的下表面设置导电体，因而即使存在连接面35、36，也难以发生因导电体的热膨胀引起的连接面的剥离。
由于第一电路10具有设置在第一电路10的中央层间电路11的一端侧的第一电路10的上表面侧层间电路12和设置在第一电路10的中央层间电路11的另一端侧的第一电路10的下表面侧层间电路13，因而无需将第一电路10的上表面侧层间电路12的上表面侧的连接部分与第一电路10的下表面侧层间电路13的下表面侧的连接部分如常规的通孔那样在板厚方向上呈一直线配置，因而增加了电路设计的自由度。
由于第二电路20具有设置在第二电路20的中央层间电路21的一端侧的第二电路20的上表面侧层间电路22和设置在第二电路20的中央层间电路21的另一端侧的第二电路20的下表面侧层间电路23，因而无需将第二电路20的上表面侧层间电路22的上表面侧的连接部分与第二电路20的下表面侧层间电路23的下表面侧的连接部分如常规的通孔那样在板厚方向上呈一直线配置，因而增加了电路设计的自由度。
参照图3及图4，对印刷基板30的制造方法进行说明。如图3中的(1)及图4中的(1)所示，准备了表面平坦的板状的导电体38。作为导电体，能够使用铜或铝，但不限定于这样，只要是作为印刷基板的电路通电的物质，就能够作为导电体来利用。
导电体38可以使用压延板。压延板是指将成为原料的导电体的铸块***旋转中的两根辊之间，将铸块一边压碎一边拉伸，并使其薄到目标厚度为止而制成的板。
具体地，可以使用压延铜板或压延铝板。
表面平坦的板状的导电体38的厚度不特别予以限定。然而，在将压延铜板或压延铝板用于导电体38的情况下的厚度的下限值优选为0.3mm以上，更优选为0.6mm以上。此外，在将压延铜板或压延铝板用于导电体38的情况下的厚度的上限值优选为2.0mm以下，更优选为1.0mm以下。只要是该范围，就在制造步骤中容易进行导电体38的处理。
在导电体38的厚度超过1.0mm的情况下，通过蚀刻进行的电路(中央层间电路11，21、上表面侧层间电路12，22以及下表面侧层间电路口13，23)的宽度的控制变得困难。此外，制造成本也会提高。另外，板状的导电体也包括导电体的块。
在板状的导电体38处设置用于保护成为第一电路10的上表面侧层间电路12的部分、成为第一电路10的上表面侧层间电路13的部分、成为第二电路20的上表面侧层间电路22的部分以及成为第二电路20的下表面侧层间电路23的部分的抗蚀剂，并且进行半蚀刻。
如图3中的(2)及图4中的(2)所示，半蚀刻是以达到保留板状的导电体38的板厚方向的中央部分的状态的方式进行，并且设置第一电路10的上表面侧层间电路12、第一电路10的下表面侧层间电路13、第二电路20的上表面侧层间电路22以及第二电路20的下表面侧层间电路23。然后，去除抗蚀剂，如图3中的(3)及图4中的(3)所示，在导电体38的下表面填充绝缘树脂来设置绝缘层32。
之后，设置用于保护成为第一电路10的上表面侧层间电路12及第一电路10的中央层间电路11的部分和成为第二电路20的上表面侧层间电路22及第二电路20的中央层间电路21的部分以及导电体38的小表面整体的抗蚀剂，并且进行蚀刻。之后，去除抗蚀剂。如图3中的(4)及图4中的(4)所示，蚀刻是以达到从导电体38的上表面露出绝缘层32的状态的方式进行。
如图3中的(5)及图4中的(5)所示，在导电体38的上表面处填充绝缘树脂来设置绝缘层31。之后，对第一电路10的上表面侧层间电路12的上表面与第二电路20的上表面侧层间电路22的上表面与绝缘层31的上表面、以及第一电路10的下表面侧层间电路13的下表面与第二电路20的下表面侧层间电路23的下表面与绝缘层32的下表面进行表面整理处理。然后，第一电路10的上表面侧层间电路12的上表面与第二电路20的上表面侧层间电路22的上表面与绝缘层31的上表面成为同一平面，并且第一电路10的下表面侧层间电路13的下表面与第二电路20的下表面侧层间电路23的下表面与绝缘层32的下表面成为同一平面。另外，将进行了该表面整理处理的状态作为基板中间体60。另外，基板中间体60只要至少具有第一电路10的中央层间电路11、第一电路10的上表面侧层间电路12以及第一电路10的下表面侧层间电路13即可，并且即使在不具有第二电路20的中央层间电路21、第二电路20的上表面侧层间电路22以及第二电路20的下表面侧层间电路23的情况下，也相当于基板中间体60。
之后，进行电镀处理，并且横跨第一电路10的上表面侧层间电路12与第二电路20的上表面侧层间电路22的上表面及绝缘层31的上表面设置通过电镀处理产生的导电体。此外，横跨第一电路10的下表面侧层间电路13与第二电路20的下表面侧层间电路23的下表面及绝缘层32的下表面设置通过电镀处理产生的导电体。在通过电镀处理产生的导电体的形成中，可以使用铜电镀。
之后，在通过电镀处理所设置的导电体处设置抗蚀剂，并且通过进行蚀刻处理，设置第一电路10的上表面侧表层电路14、第二电路20的上表面侧表层电路24、第一电路10的下表面侧表层电路15以及第二电路20的下表面侧表层电路25，从而完成第一电路10与第二电路20，并且完成印刷基板30。之后，在印刷基板30处进行阻焊剂的涂布，并且完成用于本发明的实施方式的印刷基板30。
第一电路10的中央层间电路11、第一电路10的上表面侧层间电路12、第一电路10的下表面侧层间电路13为无连接面的一体的导电体是指通过对一个导电体进行造型加工而形成第一电路10的中央层间电路11、第一电路10的上表面侧层间电路12以及第一电路10的下表面侧层间电路13得到的导电体。造型加工只要是用于改变一体的导电体的形状的加工即可，例如列举有蚀刻加工、切削加工、研磨加工、激光加工、冲压加工等。由此，第一电路10的中央层间电路11与第一电路10的上表面侧层间电路12与第一电路10的下表面侧层间电路13成为无连接面的一体的导电体，由于没有连接部分，因而难以发生连接不良，达到可以抑制因存在连接部分引起的电阻的效果。
第二电路20的中央层间电路21、第二电路20的上表面侧层间电路22、第二电路20的下表面侧层间电路23为无连接面的一体的导电体是指通过对一个导电体进行造型加工而形成第二电路20的中央层间电路21、第二电路20的上表面侧层间电路22以及第二电路20的下表面侧层间电路23得到的导电体。造型加工只要是用于改变一体的导电体的形状的加工即可，例如列举有蚀刻加工、切削加工、研磨加工、激光加工、冲压加工等。由此，第二电路20的中央层间电路21与第二电路20的上表面侧层间电路22与第二电路20的下表面侧层间电路23成为无连接面的一体的导电体，由于没有连接部分，因而难以发生连接不良，达到可以抑制因存在连接部分引起的电阻的效果。
另外，在将第一电路10或第二电路20用作阻抗的控制所需要的信号线的情况下，也能够使第一电路10的中央层间电路11的板厚方向的厚度t1与第二电路20的中央层间电路21的板厚方向的厚度t2不同来进行阻抗的控制。此外，由于也能够设计为使第一电路10的上表面侧层间电路12或第二电路20的上表面侧层间电路22在平面方向上的截面积与第一电路10的下表面侧层间电路13或第二电路20的下表面侧层间电路23在平面方向上的截面积不同，因而增加了电路设计的自由度。
当以第一电路10进行阻抗的控制的情况为例进行说明时，也可以在段落0044的步骤之后且段落0045的步骤之前设置用于保护第一电路10的上表面侧层间电路12、第二电路20的上表面侧层间电路22、第二电路20的中央层间电路21以及导电体38的下表面整体的抗蚀剂，并且进行半蚀刻，由此设置厚度比第二电路20的中央层间电路21的板厚方向的厚度薄的第一电路10的中央层间电路11。通过进行这样的制造步骤，由于可以调整成使第一电路10的中央层间电路11的板厚方向的厚度t1比第二电路20的中央层间电路21的板厚方向的厚度t2薄，因而提高了电路设计的自由度。
参照图5对根据本发明的实施方式2的印刷基板的构造进行说明。在本发明的实施方式2中，第一电路10与本发明的实施方式1相同的结构。与本发明的实施方式1的不同点是，第二电路20仅设置有上表面侧表层电路24，并且未设置本发明的实施方式l的第二电路20的中央层间电路21、第二电路20的上表面侧层间电路22、第二电路20的下表面侧层间电路23以及第二电路20的下表面侧表层电路25。即，第二电路20无需具有第二电路20的中央层间电路21、第二电路20的上表面侧层间电路22以及第二电路20的下表面侧层间电路23。此外，设置有未连接第一电路10与第二电路20的在平面方向上延伸的第三电路的下表面侧表层电路16。另外，在本实施方式中，例示了第一电路10的中央层间电路11为在X轴方向及Y轴方向上延伸的电路的情况。
第二电路20的上表面侧表层电路24是通过第一电路10的下表面侧层间电路13的更上表面侧而设置的，并且第二电路20的上表面侧表层电路24与第一电路10的下表面侧层间电路13处于将绝缘层31夹在板厚方向上的状态且在印刷基板的平面方向上重叠的状态。
换句话说，印刷基板是在印刷基板的板厚方向上在第二电路20的上表面侧表层电路24与第一电路10的下表面侧表层电路15之间存在有绝缘层31且在印刷基板的平面方向上第二电路20的上表面侧表层电路24与第一电路10的下表面侧表层电路15重叠的状态。作为本结构的效果，可以获得与段落0027至段落0028的记载相同的效果。
第三电路的下表面侧表层电路16是通过第一电路10的上表面侧层间电路12的更下表面侧而设置的，并且第三电路的下表面侧表层电路16与第一电路10的上表面侧层间电路12处于将绝缘层32夹在板厚方向上且在印刷基板的平面方向上重叠的状态。
换句话说，印刷基板是在印刷基板的板厚方向上在第三电路的下表面侧表层电路16与第一电路10的上表面侧表层电路12之间存在有绝缘层32且在印刷基板的平面方向上第三电路的下表面侧表层电路16与第一电路10的上表面侧表层电路14重叠的状态。
作为段落0056的效果，能够将段落0033及段落0034的下表面侧表层电路25替换成下表面侧表层电路16并将第二电路20替换成第三电路而适用。
此外，对于根据本发明的实施方式2的印刷基板的制造方法，在段落0041至段落0046的制造方法中，不执行图4所示的第二电路20的步骤，而生成电路中间体60，在通过电镀处理所设置的导电体处设置抗蚀剂，并且进行蚀刻处理，从而设置第二电路20的上表面侧表层电路24与第三电路的下表面侧表层电路16即可。
参照图6及图7，对根据本发明的实施方式3的印刷基板的构造进行说明。在本发明的实施方式3中，构造成在本发明的实施方式2的第一电路10的上表面侧层间电路12与第一电路10的上表面侧表层电路14之间设置有第一电路10的上表面侧内层电路40。
第一电路10的上表面侧内层电路40包括第一电路10的上表面侧内层平面电路41与第一电路10的上表面侧内层层间电路42。根据本发明的实施方式3的第一电路10构造成包括第一电路10的中央层间电路11、第一电路10的上表面侧层间电路12、第一电路10的下表面侧层间电路13、第一电路10的上表面侧表层电路14、第一电路10的下表面侧表层电路15、第一电路10的上表面侧内层平面电路41以及第一电路10的上表面侧内层层间电路42。
如图7中的(2)所示的图6的F-F剖面图所示，第一电路10的上表面侧内层平面电路41是在印刷基板的平面方向上延伸的电路，并且在第一电路10的上表面侧内层平面电路41的一端侧设置有第一电路10的上表面侧内层层间电路42。第一电路10的上表面侧内层平面电路41与第一电路10的上表面侧内层层间电路42邻接设置，并且第一电路10的上表面侧内层平面电路41与第一电路10的上表面侧内层层间电路42的连接部分由在板厚方向及平面方向上不存在连接面的一体的导电体构成。
第一电路10的上表面侧内层层间电路42在板厚(Z轴)方向上延伸，并且在第一电路10的上表面侧内层层间电路42的上表面侧设置有在平面方向上延伸的第一电路10的上表面侧表层电路14。第一电路10的上表面侧内层层间电路42与第一电路10的上表面侧表层电路14邻接设置，并且在第一电路10的上表面侧内层层间电路42与第一电路10的上表面侧表层电路14的连接部分处在平面方向上存在连接面51。另外，该连接面51与绝缘层52的上表面侧的表面在同一平面上构成，并且在板厚方向上不存在连接面。
此外，第一电路10的上表面侧内层平面电路41的另一端侧与第一电路10的上表面侧层间电路12邻接，并且在第一电路10的上表面侧内层平面电路41与第一电路10的上表面侧层间电路12的连接部分处在平面方向上存在连接面53。另外，该连接面53与绝缘层31的上表面侧的表面在同一平面上构成，并且在板厚方向上不存在连接面。
如图7中的(2)及图6所示，第一电路10的上表面侧内层层间电路42通过第四电路的平面电路55的更上表面侧而设置，并且第一电路10的上表面侧内层层间电路42与第四电路的平面电路55处于将绝缘层31、32夹在板厚方向上的状态。另外，第四电路的平面电路55与第一电路10以及第二电路20是未相互连接的电路。
换句话说，印刷基板是在印刷基板的板厚方向上在第四电路的平面电路55与第一电路10的上表面侧内层层间电路42之间存在绝缘层31、32且在印刷基板的平面方向上第四电路的平面电路55与第一电路10的上表面侧内层层间电路42重叠的状态。
在将第一电路10的上表面侧内层平面电路41与第一电路10的上表面侧表层电路14连接的情况下，当如常规那样在板厚方向上设置呈一直线贯通的通孔时，第一电路10的上表面侧内层平面电路41、第一电路10的上表面侧表层电路14以及第四电路的平面电路55因通孔而连接，使得第一电路10与第四电路的平面电路55成为一个电路，因而无法配置第四电路的平面电路55。
另一方面，若是本发明的实施方式，则绝缘层31、32将第一电路10与第四电路的平面电路55在板厚方向上分断，因而第一电路20的上表面侧内层平面电路41与第一电路10的上表面侧表层电路14可以因第一电路10的上表面侧层间电路42而连接，并且能够配置第四电路的平面电路55。
由于第一电路10的上表面侧内层平面电路41与第一电路10的上表面侧内层层间电路42是通过电镀处理所制成的导电体，并且第一电路10的上表面侧层间电路12的上表面与绝缘层31的上表面在同一平面的状态下进行电镀处理，因而第一电路10的上表面侧层间电路12的上表面与绝缘层31的上表面与电镀液良好接触。因此，即使存在连接面53，也难以发生因导电体的热膨胀引起的连接面的剥离。此外，由于第一电路10的上表面侧内层层间电路42的上表面与绝缘层52的上表面在同一平面的状态下进行电镀处理，因而第一电路10的上表面侧内层层间电路42的上表面与绝缘层52的上表面与电镀液良好接触。因此，即使存在连接面51，也难以发生因导电体的热膨胀引起的连接面的剥离。
当参照图8至图10并对本发明的实施方式3的印刷基板的制造方法进行说明时，如段落0041至段落0046的记载那样执行与图3中的(1)至图3中的(5)相同的步骤，并且如图8中的(1)至图10中的(1)所示，通过电镀处理在上表面侧全体处制作导电体39。
之后，利用抗蚀剂保护成为第一电路10的上表面侧内层层间电路42的部分，并进行半蚀刻，并且在制成第一电路10的上表面侧内层层间电路42之后，利用抗蚀剂保护成为第一电路10的上表面侧内层层间电路42及第一电路10的上表面侧内层平面电路41的部分，并以露出导电体39的下侧的层的绝缘层31的方式进行蚀刻，从而如图8中的(2)、图9中的(2)及图10中的(2)所示，制成第一电路10的上表面侧内层电路40。
之后，填充绝缘树脂来设置绝缘层52。然后，对绝缘层52的上表面与第一电路10的上表面侧内层层间电路42的上表面进行表面整理处理，使绝缘层52的上表面与第一电路10的上表面侧内层层间电路42的上表面成为在同一平面上，处于图8中的(3)、图9中的(3)以及图10中的(3)的状态。
然后，进行电镀处理，横跨绝缘层52的上表面与第一电路10的上表面侧内层层间电路42的上表面设置导电体，并且设置第一电路10的上表面侧表层电路14、第一电路10的下表面侧表层电路15、第二电路20以及第四电路的平面电路55。
在本发明的实施方式3中，构造成在根据本发明的实施方式2的第一电路10的上表面侧层间电路12与第一电路10的上表面侧表层电路14之间设置有第一电路10的上表面侧内层电路40，但也可以在第一电路10的下表面侧层间电路13与第一电路10的下表面侧表层电路15之间设置有由第一电路10的下表面侧内层层间电路及第一电路10的下表面侧内层平面电路构成的第一电路10的下表面侧内层电路。第一电路10的下表面侧内层电路与将实施方式3的印刷基板翻面的状态的第一电路10的上表面侧内层电路40相同，并且第一电路10的下表面侧内层层间电路与第一电路10的下表面侧内层平面电路是无连接面的电路。
此外，也能够将第一电路10的上表面侧内层电路40多个层积在第一电路10的上表面侧层间电路12与第一电路10的上表面侧表层电路14之间，并且也能够将第一电路10的下表面侧内层电路多个层积在第一电路10的下表面侧层间电路13与第一电路10的下表面侧表层电路15之间。
也能够将本发明的实施方式3的第一电路10的上表面侧内层电路40及第一电路10的下表面侧内层电路应用于本发明的实施方式l和实施方式2。
此外，也可以在本发明的实施方式1的第二电路20的上表面侧层间电路22与第二电路20的上表面侧表层电路24之间，与第一电路10的上表面侧内层电路40一样设置第二电路20的上表面侧内层电路。
而且，也可以在第二电路20的下表面侧层间电路23与第二电路20的下表面侧表层电路25之间设置与第一电路10的下表面侧内层层间电路相同的第二电路20的下表面侧内层电路。
第四电路的平面电路55也可以与本发明的实施方式l的第二电路20一样具有第四电路的中央层间电路、第四电路的上表面侧层间电路以及第四电路的下表面侧层间电路。另外，第四电路的中央层间电路、第四电路的上表面侧层间电路以及第四电路的下表面侧层间电路是由板状的导电体所设置的无连接面的一体的导电体所设置的电路。而且，第四电路的平面电路55也可以具有与第一电路10的上表面侧内层电路40相同的第四电路的上表面侧内层电路，也可以具有与第一电路10的下表面侧内层电路相同的第四电路的下表面侧内层电路。
本说明书内的发明将一个电路的层间电路与未与一个电路连接的其他电路以在俯视下重叠的方式配置。由于无需在板厚方向上设置贯通孔就可以将一个电路的各层的平面电路彼此连接，因而可以在将绝缘层夹在一个电路的层间电路的更上表面侧或更下表面侧的状态下配置其他电路，因而提高了电路设计的自由度。
而且，由于在板厚方向上延伸的层间电路与在平面方向上延伸的平面电路的连接部分无连接面的状态下进行连接，或是在板厚方向上延伸的层间电路与在平面方向上延伸的平面电路的连接部分与绝缘层成为在同一平面的状态下进行连接，并且在板厚方向上无连接面的状态下进行连接，因而成为难以发生连接不良的印刷基板。
段落0076中的一个电路之层间电路包括：第一电路10的上表面侧层间电路12，第一电路10的下表面侧层间电路13，由通过电镀处理所制成的导电体所制成的上表面侧内层电路40的上表面侧内层层间电路42，以及由通过电镀处理所制成的导电体所制成的下表面侧内层电路的内层层间电路。
此外，段落0076中的一个电路的平面电路包括：第一电路10的中央层间电路11，第一电路10的上表面侧层间电路12，第一电路10的下表面侧层间电路13，第一电路10的上表面侧内层平面电路41，以及由第一电路10中的通过电镀处理所制成的导电体所制成的第一电路10的内层平面电路。
此外，段落0076中的未与一个电路连接的其他电路包括：第二电路20，由第二电路20中的通过电镀处理所制成的导电体所制成的第二电路20的上表面侧内层电路40，由第二电路20中的通过电镀处理所制成的导电体所制成的第二电路20的下表面侧内层电路，第三电路的下表面侧表层电路16，以及第四电路的平面电路55(也包括第四电路的平面电路55具有第四电路的中央层间电路、第四电路的上表面侧层间电路、第四电路的下表面侧层间电路、第四电路的上表面侧内层电路以及第四电路的下表面侧内层电路的情况)。
另外，基板中间体60的第一电路10的中央层间电路11、第一电路10的上表面侧层间电路12及第一电路10的下表面侧层间电路13的板厚方向的厚度(高度)之和因进行表面整理处理而减少。此外，基板中间体60的第二电路20的中央层间电路21、第二电路20的上表面侧层间电路22及第二电路20的下表面侧层间电路23的板厚方向的厚度(高度)之和因进行表面整理处理而减少。换句话说，导电体38的厚度在印刷基板的制造过程中减少。
在作为导电体38使用了压延铜板或压延铝板的情况下，基板中间体60的厚度的下限值优选为0.25mm以上，更优选为0.55mm以上。此外，在使用了压延铜板或压延铝板的情况下，基板中间体60的厚度优选为不到2.0mm，更优选为不到1.0mm。只要是该范围，就在制造步骤中容易进行基板中间体60的处理。
此外，在基板中间体60的厚度为0.55mm以上的情况下，在基板中间体60发生翘曲的可能性减少。因此，即使是在基板中间体60处形成有上表面侧内层电路、上表面侧表层电路、下表面侧表层电路等而成为包括基板中间体60的印刷基板的情况下，也可以减少在基板处发生翘曲的可能性。
而且，由于确保了蚀刻时的深度，并且可以充分填充绝缘层31及绝缘层32，因而减少了在绝缘层31或绝缘层32处发生龟裂的可能性。
使用压延铜板或压延铝板所形成的第一电路10的中央层间电路口11、第一电路10的上表面侧层间电路12、第一电路10的下表面侧层间电路13、第二电路20的中央层间电路口21、第二电路20的上表面侧层间电路22以及第二电路20的下表面侧层间电路23成为在压延方向(印刷基板的平面(X-Y轴)方向)上延伸的层状的金属组织。此外，通过印刷基板的制作过程中的热处理，成为近于等轴的晶粒。
另一方面，通过电镀处理所形成的导电体(铜)的电路是在厚度方向(Z轴方向)上柱状的金属组织。
本发明的电子设备是具备本发明的印刷基板的电子设备，其用途未予以特别限定，但可列举例如汽车、飞机、无人飞机、移动电话、智能型手机、个人计算机、LED模块、功率半导体模块等。根据该电子设备，由于是可以减少印刷基板的电路即导电体彼此的连接面且连接面良好连接的印刷基板，因而可以抑制导电体彼此的连接不良。此外，可以抑制在导电体彼此的连接部分处产生的电阻值，并且可以抑制在导电体彼此的连接部分处产生的电力损失(电子设备的电力消耗量的降低)。
附图标记说明
10 第一电路
11 中央层间电路
12 上表面侧层间电路
13 下表面侧层间电路
14 上表面侧表层电路
15 下表面侧表层电路
16 第三电路的下表面侧表层电路
20 第二电路
21 中央层间电路
22 上表面侧层间电路
23 下表面侧层间电路
24 上表面侧表层电路
25 下表面侧表层电路
30 印刷基板
31 绝缘层
32 绝缘层
33 连接面
34 连接面
35 连接面
36 连接面
38 导电体
39 导电体
40 上表面侧内层电路
41 上表面侧内层平面电路
42 上表面侧内层层间电路
51 连接面
52 绝缘层
53 连接面
54 连接面
55 第四电路的平面电路
60 基板中间体

Claims (7)

1.一种印刷基板，其具有：中央层间电路，在印刷基板的平面方向上延伸；上表面侧层间电路，设置在所述中央层间电路的一端侧且在板厚方向上延伸；下表面侧层间电路，设置在所述中央层间电路的另一端侧且在板厚方向上延伸；上表面侧表层电路，设置在所述上表面侧层间电路的上表面侧；以及绝缘层，所述印刷基板的特征在于，
所述中央层间电路、所述上表面侧层间电路以及所述下表面侧层间电路由无连接面的一体的导电体所设置；
所述中央层间电路、所述上表面侧层间电路以及所述下表面侧层间电路由板状的导电体通过蚀刻处理所设置；
所述上表面侧表层电路由通过电镀处理的导电体所设置；
所述上表面侧表层电路是在所述绝缘层的上表面与所述上表面侧层间电路的上表面为同一平面的状态下横跨所述绝缘层的上表面与所述上表面侧层间电路的上表面而设置的，而且在所述上表面侧表层电路与所述上表面侧层间电路处存在沿板厚方向不具有连接面的平面方向的连接面。
2.根据权利要求l所述的印刷基板，其具有：第一电路，具有权利要求l所述的所述中央层间电路、所述上表面侧层间电路、所述下表面侧层间电路以及所述上表面侧表层电路；以及第二电路的下表面侧层间电路，未与所述第一电路连接，所述印刷基板的特征在于，
在所述第一电路的上表面侧层间电路的更下表面侧设置有所述绝缘层；
在所述绝缘层的下表面侧设置有所述第二电路的下表面侧层间电路；
在所述第二电路的下表面侧层间电路与所述第一电路的上表面侧层间电路之间在印刷基板的板厚方向上存在前述绝缘层，而且，所述第二电路的下表面侧层间电路与所述第一电路的所述上表面侧层间电路在印刷基板的平面方向上重叠配置。
3.根据权利要求2所述的印刷基板，其特征在于，
权利要求2所述的所述第二电路的下表面侧层间电路还包括：在板厚方向上延伸的第二电路的上表面侧层间电路；在平面方向上延伸的第二电路的中央层间电路；以及在板厚方向上延伸的第二电路的下表面侧层间电路，
所述第二电路的上表面侧层间电路、所述第二电路的中央层间电路以及所述第二电路的下表面侧层间电路由无连接面的一体的导电体所设置。
4.一种印刷基板，其包括：中央层间电路，在印刷基板的平面方向上延伸；上表面侧层间电路，设置在所述中央层间电路的一端侧且在板厚方向上延伸；下表面侧层间电路，设置在所述中央层间电路的另一端侧且在板厚方向上延伸；绝缘层；上表面侧内层平面电路；以及上表面侧内层层间电路，所述印刷基板的特征在于，
所述中央层间电路、所述上表面侧层间电路以及所述下表面侧层间电路由无连接面的一体的导电体所设置；
所述上表面侧内层平面电路与所述上表面侧内层层间电路的连接部分由在板厚方向及平面方向上不存在连接面的一体的导电体所构成；
所述中央层间电路、所述上表面侧层间电路以及所述下表面侧层间电路由板状的导电体通过蚀刻处理所形成；
所述上表面侧内层平面电路与所述上表面侧内层层间电路由通过电镀处理的导电体所设置；
所述上表面侧内层平面电路是在所述绝缘层的上表面与所述上表面侧层间电路的上表面为同一平面的状态下横跨所述绝缘层的上表面与所述上表面侧层间电路的上表面而设置的，而且，在所述上表面侧内层平面电路与所述上表面侧层间电路处存在在板厚方向上不具有连接面的平面方向的连接面；
所述上表面侧内层平面电路的另一端侧连接有所述上表面侧层间电路，而且，在所述上表面侧内层平面电路的一端侧设置有所述上表面侧内层层间电路。
5.根据权利要求4所述的印刷基板，其具有：第一电路，具有权利要求4所述的所述中央层间电路、所述上表面侧层间电路、所述下表面侧层间电路、所述上表面侧内层平面电路以及所述上表面侧内层层间电路；以及第四电路的平面电路，未与所述第一电路连接，所述印刷基板的特征在于，
在所述第一电路的所述上表面侧内层层间电路的更下表面侧设置有所述绝缘层；
在所述绝缘层的下表面侧设置有所述第四电路的平面电路；
在所述第四电路的平面电路与所述第一电路的所述上表面侧内层层间电路之间在印刷基板的板厚方向上存在所述绝缘层，而且，所述第四电路的平面电路与所述第一电路的所述上表面侧内层层间电路在印刷基板的平面方向上重叠配置。
6.一种电子设备，其具备权利要求1至权利要求5中任一项所述的印刷基板。
7.一种电子设备，其特征在于，所述电子设备是汽车、飞机、无人飞机、移动电话、智能型手机、个人计算机、LED模块、功率半导体模块。
CN202080040559.0A 2019-08-09 2020-08-11 印刷基板 Pending CN114041328A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019148235A JP6804115B1 (ja) 2019-08-09 2019-08-09 プリント基板
JP2019-148235 2019-08-09
PCT/JP2020/030633 WO2021029416A1 (ja) 2019-08-09 2020-08-11 プリント基板

Publications (1)

Publication Number Publication Date
CN114041328A true CN114041328A (zh) 2022-02-11

Family

ID=73836130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080040559.0A Pending CN114041328A (zh) 2019-08-09 2020-08-11 印刷基板

Country Status (6)

Country Link
US (1) US20220361325A1 (zh)
EP (1) EP4012761A4 (zh)
JP (2) JP6804115B1 (zh)
CN (1) CN114041328A (zh)
TW (1) TW202117941A (zh)
WO (1) WO2021029416A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104045A (ja) * 2002-09-13 2004-04-02 Nippon Mektron Ltd 多層回路配線基板
US20040233606A1 (en) * 2003-04-10 2004-11-25 Tatsuya Inoue Electrostatic discharge protection component
JP2009016518A (ja) * 2007-07-04 2009-01-22 Denki Kagaku Kogyo Kk 多層配線基板
JP2010080866A (ja) * 2008-09-29 2010-04-08 Tdk Corp 多層配線板及びその製造方法
JP2016092196A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125339A (ja) * 1994-10-21 1996-05-17 Kyocera Corp 多層配線基板の製造方法
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法
JP3319449B2 (ja) * 1999-10-05 2002-09-03 株式会社村田製作所 積層インダクタ及びその製造方法
US20030204949A1 (en) * 2002-05-01 2003-11-06 Ultratera Corporation Method of forming connections on a conductor pattern of a printed circuit board
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
JP2006332449A (ja) 2005-05-27 2006-12-07 Cmk Corp 多層プリント配線板及びその製造方法
JP4879536B2 (ja) * 2005-09-13 2012-02-22 株式会社フジクラ 複合基板及びその製造方法、並びに電子装置
KR101669534B1 (ko) * 2009-12-07 2016-10-26 해성디에스 주식회사 범프를 구비한 회로기판 및 그 제조 방법
WO2012133380A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
KR20160004602A (ko) * 2014-07-03 2016-01-13 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
CN107046366B (zh) * 2016-02-05 2019-06-04 台达电子企业管理（上海）有限公司 电源变换器及其制备方法
JP6911369B2 (ja) * 2017-02-15 2021-07-28 Tdk株式会社 積層コイル部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104045A (ja) * 2002-09-13 2004-04-02 Nippon Mektron Ltd 多層回路配線基板
US20040233606A1 (en) * 2003-04-10 2004-11-25 Tatsuya Inoue Electrostatic discharge protection component
JP2009016518A (ja) * 2007-07-04 2009-01-22 Denki Kagaku Kogyo Kk 多層配線基板
JP2010080866A (ja) * 2008-09-29 2010-04-08 Tdk Corp 多層配線板及びその製造方法
JP2016092196A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
TW202117941A (zh) 2021-05-01
EP4012761A1 (en) 2022-06-15
US20220361325A1 (en) 2022-11-10
EP4012761A4 (en) 2023-11-01
JPWO2021029416A1 (zh) 2021-02-18
JP2021028963A (ja) 2021-02-25
JP6804115B1 (ja) 2020-12-23
WO2021029416A1 (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
US9844148B2 (en) Method of forming a circuit for interconnecting electronic devices
US9516740B2 (en) Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
CN104051155B (zh) 嵌入式多层陶瓷电子元件和具有该电子元件的印刷电路板
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US9504169B2 (en) Printed circuit board having embedded electronic device and method of manufacturing the same
US8426946B2 (en) Laminated semiconductor substrate, laminated chip package and method of manufacturing the same
US20080117608A1 (en) Printed circuit board and fabricating method thereof
US7994631B1 (en) Substrate for an integrated circuit package and a method of forming a substrate
US8552534B2 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
US6979854B2 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
JP5559717B2 (ja) 電子部品の製造方法
US11406013B2 (en) Resin multilayer substrate and electronic device
CN114041328A (zh) 印刷基板
US20070187771A1 (en) Semiconductor device and method of manufacturing the same
JP3859075B2 (ja) セラミック電子部品
US10231342B2 (en) Component built-in substrate
CN101990791B (zh) 印刷电路板及其制造方法
JP5524680B2 (ja) 配線基板内蔵用コンデンサの製造方法
JP2882085B2 (ja) フィルムキャリア回路基板及びその製造方法
US11963294B2 (en) Multilayer resin substrate, and method of manufacturing multilayer resin substrate
JP4057960B2 (ja) 多数個取り配線基板
KR20100088336A (ko) 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이
WO2021085181A1 (ja) 積層基板、電子部品モジュール、および、積層基板の製造方法
JP2006005035A (ja) 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ
JP2023160173A (ja) 基板の回路の製造方法及びその回路を有する基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220211