CN114038956A - 发光芯片及其外延结构 - Google Patents
发光芯片及其外延结构 Download PDFInfo
- Publication number
- CN114038956A CN114038956A CN202110279317.3A CN202110279317A CN114038956A CN 114038956 A CN114038956 A CN 114038956A CN 202110279317 A CN202110279317 A CN 202110279317A CN 114038956 A CN114038956 A CN 114038956A
- Authority
- CN
- China
- Prior art keywords
- layer
- ingan
- quantum barrier
- barrier layer
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 194
- 239000000203 mixture Substances 0.000 claims description 38
- 230000000903 blocking effect Effects 0.000 claims description 17
- 230000002441 reversible effect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 460
- 229910002601 GaN Inorganic materials 0.000 description 102
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 102
- 238000000034 method Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 16
- 239000012299 nitrogen atmosphere Substances 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 229910052738 indium Inorganic materials 0.000 description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 13
- 230000005641 tunneling Effects 0.000 description 13
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000010348 incorporation Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种发光芯片及其外延结构，发光芯片的外延结构中，最后生长的量子垒层包括基础量子垒层，生长于基础量子垒层上用于防止电子越过电子阻挡层的附加量子垒层，其可避免电子严重泄露，保证多量子发光区的空穴供应，提升内量子效率，改善发光芯片的反向特性，保证发光芯片的可靠性和寿命。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种发光芯片及其外延结构。
背景技术
近年来Micro LED和Mini LED发光芯片的迅速崛起，因其高亮度和高稳定性等优势，被广泛用于室内外大型显示场所，也包括虚拟现实(Virtual Reality,VR)、增强现实(Augmented Reality,AR)等领域。
蓝光、绿光等Micro LED和Mini LED发光芯片都是基于氮化镓GaN材料并采用多量子阱发光层实现发光，多量子阱发光层包括交替生长的量子阱层(即氮化铟镓InGaN层)和量子垒层(即GaN层)；对于最后一层量子垒层(Last Barrier Layer,LBL)为GaN层的LBL器件，在[0001]取向的 InGaN/GaN外延结构中，GaN LBL和p-AlGaN电子阻挡层(ElectronBlocking Layer，p-EBL)界面上的正电荷是由自发极化效应和压电效应极化效应引起的，GaN LBL区域和p-EBL区域结合后在一定程度上削弱了导带中的有效势垒高度，导致电子从GaN LBL区域越过p-EBL流向p-GaN与空穴结合(也即电子严重泄漏)，导致多量子发光区的空穴供应不足，内量子效率严重下降；同时电子泄露到p-GaN层也会使得LED的反向特性变差，LED的可靠性和寿命也会相应降低。
因此，如何解决发光芯片的外延结构中存在的电子严重泄漏，导致多量子发光区的空穴供应不足，内量子效率严重下降，以及发光芯片的反向特性、可靠性及寿命差，是亟需解决的问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种发光芯片及其外延结构，旨在解决现有发光芯片的外延结构中存在的电子严重泄漏，导致多量子发光区的空穴供应不足，内量子效率严重下降，以及发光芯片的反向特性、可靠性及寿命差的问题。
本申请提供一种发光芯片的外延结构，包括多量子阱发光层和电子阻挡层，所述多量子阱发光层包括交替生长的量子阱层和量子垒层；
所述量子垒层中，最后生长的量子垒层包括基础量子垒层，以及生长于所述基础量子垒层上用于防止电子越过所述电子阻挡层的附加量子垒层。
上述发光芯片的外延结构中，最后生长的量子垒层(也即最后量子垒层) 除了包括基础量子垒层外，还包括生长于基础量子垒层上，用于防止电子越过所述电子阻挡层的附加量子垒层；其中，基础量子垒层的设置可以保证好晶体质量，增加发光效率的同时也增加了空穴注入效率；而附加量子垒层的设置可防止(即避免或尽量减少)电子越过电子阻挡层而造成电子严重泄露，从而可保证多量子发光区的空穴供应，提升内量子效率，并可改善发光芯片的反向特性，提升发光芯片的可靠性，以及延长发光芯片的寿命。
可选地，所述基础量子垒层包括GaN层，所述附加量子垒层包括生长在所述GaN层上的AlN层。
基础量子垒层包括的GaN层可以维持发光芯片的量子阱中铟In的稳定性和均匀性，保证良好晶体质量，增加发光效率的同时也增加空穴隧穿几率，从而可增加空穴注入效率；而生长在GaN层上的AlN层一方面可以在导带中引入高于GaN的势垒高度，也即提升导带中电子的势垒高度，另一方面还可延缓电子穿越的速率将电子约束在电子阻挡层之前，从而能够防止电子越过电子阻挡层造成电子泄露；且AlN层还可以阻挡p层镁Mg扩散，进一步提升发光芯片的内量子效率和可靠性。
可选地，所述附加量子垒层还包括生长在所述AlN层上的InGaN层。
可选地，所述基础量子垒层包括GaN层，所述附加量子垒层包括生长在所述GaN层上的InGaN层。
基础量子垒层包括的GaN层可以维持发光芯片的量子阱中铟In的稳定性和均匀性，保证良好晶体质量，增加发光效率和空穴隧穿几率；此外，GaN 层或AlN层上设置的InGaN层一方面可延缓电子穿越的速率将电子约束在电子阻挡层之前，另一方面在靠近电子阻挡层界面处采用含In组分的InGaN 层，能够有效的降低价带中空穴的有效势垒高度，增加空穴隧穿到量子阱的几率，从而达到有效增加空穴注入效率的目的，即注入到量子阱中的空穴数显著增加，电子和空穴的辐射复合效率得到提高，从而能够防止电子越过电子阻挡层造成电子泄露，最终发光芯片的内量子效率显著提升。
基于同样的发明构思，本申请还提供一种发光芯片，所述发光芯片包括如上所述的外延结构。
由于该发光芯片采用了上述外延结构，因此其电子泄露得以遏制，多量子发光区的空穴供应得到保障，因此其内量子效率得到提升，反向特性也得以改善，且其可靠性和使用寿命更高。
附图说明
图1为本发明实施例提供的最后生长的量子垒层结构示意图一；
图2为本发明实施例提供的最后生长的量子垒层结构示意图二；
图3为本发明实施例提供的最后生长的量子垒层结构示意图三；
图4为本发明实施例提供的最后生长的量子垒层结构示意图四；
图5为本发明另一可选实施例提供的InGaN层结构示意图；
图6为本发明另一可选实施例提供的最后生长的量子垒层结构示意图五；
图7为本发明另一可选实施例提供的最后生长的量子垒层结构示意图六；
图8为本发明另一可选实施例提供的最后生长的量子垒层结构示意图七；
图9为本发明另一可选实施例提供的最后生长的量子垒层结构示意图八；
图10为本发明另一可选实施例提供的最后生长的量子垒层制作流程示意图一；
图11为本发明另一可选实施例提供的最后生长的量子垒层组分示意图；
图12为本发明另一可选实施例提供的发光芯片示意图；
图13为本发明另一可选实施例提供的发光芯片的外延层结构示意图；
图14为本发明另一可选实施例提供的最后生长的量子垒层制作流程示意图二；
附图标记说明：
1，341-量子阱层，2，342-量子垒层，11-GaN层，21-AlN层，22-InGaN 层，221-第一InGaN子层，222-第二InGaN子层，223-第三InGaN子层，224- 第四InGaN子层，22n-第N层InGaN子层，24-第四势垒子层，25-第五势垒子层，31-衬底，32-第一半导体层，33-第一电极，34-多量子阱发光层，35- 载流子阻挡层，36-第二半导体层，37-第二电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
相关技术中，发光芯片的外延结构中存在的电子严重泄漏，导致多量子发光区的空穴供应不足，内量子效率严重下降，以及发光芯片的反向特性、可靠性及寿命差。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本实施例所示例的发光芯片的外延结构，其多量子阱发光层包括交替生长的量子阱层和量子垒层。且参见图1所示，最后生长的量子垒层(也即最后量子垒层)中包括基础量子垒层1，以及生长于该基础量子垒层1上，用于提升导带中电子的势垒高度的附加量子垒层2。本实施例中最后量子垒层中生长的基础量子垒层1可以保证好晶体质量，增加发光效率和空穴注入效率；而生长的附加量子垒层2由于提升了导带中电子的势垒高度，可避免电子严重泄露，保证多量子发光区的空穴供应，提升内量子效率，改善发光芯片的反向特性，并可提升发光芯片的可靠性，以及延长发光芯片的寿命。
应当理解的是，本实施例所提供的发光芯片的外延结构可以用于制作发光芯片。从芯片尺寸角度，该发光芯片可以为微型发光芯片，也可为普通尺寸的发光芯片。为微型发光芯片时，可以包括但不限于micro-LED芯片、 mini-LED芯片中的至少一种。从电极设置方式的角度，该发光芯片可以包括但不限于正装发光芯片，倒装发光芯片和垂直发光芯片中的至少一种。从芯片发光颜色的角度，该发光芯片可以包括但不限于蓝光发光芯片、绿光发光芯片中的至少一种。
为了便于理解，本实施例下面对上述发光芯片的外延结构进行示例说明。
本实施例提供的发光芯片的多量子阱发光层包括交替生长的量子阱层和量子垒层；也即该多量子阱发光层(也可称之为发光层或有源层)包括周期性的交替生长的量子阱层和量子垒层。本实施例中多量子阱发光层交替生长的量子阱层和量子垒层的层数可以根据需求灵活设置。例如，一种示例中，可以包括六层或六层以上的量子阱层，以及六层或六层以上的量子垒层(当然根据需求也可设置为六层以下的量子阱层和量子垒层)。本实施例中量子阱层和量子垒层的交替方式可包括但不限于以下两种方式：
方式一：多量子阱发光层包括的量子阱层和量子垒层的数量相同。例如多量子阱发光层可包括n层量子阱层和n层量子垒层，该n层量子阱层和n 层量子垒层从下往上依次交替设置。此时位于最顶层的量子垒层(即最后量子垒层)的上方未设置量子阱层。
方式二：多量子阱发光层包括的量子阱层和量子垒层的数量不同，例如多量子阱发光层可包括n+1层量子阱层和n层量子垒层2，该n+1层量子阱层和n层量子垒层从下往上依次交替设置。此时位于最顶层的量子垒层(即最后量子垒层)的上方还设置有一层量子阱层。
当然，应当理解的是，本实施例中量子阱层和量子垒层的交替方式并不限于上述两种示例，还可根据需求进行等同的变形，这些变形方案也都在本实施例的范围内，在此不再赘述。
应当理解的是，本实施例中最后生长的量子垒层包括的基础量子垒层1，以及附加量子垒层2的具体材质、厚度和结构等可以根据具体应用需求灵活设置。且本实施例中的附加量子垒层2可根据具体应用需求，选择各种能提升导带中电子的势垒高度的材料形成。为了便于理解，本实施例下面结合几种示例对最后生长的量子垒层的结构进行说明。
示例一：
本示例中的发光芯片可以包括但不限于基于GaN材料并采用多量子阱发光层实现发光的芯片。本示例中，参见图2所示，发光芯片最后生长的量子垒层所包括的基础量子垒层1可包括但不限于GaN层11，最后生长的量子垒层所包括的附加量子垒层2包括但不限于生长在GaN层11上的氮化铝AlN 层21。本示例中，GaN层11可以维持发光芯片的量子阱中铟In的稳定性和均匀性，保证良好晶体质量，增加发光效率的同时也增加空穴隧穿几率，从而可增加空穴注入效率；而生长在GaN层11上的AlN层21一方面可以在导带中引入高于GaN的势垒高度(也即提升导带中电子的势垒高度)，能够防止电子越过量子阱泄露到P层造成电子泄露；另一方面还可以阻挡p层镁Mg 扩散，进一步提升发光芯片的内量子效率和可靠性。
应当理解的是，本示例中的基础量子垒层1可仅包括GaN层11，也可根据需求设置在包括GaN层11基础上，额外设置其他的层结构。且本示例中，生长GaN层11的工艺可以灵活采用，本示例对其不做限制。本示例中，GaN 层11的厚度也可根据需求灵活设定。例如，一种应用示例中，GaN层11的厚度可设置为但不限于5nm～15nm。例如，一种应用场景中，GaN层11的厚度可以为5nm、6nm、7nm、8nm、9nm、10nm、11nm、12nm、13nm、14nm或 15nm。在另一应用场景中，GaN层11的厚度可以为8nm～15nm，例如8nm、 9nm、9.5nm、10nm、11nm、12nm、13nm、14nm或15nm等。GaN层11的厚度的合理设置，可进一步保证良好晶体质量，增加发光效率和空穴隧穿几率。
应当理解的是，本示例中的附加量子垒层2可仅包括生长于GaN层11 上的AlN层21，也可根据需求设置在包括AlN层21基础上，额外设置其他的层结构。且本示例中，生长AlN层21的工艺也可以灵活采用，本示例对其不做限制。在本示例中，AlN层21的厚度也可根据需求灵活设定。例如，一种应用示例中，AlN层21的厚度可设置为但不限于1nm～5nm。例如，一种应用场景中，GaN层11的厚度可以为1.5nm～5nm,例如可以设置为1.5nm、1.6nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm或5nm。在另一应用场景中，GaN层 11的厚度可以为1nm～3nm，例如1nm、1.5nm、2nm、2.5nm、3nm等。AlN层 21的厚度的合理设置，可进一步保证在导带中引入高于GaN的势垒高度，防止电子越过量子阱泄露到P层造成电子泄露；同时可进一步保证阻挡p层Mg 的扩散。
示例二：
本示例中的发光芯片也包括但不限于基于GaN材料并采用多量子阱发光层实现发光的芯片。本示例中，参见图3所示，发光芯片最后生长的量子垒层所包括的基础量子垒层1可包括但不限于GaN层11，最后生长的量子垒层所包括的附加量子垒层2包括但不限于生长在GaN层11上的InGaN层22。
本示例中，基础量子垒层1包括的GaN层11可以维持发光芯片的量子阱中铟In的稳定性和均匀性，保证良好晶体质量，增加发光效率和空穴隧穿几率；此外，GaN层11结合InGaN层22，一方面可延缓电子穿越的速率将电子约束在电子阻挡层之前，另一方面在靠近电子阻挡层界面处采用含In组分的InGaN层，能够有效的降低价带中空穴的有效势垒高度，增加空穴隧穿到量子阱的几率，从而达到有效增加空穴注入效率的目的，即注入到量子阱中的空穴数显著增加，电子和空穴的辐射复合效率得到提高，从而能够防止电子越过电子阻挡层造成电子泄露，最终发光芯片的内量子效率显著提升。
应当理解的是，本示例中的基础量子垒层1可仅包括GaN层11，本示例中的GaN层11可采用但不限于上述示例一中的GaN层11，在此不再赘述。
应当理解的是，本示例中的附加量子垒层2可仅包括生长于GaN层11 上的InGaN层22，也可根据需求设置在包括InGaN层22基础上，额外设置其他的层结构。且本示例中，生长InGaN层22的工艺也可以灵活采用，本示例对其不做限制。在本示例中InGaN层22的厚度和结构也可根据需求灵活设置，本示例对其不做限制。
示例三：
本示例中的发光芯片也包括但不限于基于GaN材料并采用多量子阱发光层实现发光的芯片。本示例中，参见图4所示，发光芯片最后生长的量子垒层所包括的基础量子垒层1可包括但不限于GaN层11，最后生长的量子垒层所包括的附加量子垒层2包括但不限于生长在GaN层11上的AlN层2，以及生长在AlN层21上的InGaN层22。
本示例中，基础量子垒层1包括的GaN层11可以维持发光芯片的量子阱中铟In的稳定性和均匀性，保证良好晶体质量，增加发光效率和空穴隧穿几率；此外，GaN层11结合AlN层21和InGaN层22可更利益提升导带中电子的势垒高度，有效的降低价带中空穴的有效势垒高度，增加空穴隧穿到量子阱的几率，提升防止电子越过有源区进入P型GaN的阻挡效果。
应当理解的是，本示例中的基础量子垒层1可仅包括GaN层11，本示例中的GaN层11可采用但不限于上述示例一中的GaN层11，在此不再赘述。
应当理解的是，本示例中的附加量子垒层2可仅包括生长于GaN层11 上的AlN层21和生长于AlN层21上的InGaN层22，也可根据需求设置在包括AlN层21和InGaN层22基础上，额外设置其他的层结构，本示例对其不做限制。本示例中的AlN层21可以采用但不限于上述示例一中的AlN层21，InGaN层22可以采用但不限于上述示例二中的InGaN层22，在此不再赘述。
本发明另一可选实施例：
本实施例在上述实施例基础上，为了进一步增加空穴隧穿到量子阱的几率，从而达到有效增加空穴注入效率的目的(即提升注入到量子阱中的空穴数，使电子和空穴的辐射复合效率得到提高，最终使得发光芯片的内量子效率显著提升)。在附加量子垒层2包括InGaN层时，设置该InGaN层中In的含量在靠近基础量子垒层1(即靠近GaN层11)的区域，低于远离GaN层11 的区域。设置的InGaN层可延缓电子穿越的速率将电子约束在电子阻挡层之前，防止电子越过电子阻挡层造成电子泄露；而在靠近p-EBL界面处采用高 In组分的InGaN材料，可进一步降低价带中空穴的有效势垒高度，增加空穴隧穿到量子阱的几率，从而达到有效增加空穴注入效率的目的，即注入到量子阱中的空穴数显著增加，电子和空穴的辐射复合效率得到提高，从而可进一步防止电子越过电子阻挡层造成电子泄露，最终使得发光芯片的内量子效率显著提升。
在本实施例的一种示例中，在附加量子垒层2包括InGaN层时，该InGaN 层可包括至少两层In组分不同的InGaN子层，该至少两层InGaN子层中，In 组分最低的InGaN子层靠近基础量子垒层1(即靠近GaN层11)，In组分最高的InGaN子层远离基础量子垒层1(即远离GaN层11，靠近p-EBL界面)。本示例中InGaN层具体包括的InGaN子层的数量可根据应用需求灵活设置，例如可以设置为两层，也可设置为三层、四层或五层等。例如，该InGaN层包括In组分逐渐递增的n层InGaN子层，参见图5所示，其包括第一InGaN 子层221，至第N层InGaN子层22n,第一InGaN子层221，至第N层InGaN 子层22n中的In组分逐渐递增。
例如，一种应用示例中，参见图6所示，基础量子垒层1包括GaN层 11，附加量子垒层2包括生长在GaN层11上的InGaN层22，该InGaN层22 可包括第一InGaN子层221，第二InGaN子层222和第三InGaN子层223，第一InGaN子层221中的In组分小于第二InGaN子层222，第二InGaN子层222 中的In组分小于第三InGaN子层223。其中第一InGaN子层221靠近GaN层 11，第二InGaN子层222生长于第一InGaN子层221之上，第三InGaN子层 223生长于第二InGaN子层222之上，靠近p-EBL界面。
又例如，另一种应用示例中，参见图9所示，基础量子垒层1包括GaN 层11，附加量子垒层2包括生长在GaN层11上的ALN层21，以及生长在ALN 层21上的InGaN层22，该InGaN层22可包括In组分逐渐递增的第一InGaN 子层221，第二InGaN子层222和第三InGaN子层223。其中第一InGaN子层 221靠近GaN层11，第二InGaN子层222生长于第一InGaN子层221之上，第三InGaN子层223生长于第二InGaN子层222之上，靠近p-EBL界面。
应当理解的是，本实施例中各InGaN子层中的In组分的具体取值在满足上述条件基础上，可以灵活设置。例如上述应用示例中，第一InGaN子层中的In组分可为但不限于1％～5％，所述第二InGaN子层的In组分可为但不限于5％～8％(本示例中，第一InGaN子层中的In组分和第二InGaN子层中的In组分不能同时取5％)，第三InGaN子层的In组分为9％～15％。例如，第一InGaN子层中的In组分可为但不限于1％、1.5％、2％、2.5％、3％、3.5％、4％、4.5％、5％，第二InGaN子层中的In组分可为但不限于5.5％、6％、6.5％、 7％、7.5％、8％，第三InGaN子层中的In组分可为但不限于9％、9.5％、10％、 11％、11.5％、12.5％、13％、14.5％、15％。
在本实施例中，InGaN层可包括至少两层In组分不同的InGaN子层时，该至少两层InGaN子层的厚度可以都相同，也可都不同，或部分相同，部分不同，具体可根据需求灵活设置。例如，在一种应用示例中，可以设置至少两层InGaN子层的厚度可以都相同，且厚度为1nm～5nm；或设置至少两层 InGaN子层的厚度都不同，且至少一层的厚度为1nm～5nm；或设置至少两层 InGaN子层中的部分InGaN子层的厚度相同，且至少一层的厚度为1nm～5nm。例如，上述示例中，可设置第一InGaN子层221，第二InGaN子层222和第三InGaN子层223的厚度相同，且厚度值为3nm～5nm。
另外，以上应用示例仅仅是作为对InGaN层的理解性说明，应当理解的是本实施例中的InGaN层并不限于三层，也可根据需求设置为其他多层结构。例如参见图7所示，基础量子垒层1包括GaN层11，附加量子垒层2包括生长在GaN层11上的InGaN层22，该InGaN层22可包括In组分逐渐递增的第一InGaN子层221，第二InGaN子层222、第三InGaN子层223和第四InGaN 子层224。其中第一InGaN子层221靠近GaN层11，第四InGaN子层224靠近p-EBL界面。又例如参见图8所示，基础量子垒层1包括GaN层11，附加量子垒层2包括生长在GaN层11上的ALN层21，生长在ALN层上的InGaN 层22，该InGaN层22可包括In组分逐渐递增的第一InGaN子层221和第二 InGaN子层222。其中第一InGaN子层221靠近GaN层11，第二InGaN子层 222靠近p-EBL界面。
本实施例中的InGaN层并不限于上述示例中的多层结构，在一种示例中也可为单层结构，该单层的InGaN层中，In的含量在靠近基础量子垒层1 (即靠近GaN层11)的区域，低于远离GaN层11的区域。应当理解的是，这种单层结构的InGaN层为上述示例中多层InGaN层结构的等同替代方式，在此不再赘述。
应当理解的是，在本实施例的一些应用示例中，除了生长的最后一个量子垒层可以采用上述各实施例中所示的结构外，其他位置生成的量子垒层中的至少一个也可根据需求采用上述各实施例中所示的结构，在此不再赘述。本实施例中，对于发光芯片的外延层的其他层的材质和结构等参数不做限制。
本发明另一可选实施例：
本实施例提供了一种发光芯片的外延结构制作方法，包括制作多量子阱发光层和电子阻挡层的过程，其中制作多量子阱发光层的过程包括交替生长量子阱层和量子垒层；而生长最后一个量子垒层的过程参见图10所示，其包括但不限于：
S1001：生长基础量子垒层。
S1002：在基础量子垒层上生长用于防止电子越过电子阻挡层的附加量子垒层。
在本实施例的一种示例中，S1001中生长基础量子垒层包括：生长GaN 层。应当理解的是，本示例中生长GaN层具体采用的工艺可以根据需求灵活设置。例如，一种应用示例中，生长GaN层可包括：在第一环境中生长厚度为5nm～15nm的GaN层；该第一环境包括：氮气气氛，生长温度为850℃～ 1000℃，生长压力为300mbar～600mbar。例如，可以在纯氮气(当然根据需求也可设置为非纯氮气)气氛生长GaN材料，此层生长温度范围为 850℃～1000℃，例如可以选择大于等于920℃，以维持量子阱中In的稳定性和均匀性；生长压力300mbar～600mbar，例如可以设置为大于等于 400mbar,生长厚度可以设置为大于等于8nm,从而保证良好晶体质量，增加发光效率的同时也增加空穴隧穿几率，进而提升了空穴注入效率。
在本示例中，S1002中在基础量子垒层上生长附加量子垒层可包括但不限于：在GaN层上生长AlN层。应当理解的是，本示例中生长AlN层具体采用的工艺也可以根据需求灵活设置。例如，一种应用示例中，在GaN层上生长AlN层包括：在第二环境中生长厚度为1nm～5nm的AlN层。其中，该第二环境包括但不限于：氮气气氛，生长温度为850℃～1000℃，生长压力为 50mbar～200mbar。例如，可以在低压氮气气氛生长相应厚度的AlN材料作为AlN层，此层生长温度为850℃～1000℃，例如可以设置为大于等于900℃；生长气氛纯氮气，生长压力50mbar～200mbar，例如可设置为大于等于100 mbar；生长厚度1nm～5nm，例如可设置为大于等于1.5nm,生长的生长AlN 层可以在导带中引入高于GaN的势垒高度，能够防止电子越过量子阱泄露到 P层造成漏电。
在本实施例的另一种示例中，S1001中生长基础量子垒层包括：生长GaN 层。生长GaN层可采用但不限于上述示例所示的方式，在此不再赘述。在本示例中，S1002中在基础量子垒层上生长附加量子垒层可包括但不限于：生长InGaN层，生长的InGaN层位于S1001中生长的GaN层上。应当理解的是，本示例中生长InGaN层具体采用的工艺也可以根据需求灵活设置。
在本实施例的另又一种示例中，S1001中生长基础量子垒层包括：生长 GaN层。生长GaN层可采用但不限于上述示例所示的方式，在此不再赘述。在本示例中，S1002中在基础量子垒层上生长附加量子垒层可包括但不限于：先在GaN层生长AlN层上，然后再生长InGaN层，生长的InGaN层位于该AlN 层上。本示例中AlN层可采用但不限于上述示例所示的方式，在此不再赘述。应当理解的是，本示例中生长InGaN层具体采用的工艺也可以根据需求灵活设置。
在本实施例中，当附加量子垒层包括InGaN层时，生长InGaN层可包括但不限于：依次生长至少两层In组分不同的InGaN子层，生长的至少两层 InGaN子层中，In组分最低的InGaN子层靠近基础量子垒层中的GaN层，In 组分最高的InGaN子层远离基础量子垒层中的GaN层。如上述实施例所示，本实施例中InGaN层具体包括的InGaN子层数量以及各InGaN子层之间的厚度关系可以根据需求灵活设置。例如，一种示例中，依次生长至少两层In 组分不同的InGaN子层可包括但不限于：
依次生长In组分逐渐递增的第一InGaN子层，第二InGaN子层和第三 InGaN子层，第一InGaN子层靠近GaN层，第二InGaN子层生长于第一InGaN 子层之上，第三InGaN子层生长于第二InGaN子层之上。
且参见上述实施例可知，本实施例中的InGaN层也可为单层结构，为单层结构时，在生成该InGaN层过程中需动态调整InGaN层对应区域中In组分，使其靠近基础量子垒层的区域中的In含量，低于远离基础量子垒层的区域中的In含量。
应当理解的是，当生长的InGaN层包括至少两个InGaN子层时，该至少两个InGaN子层的生长工艺可以相同，也可不同，或部分子层的生长工艺相同，另一部分子层的生长工艺不同。例如，在一种示例中，依次生长至少两层In组分不同的InGaN子层可包括：
在第三环境中生长厚度为1nm～5nm的其中至少一个InGaN子层，也即至少一个InGaN子层是在第三环境中生成的，该第三环境包括：氮气气氛，生长温度为800℃～900℃，生长压力为300mbar～600mbar。例如，依次生长至少两层In组分不同的InGaN子层包括依次生长In组分逐渐递增的第一InGaN子层，第二InGaN子层和第三InGaN子层时，该生成过程可包括：
以氮气气氛(例如纯氮气气氛)生长的低铟(In)组分的InGaN材料作为，第一InGaN子层，此层生长温度生长范围800℃～900℃，例如大于等于 850℃，可以保证In的并入和界面质量的提升；生长压力为300mbar～600 mbar，例如设置为大于等于400mbar；生长厚度1nm～5nm，例如设置为大于等于3nm；本层中设置In组分范围为1％～5％，例如设置为大于等于1.5％。然后可以相同的第三环境生长第二InGaN子层，本层中设置In组分范围为 5％～8％，例如设置为大于等于6％。最后可以相同的第三环境生长第三InGaN 子层，本层中设置In组分范围为9％～15％，例如设置为大于等于10％。生成的第一InGaN子层、第二InGaN子层、第三InGaN子层中In组分请分别参见图11中InGaN1、InGaN2、InGaN3对应的组分范围。
本发明另一可选实施例：
为了便于理解，本实施例下面结合采用上述实施例中的发光芯片的外延结构制得的发光芯片为示例进行说明。
一种示例参见图12所示，该发光芯片包括衬底31，设置于衬底31上的第一半导体层32，设置于第一半导体层32上的多量子阱发光层34，设置于多量子阱发光层34上的载流子阻挡层35，以及设置于载流子阻挡层35 上的第二半导体层36；还包括分别与第一半导体层32和第二半导体层36 电连接的第一电极33和第二电极37。
本示例中，第一半导体层32可为N型半导体、第二半导体层36可为P 型半导体，或第一半导体层32可为P型半导体、第二半导体层36可为N 型半导体。当然，本实施例中的发光芯片还可包括反射层、钝化层(其厚度和材质也可灵活设置，例如组成钝化层的材料可以包括但不限于氮化硅SiNx、氧化硅SiOx、氟化镁MgF2等类似的氧化物或氟化物中的至少一种。) 等层结构，在此不再一一赘述。
应当理解的是，本实施例中第一电极33和第二电极37的材质可以相同，也可根据需求设置为不同。第一电极33和第二电极37中的至少一个的电极的材质可包括但不限于铬Cr，镍Ni，铝Al，钛Ti，金Au，铂Pt，钨W，铅Pb，铑Rh，锌Sn，铜Cu，银Ag中的至少一种。
图12中多量子阱发光层34包括多个周期***替生长的量子阱层341 和量子垒层342，其中最后生长的量子垒层342(即图12中位于最上层的量子垒层342)可采用上述各实施例中的最后生长的量子垒层结构。例如，可采用图9所示的量子垒层结构，其相对位置关系参见图13所示。图13中Ⅰ为基础量子垒层中的GaN层，Ⅱ为生长在GaN层上的ALN层，Ⅲ为生长在 ALN层上的第一InGaN子层，Ⅳ为生长在第一InGaN子层上的第二InGaN子层，Ⅴ为生长在第二InGaN子层上的第三InGaN子层。
当然，根据需求，图12中其他至少一个位置的量子垒层也可采用上述各实施例中的最后生长的量子垒层结构，在此不再赘述。
为了便于理解，下面以发光芯片为GaN基的蓝光发光芯片或绿光发光芯片为示例进行说明。其主要结构包括衬底-->非故意掺杂的GaN缓冲层-->u 型GaN层(u-GaN)-->n型GaN层(n-GaN)-->多量子阱发光层-->p型AlGaN 电子阻挡层(EBL)-->p型GaN层(p-GaN)。本示例中多量子阱发光层包括交替生长的量子阱层和量子垒层，最后生长的量子垒层(LBL)结构可为但不限于图2至图9中任一图中所示的结构。为了便于理解，下面以图9所示的结构为示例进行说明，该最后生长的量子垒层包括以氮气气氛生长的GaN 层,以下称之为第一最后量子垒层；以低压氮气气氛生长的AlN层，以下称之为第二最后量子垒层；以氮气气氛生长的低铟(In)组分的InGaN层，也即第一InGaN子层，以下称之为第三最后量子垒层；以氮气气氛生长的中铟 (In)组分的InGaN层，也即第二InGaN子层，以下称之为第四最后量子垒层；以氮气气氛生长的高铟(In)组分的InGaN层，也即第三InGaN子层，以下称之为第五最后量子垒层。为了便于理解，下面以制作该最后生长的量子垒层的过程进行示例说明，请参见图14所示，其包括但不限于：
S1401：生长第一最后量子垒层，包括：在纯氮气气氛下，设置生长温度大于等于920℃，小于等于1000℃，以维持量子阱中In的稳定性和均匀性；设置生长压力大于等于400mbar，小于等于600mbar,生长厚度为大于等于8nm,小于等于15nm的GaN层，从而保证良好晶体质量，增加了发光效率的同时，也增加空穴隧穿几率和空穴注入效率。
S1402：在第一最后量子垒层上生长第二最后量子垒层，包括：在纯氮气气氛下，设置生长温度大于等于900℃，小于等于1000℃，生长压力大于等于100mbar，小于等于200mbar,生长厚度为大于等于1.5nm,小于等于5nm的AlN层，生成的AlN层可以提升导带中电子的势垒高度，也即在导带中引入高于GaN的势垒高度，且能延缓电子穿越的速度，能够防止电子越过量子阱泄露到P层造成漏电。
S1403：在第二最后量子垒层上生长第三最后量子垒层，包括：以氮气气氛生长的低铟(In)组分的InGaN层。生长过程包括：包括：在纯氮气气氛下，设置生长温度大于等于850℃，小于等于900℃，可以保证In的并入和界面质量的提升；生长压力大于等于400mbar，小于等于600mbar,生长厚度为大于等于3nm,小于等于5nm，In组分范围为1.5％～5％的InGaN 层。
S1404：在第三最后量子垒层上生长第四最后量子垒层，包括：以氮气气氛生长的中铟(In)组分的InGaN层。生长过程包括：包括：在纯氮气气氛下，设置生长温度大于等于850℃，小于等于900℃，可以保证In的并入和界面质量的提升；生长压力大于等于400mbar，小于等于600mbar,生长厚度为大于等于3nm,小于等于5nm，In组分范围为6％～8％的InGaN层。
S1405：在第四最后量子垒层上生长第五最后量子垒层，包括：以氮气气氛生长的高铟(In)组分的InGaN层。生长过程包括：包括：在纯氮气气氛下，设置生长温度大于等于850℃，小于等于900℃，可以保证In的并入和界面质量的提升；生长压力大于等于400mbar，小于等于600mbar,生长厚度为大于等于3nm,小于等于5nm，In组分范围为10％～15％的InGaN 层。
以上第三最后量子垒层至第五最后量子垒层均为InGaN材料，采用In 组分递增的模式进行生长，可以降低价带中的有效势垒高度，进一步延缓电子穿越速度，减小漏电的同时也增加了空穴的注入，最终使得发光芯片的光电特性得到提升。
本实施例提供的发光芯片的外延结构制作方法生长的最后一个量子垒层中，除了包括基础量子垒层(例如GaN层)外，还包括生长于基础量子垒层上(例如AlN层和InGaN层中的至少一种)，用于防止电子越过电子阻挡层的附加量子垒层；生长的GaN层可以保证好晶体质量，增加发光效率和空穴注入效率；而生长的AlN层和InGaN层中的至少一种由于防止电子越过电子阻挡层的附加量子垒层，可避免电子严重泄露，保证多量子发光区的空穴供应，提升内量子效率，改善发光芯片的反向特性，并可提升发光芯片的可靠性，以及延长发光芯片的寿命。
本发明又一可选实施例：
本实施例提供了一种显示背板，该显示背板包括背板主体，背板主体上设置有多个固晶区，显示背板还包括设置于该固晶区内的发光芯片，且至少一颗发光芯片采用如上实施例中所示的发光芯片，其相对现有显示背板，出光效率更高，显示效果更好，用户体验的满意度更好。
本实施例还提供了一种显示装置，该显示装置可以各种采用如上所示的发光芯片制作的显示背板进行显示的电子装置，例如可包括但不限于各种智能移动终端，车载终端、PC、显示器、电子广告板等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种发光芯片的外延结构，包括多量子阱发光层和电子阻挡层，其特征在于，所述多量子阱发光层包括交替生长的量子阱层和量子垒层；
所述量子垒层中，最后生长的量子垒层包括基础量子垒层，以及生长于所述基础量子垒层上用于防止电子越过所述电子阻挡层的附加量子垒层。
2.如权利要求1所述的发光芯片的外延结构，其特征在于，所述基础量子垒层包括GaN层，所述附加量子垒层包括生长在所述GaN层上的AlN层。
3.如权利要求2所述的发光芯片的外延结构，其特征在于，所述附加量子垒层还包括生长在所述AlN层上的InGaN层。
4.如权利要求1所述的发光芯片的外延结构，其特征在于，所述基础量子垒层包括GaN层，所述附加量子垒层包括生长在所述GaN层上的InGaN层。
5.如权利要求3或4所述的发光芯片的外延结构，其特征在于，所述InGaN层包括至少两层In组分不同的InGaN子层，所述至少两层InGaN子层中，In组分最低的InGaN子层靠近所述GaN层，In组分最高的InGaN子层远离所述GaN层。
6.如权利要求5所述的发光芯片的外延结构，其特征在于，所述InGaN层包括In组分逐渐递增的第一InGaN子层，第二InGaN子层和第三InGaN子层，所述第一InGaN子层靠近所述GaN层，所述第二InGaN子层生长于所述第一InGaN子层之上，所述第三InGaN子层生长于所述第二InGaN子层之上。
7.如权利要求6所述的发光芯片的外延结构，其特征在于，所述第一InGaN子层中的In组分为1％～5％，所述第二InGaN子层的In组分为5％～8％，所述第三InGaN子层的In组分为9％～15％。
8.如权利要求5所述的发光芯片的外延结构，其特征在于，所述至少两层InGaN子层中，至少一层InGaN子层的厚度为1nm～5nm。
9.如权利要求2或3所述的发光芯片的外延结构，其特征在于，所述GaN层的厚度为5nm～15nm，所述AlN层的厚度为1nm～5nm。
10.一种发光芯片，其特征在于，所述发光芯片包括如权利要求1-9任一项所述的外延结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110279317.3A CN114038956A (zh) | 2021-03-16 | 2021-03-16 | 发光芯片及其外延结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110279317.3A CN114038956A (zh) | 2021-03-16 | 2021-03-16 | 发光芯片及其外延结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114038956A true CN114038956A (zh) | 2022-02-11 |
Family
ID=80134246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110279317.3A Pending CN114038956A (zh) | 2021-03-16 | 2021-03-16 | 发光芯片及其外延结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038956A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134732A (zh) * | 2014-07-24 | 2014-11-05 | 映瑞光电科技(上海)有限公司 | 一种改善GaN基LED效率下降的外延结构 |
| WO2017071400A1 (zh) * | 2015-10-28 | 2017-05-04 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
| CN109360876A (zh) * | 2018-08-31 | 2019-02-19 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
-
2021
- 2021-03-16 CN CN202110279317.3A patent/CN114038956A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134732A (zh) * | 2014-07-24 | 2014-11-05 | 映瑞光电科技(上海)有限公司 | 一种改善GaN基LED效率下降的外延结构 |
| WO2017071400A1 (zh) * | 2015-10-28 | 2017-05-04 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
| CN109360876A (zh) * | 2018-08-31 | 2019-02-19 | 华灿光电（浙江）有限公司 | 一种发光二极管的外延片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8546787B2 (en) | Group III nitride based quantum well light emitting device structures with an indium containing capping structure | |
| US7692182B2 (en) | Group III nitride based quantum well light emitting device structures with an indium containing capping structure | |
| CN101552315B (zh) | 氮化物半导体发光器件及其制造方法 | |
| JP3424629B2 (ja) | 窒化物半導体素子 | |
| JP3427265B2 (ja) | 窒化物半導体素子 | |
| JP2000216432A (ja) | 窒化ガリウム系化合物半導体素子 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN103972335A (zh) | Led外延层结构及具有该结构的led芯片 | |
| US20120273758A1 (en) | Nitride semiconductor light-emitting diode device | |
| CN116741905B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| JP2000133883A (ja) | 窒化物半導体素子 | |
| CN116504896A (zh) | 一种发光二极管外延片及其制备方法、发光二极管 | |
| CN116825913A (zh) | 一种发光二极管外延片及制备方法、led | |
| US8030667B2 (en) | Nitride semiconductor light emitting diode | |
| CN106328788A (zh) | GaN基LED外延结构及其制造方法 | |
| CN115863501A (zh) | 一种发光二极管外延片及其制备方法 | |
| CN117393671B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| JP2003204078A (ja) | 窒化物半導体素子 | |
| CN114038956A (zh) | 发光芯片及其外延结构 | |
| CN103035790A (zh) | 一种发光二极管外延片及其制备方法 | |
| JP3271661B2 (ja) | 窒化物半導体素子 | |
| CN210182401U (zh) | 发光二极管外延片、发光二极管、显示装置 | |
| CN114141917A (zh) | 一种低应力GaN基发光二极管外延片及其制备方法 | |
| WO2022193138A1 (zh) | 发光芯片的外延结构及其制作方法、发光芯片 | |
| KR101628233B1 (ko) | 발광 다이오드 및 이를 포함하는 발광 소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220211 |