CN114020511A - 基于fpga的故障检测方法、装置、设备及可读存储介质 - Google Patents

基于fpga的故障检测方法、装置、设备及可读存储介质 Download PDF

Info

Publication number
CN114020511A
CN114020511A CN202111293879.XA CN202111293879A CN114020511A CN 114020511 A CN114020511 A CN 114020511A CN 202111293879 A CN202111293879 A CN 202111293879A CN 114020511 A CN114020511 A CN 114020511A
Authority
CN
China
Prior art keywords
data
fpga
fault
detected
fault detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111293879.XA
Other languages
English (en)
Inventor
聂泳忠
寇强
李红星
陈洪艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fatri Xi'an Testing & Control Technologies Co ltd
Original Assignee
Fatri Xi'an Testing & Control Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fatri Xi'an Testing & Control Technologies Co ltd filed Critical Fatri Xi'an Testing & Control Technologies Co ltd
Priority to CN202111293879.XA priority Critical patent/CN114020511A/zh
Publication of CN114020511A publication Critical patent/CN114020511A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0775—Content or structure details of the error report, e.g. specific table structure, specific error fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3447—Performance evaluation by modeling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3452—Performance evaluation by statistical analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Probability & Statistics with Applications (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及数据检测技术领域，公开了一种基于FPGA的故障检测方法、装置、设备及可读存储介质。其中，该方法包括：获取待检测数据；将待检测数据输入至故障检测模型划分待检测数据，得到待检测数据对应的检测类别，其中，故障检测模型基于样本检测数据及其对应故障类别确定；判断待检测数据是否满足检测类别对应的预设条件；当待检测数据不满足预设条件时，生成待检测数据对应的故障检测结果。通过实施本发明，实现了基于FPGA的数据采集***的故障诊断，即使对于没有JTAG接口的FPGA而言通过故障检测模型即可实现故障的精准检测，无需进行功能调试，简化了FPGA的调试流程。

Description

基于FPGA的故障检测方法、装置、设备及可读存储介质
技术领域
本发明涉及数据检测技术领域，具体涉及一种基于FPGA的故障检测方法、装置、设备及可读存储介质。
背景技术
基于FPGA的数据采集***广泛应用于军事应用、国防建设、航空航天以及工业控制等领域，随着传感器技术和通信技术的快速发展，对于数据的采样精度以及故障检测要求也越来越高。然而，现有基于FPGA的数据采集***的故障检测主要是通过JTAG进行***功能调试以实现故障分析，但对于没有JTAG接口的FPGA而言，其数据采集***难以进行故障分析，只能采用计算机进行监测，而计算机体积大、不利于实时性操作，因此，现有基于FPGA的数据采集***难以快速定位***故障，从而导致难以及时修复***故障。
发明内容
有鉴于此，本发明实施例提供了一种基于FPGA的故障检测方法、装置、设备及可读存储介质，以解决现有基于FPGA的数据采集***难以快速定位***故障的问题。
根据第一方面，本发明实施例提供了一种基于FPGA的故障检测方法，包括：获取待检测数据；将所述待检测数据输入至故障检测模型划分所述待检测数据，得到所述待检测数据对应的检测类别，其中，所述故障检测模型基于样本检测数据及其对应故障类别确定；判断所述待检测数据是否满足所述检测类别对应的预设条件；当所述待检测数据不满足所述预设条件时，生成所述待检测数据对应的故障检测结果。
本发明实施例提供的基于FPGA的故障检测方法，通过获取待检测数据，将待检测数据输入至故障检测模型，由故障检测模型对待检测数据进行类别划分，以得到各个检测类别对应的待检测数据，当待检测数据不满足检测类别对应的预设条件时，生成相应的故障检测结果；其中，故障检测模型基于样本检测数据及其对应故障类别确定。该方法能够实现基于FPGA的数据采集***的故障诊断，即使对于没有JTAG接口的FPGA而言通过故障检测模型即可实现故障的精准检测，无需进行功能调试，简化了FPGA的调试流程。
结合第一方面，在第一方面的第一实施方式中，所述检测类别包括采样率，所述判断所述待检测数据是否满足所述检测类别对应的预设条件，包括：获取用于表征所述采样率的第一参数；判断所述第一参数的值是否满足所述采样率对应的第一预设值。
结合第一方面，在第一方面的第二实施方式中，所述检测类别包括时间戳，所述判断所述待检测数据是否满足所述检测类别对应的预设条件，包括：获取用于表征所述时间戳的第二参数；判断所述第二参数的值是否满足所述时间戳对应的第二预设值。
结合第一方面，在第一方面的第三实施方式中，所述检测类别包括数据帧，所述判断所述待检测数据是否满足所述检测类别对应的预设条件，包括：获取用于表征所述数据帧的第三参数；判断所述第三参数是否满足所述数据帧对应的预设连续性条件。
结合第一方面，在第一方面的第四实施方式中，所述检测类别包括数据采集，所述判断所述待检测数据是否满足所述检测类别对应的预设条件，包括：获取用于表征所述数据采集的第四参数；判断所述第四参数是否满足所述数据采集对应的预设异常条件。
本发明实施例提供的基于FPGA的故障检测方法，通过对数据采集***的常见故障进行自动检测，无需相关人员进行故障诊断，节省了故障诊断的人力与物力，同时通过自动化故障检测，提高了故障检测效率。
结合第一方面或第一方面第一实施方式至第四实施方式中的任一实施方式，在第一方面的第五实施方式中，所述生成所述待检测数据对应的故障检测结果，包括：获取不满足所述预设条件的故障数据，确定所述故障数据对应的故障类别；生成对应于所述故障类别的故障检测结果。
结合第一方面，在第一方面的第六实施方式中，所述方法还包括：生成对应于所述故障检测结果的检测日志；发送所述检测日志至显示终端，所述显示终端用于显示所述检测日志中的故障检测结果。
本发明实施例提供的基于FPGA的故障检测方法，通过对生成故障检测结果的检测日志，以判断基于FPGA的数据采集***的故障原因，当数据采集***安装在外场时，该方法无需相关人员到现场即可快速进行故障诊断，提高了故障检测效率。
根据第二方面，本发明实施例提供了一种基于FPGA的故障检测***，包括：FPGA，所述FPGA用于执行第一方面或第一方面任一实施方式所述的基于FPGA的故障检测方法；显示终端，与所述FPGA通信连接，所述显示终端用于显示故障检测结果。
本发明实施例提供的基于FPGA的故障检测***，通过获取待检测数据，将待检测数据输入至故障检测模型，得到故障检测结果，将故障检测结果发送至显示终端，以使显示终端对当前的故障检测结果进行显示。该***实现了基于FPGA的数据采集***的故障诊断，对于没有JTAG接口的FPGA而言，通过故障检测模型即可实现数据采集***的故障精准检测，无需进行功能调试，避免了FPGA资源逻辑资源占用率过高而影响数据采集***的故障检测。
根据第三方面，本发明实施例提供了一种电子设备，包括：存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行第一方面或第一方面任一实施方式所述的基于FPGA的故障检测方法。
根据第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使计算机执行第一方面或第一方面任一实施方式所述的基于FPGA的故障检测方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的基于FPGA的故障检测方法的流程图；
图2是根据本发明实施例的基于FPGA的故障检测方法的另一流程图；
图3是根据本发明实施例的基于FPGA的故障检测方法的另一流程图；
图4是根据本发明实施例的基于ZYNQ FPGA的数据采集***的示意图；
图5是根据本发明实施例的FPGA的故障诊断模型的示意图；
图6是根据本发明实施例的FPGA与显示终端的通信示意图；
图7是根据本发明实施例的数据帧的故障检测示意图；
图8是根据本发明实施例的基于FPGA的故障检测***的结构框图；
图9是本发明实施例提供的电子设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有基于FPGA的数据采集***的故障检测主要是通过JTAG进行***功能调试以实现故障分析，但对于没有JTAG接口的FPGA而言，其数据采集***难以进行故障分析，只能采用计算机进行监测，而计算机体积大、不利于实时性操作，因此，现有基于FPGA的数据采集***难以快速精准进行故障诊断。
基于此，本发明技术方案在FPGA中设置故障检测模型，通过故障检测模型对基于FPGA的数据采集***进行故障检测，无需进行JTAG调试即可实现故障的精准检测。
根据本发明实施例，提供了一种基于FPGA的故障检测方法的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机***中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种基于FPGA的故障检测方法，可用于电子设备，如FPGA、ZYNQ FPGA、基于FPGA的数据采集设备等，图1是根据本发明实施例的基于FPGA的故障检测的流程图，如图1所示，该流程包括如下步骤：
S11，获取待检测数据。
待检测数据为FPGA采集到的数据，用于表征数据采集***是否发生故障。具体地，基于FPGA的数据采集***中，FPGA通常与AD芯片连接，AD芯片可以将其接收到数据进行模数转换，得到数据信号，并将该数字信号发送FPGA进行数据采集。
以基于ZYNQ FPGA的数据采集***为例，如图4所示，核心控制器型号选择ZYNQFPGA，在该***中分别对ZYNQ FPGA的PL部分和PS部分进行逻辑***设计如下：PL部分负责接收ADC芯片的转换结果数据和控制PL与PS之间的AXI总线，主要功能模块包括AD采集模块、FIFO缓存器、DMA数据传输控制、AXI4控制器、用户配置模块；PS部分负责控制DDR3数据读写、通过以太网把数据发送到上位机(PC机)。
其中，ADC芯片主要由DDS芯片与AD芯片组成。DDS芯片为ADC芯片提供***时钟，AD芯片实现模数转换功能，将转换后的数字信号发送到ZYNQ FPGA进行数据采集与传输，DDS芯片能输出不同时钟频率，ZYNQ FPGA可以控制与AD芯片相配合以输出非整数采样率，例如12.8KSPS、25.6KSPS、51.2KSPS等采样率，由此实现了输出采样率支持整整数采样率和非整数采样率。
其中，用户配置模块用于ZYNQ FPGA PS侧通过AXI4-Lite总线以寄存器的方式配置PL侧的相关参数，包括AD启停控制、AD采样率、AD组包长度配置等。
其中，AD采集模块负责接收ADC芯片发送的转换数据并进行数据位宽转换，此处AD采集模块可以选用采集精度为24位的AD7768芯片进行数据位宽的转换。
其中，FIFO缓存器负责缓存AD采集模块的转换数据，并进行时钟域数据转换；DMA传输模块负责接收FIFO数据进行数据传输，进行协议转换，把AXI4-Stream协议数据转换为AXI4总线数据并通过HP高速接口存储到PS一侧的DDR3存储芯片中；AXI4控制器可以选择ZYNQ处理器的高性能接口HP，通过AXI4总线将读写的数据和地址发送到PS内部的存储控制器，存储控制器根据地址和数据对DDR3进行读写操作。
其中，PL侧的IP核(ZYNQ处理器模块)负责配置***接口、时钟、中断、DDR型号，***接口包括SPI、IIC、UART、SD、QSPI、GPIO等，ZYNQ处理器模块属于PL一侧的IP核(知识产权)，直接调用配置相关参数即可。
其中，文件***模块可以直接操作SD0接口上的eMMC或SD卡，数据写入SD卡时需要经其他数据类型转换为字符串类型；PC机负责下载FPGA流文件、以太网接口调试、串口接口调试、数据显示使用等。
S12，将待检测数据输入至故障检测模型划分待检测数据，得到待检测数据对应的检测类别，其中故障检测模型基于样本检测数据及其对应故障类别确定。
故障检测模型可以基于样本检测数据及其对应故障类别训练得到，其中样本检测数据包括正常样本数据和异常样本数据，故障类别为异常样本数据所对应采集故障，例如采样率异常、时间戳异常等。故障检测模型也可以是ZYNQ FPGA的PS侧调试程序的固化文件(bit文件或二进制文件)，ZYNQ FPGA的PS侧可以将该固化文件存放在QSPI Flash中，一次存储即可，上电自加载该固化文件进行故障检测，由此无需通过JTAG接口固化程序。
当FPGA逻辑资源占用率高于80％时，在其添加JTAG调试信号后，FPGA资源利用率将会超过100％，导致不能产生待调试信号的固化文件，更谈不上在线调试。现有在线调试抓取信号的方式需要占用FPGA片上的存储空间，变相地增加了FPGA的逻辑量进而容易导致FPGA时序不满足。由于FPGA片上的存储空间有限，因此将会出现无法采集存储所需信号的问题。通过故障检测模型进行故障检测时无需通过JTAG调试，即FPGA无需设置JTAG接口即可进行故障诊断，由此无需添加JTAG调试信号，从而降低了FPGA的逻辑资源占用率。
检测类别用于表征故障类别，对于导致同一种故障的多种待检测数据而言，故障检测模型可以将其归为同一检测类别。由于ZYNQ FPGA的PL侧负责数据采集，PS侧只是接收数据与传输数据，因此，引起数据采集***的故障原因主要发生在PL侧。如图5所示，ZYNQFPGA的PL侧将其采集数据传输至故障诊断模型，该故障诊断模型则可以对采集数据进行故障诊断，并将故障诊断结果通过AXI4-Lite总线实时传输到ZYNQ FPGA的PS侧。例如，ZYNQFPGA的PL侧所采集的待检测数据可以包括ADC芯片转换个数、工作时钟上升沿个数或下降沿个数、中断个数、采集启停次数等多种。具体地，检测类别可以包括采样率、时间戳、数据帧等，ZYNQ FPGA的PL侧可以将其采集到的待检测数据发送至故障检测模型，以使故障检测模型对待检测数据进行划分，确定待检测数据所属的检测类别。检测类别可以根据实际数据采集***进行增加或减少，此处不作具体限定。
其中，PL侧为FPGA逻辑部分，PS侧为ARM处理器，其ARM处理器可以通过以太网实现数据采集***的远程故障诊断，只要该数据采集***接入以太网，就可以通过以太网进行远程故障诊断，不需要现场排查故障。
S13，判断待检测数据是否满足检测类别对应的预设条件。
预设条件为数据采集***的正常条件。FPGA中的故障检测模型在接收到PL侧输入的待检测数据并在确定待检测数据对应的检测类别后，其可以调用各个检测类别对应的预设条件，并将待检测数据与预设条件进行对比，以确定待检测数据是否满足检测类别对应的预设条件。当待检测数据不满足预设条件时，执行步骤S14，否则说明待检测数据正常。
S14，生成待检测数据对应的故障检测结果。
当待检测数据不满足预设条件时，FPGA中的故障检测模型可以记录不满足预设条件的待检测数据，生成对应于不满足预设条件的待检测数据所对应的故障检测结果，以便技术人员能够根据该故障检测结果定位***故障位置进行***修复。
本实施例提供的基于FPGA的故障检测方法，通过获取待检测数据，将待检测数据输入至故障检测模型，由故障检测模型对待检测数据进行类别划分，以得到各个检测类别对应的待检测数据，当待检测数据不满足检测类别对应的预设条件时，生成相应的故障检测结果；其中，故障检测模型基于样本检测数据及其对应故障类别确定。该方法能够实现基于FPGA的数据采集***的故障诊断，即使对于没有JTAG接口的FPGA而言通过故障检测模型即可实现故障的精准检测，无需进行功能调试，简化了FPGA的调试流程。
在本实施例中提供了一种基于FPGA的故障检测方法，可用于电子设备，如FPGA、ZYNQ FPGA、基于FPGA的数据采集设备等，图2是根据本发明实施例的基于FPGA的故障检测的流程图，如图2所示，该流程包括如下步骤：
S21，获取待检测数据。详细说明参见上述实施例对应步骤S11的相关描述，此处不再赘述。
S22，将待检测数据输入至故障检测模型划分待检测数据，得到待检测数据对应的检测类别，其中故障检测模型基于样本检测数据及其对应故障类别确定。详细说明参见上述实施例对应步骤S12的相关描述，此处不再赘述。
S23，判断待检测数据是否满足检测类别对应的预设条件。
具体地，当检测类别为采样率时，上述步骤S23可以包括：
(1)获取用于表征采样率的第一参数。
用于表征采样率的第一参数包括ADC芯片采样率、DDS芯片工作时钟、ADC工作时钟以及连续两帧数据的时间戳之差。FPGA中的故障检测模型可以对其接收到的多种采集数据进行识别，从中确定出用于表征采样率的第一参数。
(2)判断第一参数的值是否满足采样率对应的第一预设值。
第一预设值可以根据当前数据采集***的配置信息确定，具体地，可以将ADC芯片采样率配置为12.8KSPS，将DDS芯片工作时钟配置为10MHz，将ADC芯片工作时钟配置为13.1072MHz，连续两帧数据的时间戳之差设置为50000us，故障检测模型可以将用于表征采样率的ADC芯片采样率、DDS芯片工作时钟、ADC芯片工作时钟以及连续两帧数据的时间戳之差分别与12.8KSPS、10MHz、13.1072MHz与50000us进行比较，判断其是否满足采样率对应的第一预设值。ADC芯片采样率可以根据ADC芯片的转换有效个数确定，DDS芯片工作时钟可以通过统计其工作时钟的上升沿或下降沿个数确定；ADC芯片工作时钟可以通过统计其工作时钟的上升沿或下降沿个数确定，本领域技术人员可以根据实际需要确定统计方法，此处不作具体限定。
相应地，若ADC芯片采样率配置为12.8KSPS，则1秒内应可以统计12800个计数值，若统计到其他计数器值，可以判定ADC芯片采样率异常；若DDS芯片工作时钟为10MHz，则1秒内应可以统计10000000个计数值，若统计到其他计数器值，表示DDS芯片工作异常，而DDS芯片工作异常会导致ADC芯片工作时钟异常，此时可以判定ADC芯片采样率异常；若ADC芯片工作时钟为13.1072MHz，则1秒内应可以统计到13107200个计数值，若统计到其他计数器值，表示ADC芯片工作异常，判定ADC芯片采样率异常；ZYNQ FPGA的PL侧以组帧的形式将采集数据发送到PS侧，每一帧是50ms的数据量且每帧都会携带时间戳，若连续两帧数据包的时间戳之差不等于50000us，表示ADC芯片采集异常或ADC芯片工作异常或者DDS芯片工作异常，判定ADC芯片采样率异常。
具体地，当检测类别为时间戳时，上述步骤S222可以包括：
(1)获取用于表征时间戳的第二参数。
用于表征时间戳的第二参数包括FPGA工作时钟、秒脉冲数量以及连续两帧数据的时间戳之差。FPGA中的故障检测模型可以对其接收到的多种采集数据进行识别，从中确定出用于表征时间戳的第二参数。
(2)判断第二参数的值是否满足时间戳对应的第二预设值。
第二预设值可以根据当前数据采集***的配置信息确定，具体地，可以将FPGA工作时钟配置为10MHz，将秒脉冲数量配置为30个，连续两帧数据的时间戳之差设置为50000us，故障检测模型可以将用于表征时间戳的FPGA工作时钟、秒脉冲数量以及连续两帧数据的时间戳之差分别与10MHz、30与50000us进行比较，判断其是否满足时间戳对应的第二预设值。其中，FPGA工作时钟可以通过统计其工作时钟的上升沿或下降沿个数确定；秒脉冲数量可以通过秒脉冲上升沿个数确定，本领域技术人员可以根据实际需要确定统计方法，此处不作具体限定。
相应地，若FPGA工作时钟为10MHz，则1秒内应可以统计10000000个计数值，若统计到其他计数器值，判定时间戳异常，因为***时间戳更新与维护依靠FPGA工作时钟10MHz；DDS芯片工作时钟需要10MHz，来源于FPGA工作时钟10MHz，若FPGA工作时钟异常，则DDS芯片工作时钟异常，DDS芯片为ADC芯片提供时钟，则ADC芯片工作异常，判定ADC芯片采样率异常；若秒脉冲数量配置为30个，表示30秒内可以统计30个计数值，若统计到其他计数器值，判定时间戳异常，因为秒脉冲定期同步时间戳；ZYNQ FPGA的PL侧以组帧的形式将采集数据发送到PS侧，每一帧是50ms的数据量且每帧都会携带时间戳，若连续两帧数据包的时间戳之差不等于50000us，表示秒脉冲数量异常或者FPGA时钟工作异常或者ADC芯片采样率异常，而秒脉冲数量异常或FPGA时钟工作异常或ADC芯片采样率异常均会导致时间戳异常。
具体地，当检测类别为数据帧时，上述步骤S222可以包括：
(1)获取用于表征数据帧的第三参数。
用于表征数据帧的第三参数包括发送中断的数量、连续两帧的帧号连续性以及连续两帧数据的时间戳之差。FPGA中的故障检测模型可以对其接收到的多种采集数据进行识别，从中确定出用于表征数据帧的第三参数。
(2)判断第三参数是否满足数据帧对应的预设连续性条件。
预设连续性条件为每帧序号为连续递增数据。具体地，故障检测模型可以将用于表征数据帧的发送中断的数量、连续两帧的帧号连续性以及连续两帧数据的时间戳之差与预设连续性条件进行比较，判断其是否满足预设连续性条件。
具体地，可以通过统计发送中断的次数确定ZYNQ FPGA的PL侧向PS侧发送数据时是否丢帧。ZYNQ FPGA的PL侧向PS侧每发送一帧数据，FPGA发送一次中断，若PL侧的发送中断次数不更新，则可以认为PL侧的ADC采集出现异常，若PL侧发送中断的次数与PS侧接收中断的次数不一致，则判定数据帧传输出现了丢帧现象。
具体地，可以检测连续两帧的序号是否为连续递增。ZYNQ FPGA的PL侧向PS侧发送数据，每帧序号为连续递增数据，若连续两帧之间的序号不一致，N加1，若N＝0，则认为数据帧并未丢失。
具体地，连续两帧数据的时间戳之差可以设置为50000us，ZYNQ FPGA的PL侧以组帧的形式将采集数据发送到PS侧，每一帧是50ms的数据量且每帧都会携带时间戳，若连续两帧数据包的时间戳之差不等于50000us，表示数据帧传输出现了丢帧现象。
具体地，当检测类别为数据采集时，上述步骤S222可以包括：
(1)获取用于表征数据采集的第四参数。
用于表征数据采集的第四参数包括采集启停次数、ADC芯片采样率切换次数以及ADC芯片采集数据正确性。FPGA中的故障检测模型可以对其接收到的多种采集数据进行识别，从中确定出用于表征数据采集的第四参数。
(2)判断第四参数是否满足数据采集对应的预设异常条件。
预设异常条件用于判定数据采集是否正常。具体地，故障检测模型可以将用于表征数据采集的采集启停次数、ADC芯片采样率切换次数以及ADC芯片采集数据正确性与预设异常条件进行比较，判断其是否满足预设异常条件。
具体地，可以通过统计采集启停次数确定FPGA的参数下发是否异常。ADC芯片进行数据采集可以通过上位机或者上层应用进行采集启停的次数配置，若FPGA接收采集开始的次数或者接收采集停止的次数与配置次数不一致，则判定参数下发异常。
具体地，可以通过统计ADC芯片采样率切换的次数确定FPGA的参数下发是否异常。例如，ADC芯片的采样率可以为12.8KSPS，也可以为25.6KSPS，若FPGA接收到的ADC芯片采样率的配置次数与上位机或上层应用的配置次数不一致，则判定参数下发异常。
具体地，可以通过统计ADC芯片的采样电压值确定采集数据的正确性。例如，ADC芯片的采集电压值3.3V，ADC芯片可以将其原始采集数据的值进行电压值转换，若电压值在3.3V左右，则判定ADC芯片数据采集正确。
S24，生成待检测数据对应的故障检测结果。
具体地，上述步骤S24可以包括：
S241，获取不满足预设条件的故障数据，确定故障数据对应的故障类别。
当待检测数据不满足预设条件时，FPGA中的故障检测模型可以记录不满足预设条件的故障数据，并根据该故障数据与故障类别的对应关系，确定出当前故障数据所属的故障类别。
S242，生成对应于故障类别的故障检测结果。
将不同故障类别的待检测数据分类存储至不同寄存器地址，并调用相应的调试程序以得到对应于故障类别的故障检测结果。
此处以数据采集***的数据帧丢失诊断为例，PL侧将采集数据以帧的形式发送到PS侧，FPGA通过故障检测模型进行故障诊断的方法如下：
a)技术人员在PL侧编写用于故障诊断的调试程序，然后生成该调试程序对应的固化文件(bit文件或二进制文件)，PS侧将该固化文件存放在QSPI Flash中，一次存储即可，此后上电自加载该固化文件，由此不需要通过JTAG接口固化程序，简化了调试流程。
b)技术人员在在PS侧编写用于将故障检测分类存储至不同寄存器地址的调试程序，并以日志或者打印的形式在PC机(显示终端)进行查看，日志文件显示如图7所示，reg1、reg2分别代表PL侧发送的帧数量和PS侧接收的帧数量，两者所对应地址分别为0和4，对应的实时监测数据分别为100和99，对应的判罚标准分别为NO和NO(采集启停时间不一样，发送帧与接收帧不一样，故没有判罚标准，需要人为判罚或者程序判罚)，对应异常结果判断分别为NO和NO(需要人为或者程序判罚)，发送帧数量100与接收帧数量99不一致，说明数据传输过程中发生了丢帧，需进一步分析问题与解决问题。
本实施例提供的基于FPGA的故障检测方法，通过对数据采集***的常见故障进行自动检测，无需相关人员进行故障诊断，节省了故障诊断的人力与物力，同时通过自动化故障检测，提高了故障检测效率。
在本实施例中提供了一种基于FPGA的故障检测方法，可用于电子设备，如FPGA、ZYNQ FPGA、基于FPGA的数据采集设备等，图3是根据本发明实施例的基于FPGA的故障检测的流程图，如图3所示，该流程包括如下步骤：
S31，获取待检测数据。详细说明参见上述实施例对应步骤S11的相关描述，此处不再赘述。
S32，将待检测数据输入至故障检测模型划分待检测数据，得到待检测数据对应的检测类别，其中故障检测模型基于样本检测数据及其对应故障类别确定。详细说明参见上述实施例对应步骤S12的相关描述，此处不再赘述。
S33，判断待检测数据是否满足检测类别对应的预设条件。详细说明参见上述实施例对应步骤S13的相关描述，此处不再赘述。
S34，生成待检测数据对应的故障检测结果。详细说明参见上述实施例对应步骤S14的相关描述，此处不再赘述。
S35，生成对应于故障检测结果的检测日志。
检测日志为ZYNQ FPGA的调试日志，根据该调试日志可以确定基于ZYNQ FPGA的数据采集***的数据采集状态。ZYNQ FPGA的PL侧将其采集数据传输至故障诊断模型，由故障诊断模型对采集数据进行故障诊断，并将故障诊断结果通过AXI4-Lite总线实时传输到ZYNQ FPGA的PS侧。当ZYNQ FPGA的PS侧接收到故障检测结果时，ZYNQ FPGA的PS侧可以生成对应于故障检测结果的检测日志。
S36，发送检测日志至显示终端，该显示终端用于显示检测日志中的故障检测结果。
ZYNQ FPGA的PS侧可以将检测日志发送至显示终端，以使显示终端对检测日志进行显示，技术人员则可以查看数据采集***的检测日志，并根据该检测日志在显示终端上进行在线调试，确定数据采集***的故障检测结果。具体地，在ZYNQ FPGA的PL侧停止数据采集并得到故障检测结果对应的检测日志后，ZYNQ FPGA的PS侧可以通过以太网接口以命令行的形式将故障检测结果打印并显示到显示终端，如图6所示。
本实施例提供的基于FPGA的故障检测方法，通过对生成故障检测结果的检测日志，以判断基于FPGA的数据采集***的故障原因，当数据采集***安装在外场时，该方法无需相关人员到现场即可快速进行故障诊断，提高了故障检测效率。
在本实施例中还提供了一种基于FPGA的故障检测***，该***用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。尽管以下实施例所描述的***较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供一种基于FPGA的故障检测***，如图8所示，包括：
FPGA41，该FPGA用于执行上述实施例所述的基于FPGA的故障检测方法。FPGA可以包括：获取模块，用于获取待检测数据；划分模块，用于将待检测数据输入至故障检测模型划分待检测数据，得到待检测数据对应的检测类别，其中故障检测模型基于样本检测数据及其对应故障类别确定；判断模块，用于判断待检测数据是否满足检测类别对应的预设条件；生成模块，用于生成待检测数据对应的故障检测结果。详细说明参见上述方法实施例的相关描述，此处不再赘述。
显示终端42，与FPGA通信连接，显示终端用于显示故障检测结果。显示终端可以作为上位机(PC机)与FPGA通过以太网接口、串口接口等交互接口相连，以显示FPGA的故障检测结果。
本实施例中的FPGA是以功能单元的形式来呈现，这里的单元是指ASIC电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。
上述各模块的更进一步的功能描述与上述对应实施例相同，在此不再赘述。
本实施例提供的基于FPGA的故障检测***，通过获取待检测数据，将待检测数据输入至故障检测模型，得到故障检测结果，将故障检测结果发送至显示终端，以使显示终端对当前的故障检测结果进行显示。该***实现了基于FPGA的数据采集***的故障诊断，对于没有JTAG接口的FPGA而言，通过故障检测模型即可实现数据采集***的故障精准检测，无需进行功能调试，避免了FPGA资源逻辑资源占用率过高而影响数据采集***的故障检测。
本发明实施例还提供一种电子设备，具有上述图8所示的基于FPGA的故障检测***。
请参阅图9，图9是本发明可选实施例提供的一种电子设备的结构示意图，如图9所示，该电子设备可以包括：至少一个处理器501，例如CPU(Central Processing Unit，中央处理器)，至少一个通信接口503，存储器504，至少一个通信总线502。其中，通信总线502用于实现这些组件之间的连接通信。其中，通信接口503可以包括显示屏(Display)、键盘(Keyboard)，可选通信接口503还可以包括标准的有线接口、无线接口。存储器504可以是高速RAM存储器(Random Access Memory，易挥发性随机存取存储器)，也可以是非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。存储器504可选的还可以是至少一个位于远离前述处理器501的存储装置。其中处理器501可以结合图8所描述的基于FPGA的故障检测***，存储器504中存储应用程序，且处理器501调用存储器504中存储的程序代码，以执行上述任一方法步骤。
其中，通信总线502可以是外设部件互连标准(peripheral componentinterconnect，简称PCI)总线或扩展工业标准结构(extended industry standardarchitecture，简称EISA)总线等。通信总线502可以分为地址总线、数据总线、控制总线等。为便于表示，图9中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
其中，存储器504可以包括易失性存储器(英文：volatile memory)，例如随机存取存储器(英文：random-access memory，缩写：RAM)；存储器也可以包括非易失性存储器(英文：non-volatile memory)，例如快闪存储器(英文：flash memory)，硬盘(英文：hard diskdrive，缩写：HDD)或固态硬盘(英文：solid-state drive，缩写：SSD)；存储器504还可以包括上述种类存储器的组合。
其中，处理器501可以是中央处理器(英文：central processing unit，缩写：CPU)，网络处理器(英文：network processor，缩写：NP)或者CPU和NP的组合。
其中，处理器501还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(英文：application-specific integrated circuit，缩写：ASIC)，可编程逻辑器件(英文：programmable logic device，缩写：PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(英文：complex programmable logic device，缩写：CPLD)，现场可编程逻辑门阵列(英文：field-programmable gate array，缩写：FPGA)，通用阵列逻辑(英文：generic arraylogic,缩写：GAL)或其任意组合。
可选地，存储器504还用于存储程序指令。处理器501可以调用程序指令，实现如本申请图1至图3实施例中所示的基于FPGA的故障检测方法。
本发明实施例还提供了一种非暂态计算机存储介质，所述计算机存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述任意方法实施例中的基于FPGA的故障检测方法的处理方法。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-OnlyMemory，ROM)、随机存储记忆体(Random Access Memory，RAM)、快闪存储器(FlashMemory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种基于FPGA的故障检测方法，其特征在于，包括：
获取待检测数据；
将所述待检测数据输入至故障检测模型划分所述待检测数据，得到所述待检测数据对应的检测类别，其中，所述故障检测模型基于样本检测数据及其对应故障类别确定；
判断所述待检测数据是否满足所述检测类别对应的预设条件；
当所述待检测数据不满足所述预设条件时，生成所述待检测数据对应的故障检测结果。
2.根据权利要求1所述的方法，其特征在于，所述检测类别包括采样率，所述判断所述待检测数据是否满足所述检测类别对应的预设条件，包括：
获取用于表征所述采样率的第一参数；
判断所述第一参数的值是否满足所述采样率对应的第一预设值。
3.根据权利要求1所述的方法，其特征在于，所述检测类别包括时间戳，所述判断所述待检测数据是否满足所述检测类别对应的预设条件，包括：
获取用于表征所述时间戳的第二参数；
判断所述第二参数的值是否满足所述时间戳对应的第二预设值。
4.根据权利要求1所述的方法，其特征在于，所述检测类别包括数据帧，所述判断所述待检测数据是否满足所述检测类别对应的预设条件，包括：
获取用于表征所述数据帧的第三参数；
判断所述第三参数是否满足所述数据帧对应的预设连续性条件。
5.根据权利要求1所述的方法，其特征在于，所述检测类别包括数据采集，所述判断所述待检测数据是否满足所述检测类别对应的预设条件，包括：
获取用于表征所述数据采集的第四参数；
判断所述第四参数是否满足所述数据采集对应的预设异常条件。
6.根据权利要求2-5任一项所述的方法，其特征在于，所述生成所述待检测数据对应的故障检测结果，包括：
获取不满足所述预设条件的故障数据，确定所述故障数据对应的故障类别；
生成对应于所述故障类别的故障检测结果。
7.根据权利要求1所述的方法，其特征在于，还包括：
生成对应于所述故障检测结果的检测日志；
发送所述检测日志至显示终端，所述显示终端用于显示所述检测日志中的故障检测结果。
8.一种基于FPGA的故障检测***，其特征在于，包括：
FPGA，所述FPGA用于执行权利要求1-7任一项所述的基于FPGA的故障检测方法；
显示终端，与所述FPGA通信连接，所述显示终端用于显示故障检测结果。
9.一种电子设备，其特征在于，包括：
存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1-7任一项所述的基于FPGA的故障检测方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使计算机执行权利要求1-7任一项所述的基于FPGA的故障检测方法。
CN202111293879.XA 2021-11-03 2021-11-03 基于fpga的故障检测方法、装置、设备及可读存储介质 Pending CN114020511A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111293879.XA CN114020511A (zh) 2021-11-03 2021-11-03 基于fpga的故障检测方法、装置、设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111293879.XA CN114020511A (zh) 2021-11-03 2021-11-03 基于fpga的故障检测方法、装置、设备及可读存储介质

Publications (1)

Publication Number Publication Date
CN114020511A true CN114020511A (zh) 2022-02-08

Family

ID=80060121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111293879.XA Pending CN114020511A (zh) 2021-11-03 2021-11-03 基于fpga的故障检测方法、装置、设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN114020511A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220972A (zh) * 2022-06-07 2022-10-21 中科驭数（北京）科技有限公司 设备故障检测方法、装置、设备及计算机可读存储介质
CN115576738A (zh) * 2022-12-08 2023-01-06 中诚华隆计算机技术有限公司 一种基于芯片分析实现设备故障确定的方法及***
CN115695153A (zh) * 2023-01-03 2023-02-03 长沙莫之比智能科技有限公司 一种can通信监测和异常自动恢复方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220972A (zh) * 2022-06-07 2022-10-21 中科驭数（北京）科技有限公司 设备故障检测方法、装置、设备及计算机可读存储介质
CN115576738A (zh) * 2022-12-08 2023-01-06 中诚华隆计算机技术有限公司 一种基于芯片分析实现设备故障确定的方法及***
CN115576738B (zh) * 2022-12-08 2023-03-03 中诚华隆计算机技术有限公司 一种基于芯片分析实现设备故障确定的方法及***
CN115695153A (zh) * 2023-01-03 2023-02-03 长沙莫之比智能科技有限公司 一种can通信监测和异常自动恢复方法

Similar Documents

Publication Publication Date Title
CN114020511A (zh) 基于fpga的故障检测方法、装置、设备及可读存储介质
CN101778307B (zh) 机顶盒功能测试装置
CN112148515B (zh) 一种故障定位方法、***、装置、介质和设备
CN103069289B (zh) 包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及方法
CN101393234B (zh) 波形自动量测***及方法
CN103995764B (zh) 一种具有串行总线协议连续触发功能的逻辑分析仪
US20090089623A1 (en) Event timing analyzer for a system of instruments and method of analyzing event timing in a system of intruments
US8996928B2 (en) Devices for indicating a physical layer error
CN103140769A (zh) 包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及其方法
CN109976959A (zh) 一种用于服务器故障检测的便携式设备及方法
US20210111967A1 (en) Graphical user interface for traffic capture and debugging tool
JP2023100844A (ja) 集積回路のためのロジックアナライザ
CN115480976A (zh) 一种软硬件协同片上***诊断方法
CN116185788A (zh) 用于soc***的调试或性能分析的可视化***
CN109471763B (zh) 抓取NVME硬盘trace的方法、装置、设备及***
CN115514590B (zh) 电动载具部件、电动载具数据收集***及电动载具数据收集方法
CN210863959U (zh) 一种基于fpga电气信号检测的主板自检装置
TWI628450B (zh) Reliability and performance analysis system
US11275356B2 (en) Input-output control unit, PLC and data control method
CN201037955Y (zh) 一种基于ttcan的燃料电池汽车整车通讯网络测试装置
CN110261761B (zh) 一种基于fpga电气信号检测的主板自检装置及方法
CN202267870U (zh) 一种事件顺序记录***的测试分析装置
CN114416452A (zh) 片上***诊断方法和装置
CN108540364A (zh) 一种基于cpld技术的mvb总线数据解码及收集方法
CN110971483B (zh) 一种压力测试的方法、装置及计算机***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination