CN114004188A - 晶片灵敏度确定和通信 - Google Patents

晶片灵敏度确定和通信 Download PDF

Info

Publication number
CN114004188A
CN114004188A CN202110851400.3A CN202110851400A CN114004188A CN 114004188 A CN114004188 A CN 114004188A CN 202110851400 A CN202110851400 A CN 202110851400A CN 114004188 A CN114004188 A CN 114004188A
Authority
CN
China
Prior art keywords
mask
wafer
sensitivity
chip design
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110851400.3A
Other languages
English (en)
Inventor
T·塞西尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN114004188A publication Critical patent/CN114004188A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本公开涉及晶片灵敏度确定和通信。例如，一种方法包括：接收集成电路(IC)芯片设计，并且通过一个或多个处理器根据IC芯片设计生成晶片图像和晶片目标。该方法还包括通过一个或多个处理器基于确定晶片图像和晶片目标会聚而生成灵敏度信息，并输出灵敏度信息。灵敏度信息与写入掩模相关联，该掩模被写入以用于IC芯片设计。

Description

晶片灵敏度确定和通信
技术领域
本发明涉及生成包括用于光刻制造***的晶片灵敏度信息的掩模设计文件。
背景技术
集成电路(IC)芯片是使用光刻制造***和对应的制造工艺制造的。掩模合成工具用于生成在光刻制造工艺期间使用的掩模设计。掩模写入工具根据掩模设计生成物理掩模。基于由掩模合成工具生成的掩模设计，在IC芯片的制造期间使用物理掩模。掩模合成工具实施光学邻近校正(OPC)和逆光刻技术(ILT)等工艺以生成掩模设计。掩模写入工具生成被光刻扫描仪使用来制造IC芯片的一个或多个掩模。在一个示例中，通过掩模写入工具(设备)生成掩模集合，其中每个掩模限定IC芯片内的不同层。掩模可通过在光刻胶涂覆的掩模坯料上曝光或写入图案来生成。掩模写入工具将掩模坯料暴露于光的图案以在掩模坯料上的感光材料内形成图案。掩模写入工具包括可变形波束(VSB)或多波束掩模写入器(MBMW)。曝光的掩模坯料被显影以生成物理掩模。
发明内容
在一个示例中，一种方法包括接收集成电路(IC)芯片设计，并通过一个或多个处理器根据IC芯片设计生成晶片图像和晶片目标。该方法还包括：通过一个或多个处理器，基于确定晶片图像和晶片目标会聚而生成灵敏度信息，并输出灵敏度信息。灵敏度信息与写入掩模相关联，该掩模被写入以用于IC芯片设计。
在一个示例中，一种非暂态计算机可读介质，包括存储的指令，当由处理器执行时，指令使处理器接收集成电路(IC)芯片设计并根据IC芯片设计生成晶片图像和晶片目标。处理器进一步基于确定晶片图像和晶片目标会聚而生成灵敏度信息，并将灵敏度信息输出到掩模写入设备。
在一个示例中，一种光刻***，包括存储器和与存储器耦合的处理器。处理器被配置为接收集成电路(IC)芯片设计，并根据IC芯片设计生成晶片图像和晶片目标。处理器进一步被配置为基于确定晶片图像和晶片目标会聚而生成灵敏度信息，并将灵敏度信息输出到掩模写入设备。
附图说明
将从下面给出的详细描述和本公开实施例的附图中更充分地理解本公开。附图用于提供对本公开实施例的知识和理解，并且不将本公开的范围限于这些特定实施例。此外，附图不一定按比例绘制。
图1示出了根据一个或多个示例的光刻***的示例框图。
图2示出了根据一个或多个示例的用于确定灵敏度信息的方法的流程图。
图3示出了根据一个或多个示例的用于确定灵敏度信息的方法的流程图。
图4示出了根据一个或多个示例的用于确定灵敏度带的方法的流程图。
图5示出了根据一个或多个示例的示例灵敏度带。
图6示出了根据一个或多个示例的用于确定灵敏度量的方法的流程图。
图7示出了根据一个或多个示例的示例灵敏度量。
图8示出了根据一个或多个示例的用于确定灵敏度梯度的方法的流程图。
图9示出了根据一个或多个示例的示例灵敏度梯度。
图10示出了根据本公开的一些实施例的集成电路的设计和制造期间使用的各种工艺的流程图。
图11示出了本公开实施例可操作的示例计算机***的抽象图。
具体实施方式
本公开的方面涉及晶片灵敏度确定和通信。
光刻制造工艺用于通过将设置在衬底之上的掩模(例如，光掩模)暴露于光的图案来制造集成电路(IC)芯片。掩模通过掩模合成引擎和掩模写入设备生成。光刻制造工艺由光刻制造***执行以制造IC芯片。光刻制造***在制造工艺期间实施掩模合成引擎和掩模写入设备等。掩模合成引擎实施光学邻近校正(OPC)和逆光刻技术(ILT)等工艺来生成掩模。掩模合成引擎基于IC芯片的电路设计来生成掩模设计。例如，掩模合成引擎基于IC芯片的电路设计来确定掩模的多边形(例如，几何形状)，其限定掩模内的光阑(或开口或孔)的图案。
在掩模写入工艺期间，基于掩模设计生成掩模。掩模写入设备包括可变形波束(VSB)工具或多波束掩模写入器(MBMW)工具。在制造工艺期间，掩模被设置在晶片(或衬底)之上。将紫外线或其它类型的光施加于晶片。掩模在不对应于光阑的区域中阻挡光，并且允许光通过对应于光阑的区域。当光通过光阑时，光在对应区域中曝光晶片上的感光材料。曝光(或未曝光)区域被显影以去除部分光刻胶材料，在晶片上生成图案。然后，将图案化的晶片暴露于蚀刻和/或沉积工艺，以制造IC芯片。
在许多光刻制造***中，在掩模合成引擎和掩模写入设备之间存在分离，使得掩模合成和掩模写入设备彼此独立地实施，使得两者之间的紧密耦合变得困难。在许多实例中，在掩模设计到晶片制造工艺流程中，掩模合成引擎生成掩模设计并将包含掩模设计的文件传送到掩模写入设备。例如，从掩模合成引擎向掩模写入设备传送光刻信息。掩模写入设备利用光刻信息来写入复制由掩模设计文件的掩模几何形状指示的掩模形状的物理掩模。在掩模写入工艺期间，在物理掩模内可能发生误差。这些误差会对最终的IC芯片产生负面影响。然而，由于掩模合成引擎和掩模写入设备彼此独立，并且掩模写入设备不知道IC芯片设计细节，因此掩模写入设备不知道在掩模写入工艺中引入的误差对最终IC芯片的影响。
以下，描述了改进的光刻制造工艺。例如，在掩模设计阶段期间，确定对应的灵敏度(例如，掩模或晶片灵敏度)。灵敏度指示掩模的不同区域在最终IC芯片上的相对重要性。灵敏度从掩模合成引擎传送到掩模写入设备。例如，掩模合成引擎将灵敏度信息打包成压缩文件格式，然后被传送到掩模写入设备。因此，与其他掩模生成工艺相比，掩模写入设备可以在生成掩模时利用灵敏度信息来制造具有更高质量晶片的掩模，从而减少计算和运行时间影响。
掩模写入设备使用灵敏度信息来确定掩模的不同部分的相对重要性。掩模写入设备确定掩模的哪些部分将使用更精确的写入算法来形成，并且掩模的哪些部分可使用速度增加且简化但具有较低精度的写入算法来形成。掩模写入设备使用灵敏度信息来确定掩模写入工艺对所制造的IC芯片的影响，并且针对晶片质量(附加地或备选地，掩模质量)优化掩模。在各种示例中，与不确定和使用灵敏度信息的IC芯片制造工艺相比，确定和传送灵敏度信息(使得在掩模写入工艺期间使用灵敏度信息)实现了更高的成品率和更成功的投产。
图1示出了根据一个或多个示例的光刻***100。光刻***100包括掩模合成引擎110和掩模写入设备120。此外，光刻***100还可以包括光刻扫描设备130。光刻扫描设备130是可选的，并且在一些示例中，省略了光刻扫描设备130。光刻***100包括一个或多个处理设备(例如，图11的处理设备1102)和一个或多个存储器设备(例如，图11的主存储器1104和/或机器可读存储介质1124)。一个或多个处理设备执行存储在一个或多个存储器设备中的指令(例如，图11的指令1126)，以接收IC芯片设计，处理IC芯片设计来确定灵敏度，以及生成物理掩模。
光刻***100接收IC芯片设计，并根据IC芯片设计生成掩模设计和灵敏度信息。此外，光刻***100根据掩模设计和灵敏度信息生成物理掩模，并使用物理掩模制造印刷晶片(衬底)。
掩模合成引擎110接收IC芯片设计(例如，IC芯片设计数字文件)。从连接到光刻***100的***或连接到光刻***100的输入设备接收IC芯片设计。在另一示例中，掩模合成引擎110从存储器接收IC芯片设计。例如，掩模合成引擎110访问存储器以获取IC芯片设计。掩模合成引擎110处理IC芯片设计以生成掩模设计和灵敏度信息。图2、图3、图4、图6和图8的方法200、300、400、600和800分别进一步描述了用于生成灵敏度信息的工艺。
掩模合成引擎110将掩模设计和灵敏度信息传送到掩模写入设备120。掩模合成引擎110经由网络(例如，图11的网络1120)传送掩模设计和灵敏度信息。在一个示例中，掩模合成引擎110包括计算机***(例如，计算机***1100)的一个或多个处理器(例如，处理设备1102)，并且经由网络(例如，网络1120)耦合到掩模写入设备120。在这种示例中，掩模合成引擎110的计算机***物理地与掩模写入设备120分离，并且经由网络连接到掩模写入设备120。此外，掩模合成引擎110的计算机***和掩模写入设备120彼此处于不同的物理位置。
掩模设计和灵敏度信息可在公共掩模文件或单独文件中传送。在一个示例中，掩模合成引擎110将灵敏度信息打包为压缩文件格式，该压缩文件格式被传送到掩模写入设备120。附加地或备选地，掩模合成引擎110可将掩模设计文件和/或灵敏度信息传送到光刻***100的存储器。
掩模合成引擎110包括一个或多个处理设备(例如，图11的处理设备1102)，其执行存储在存储器设备(例如，图11的主存储器1104和/或机器可读存储介质1124)中的指令(例如，图11的指令1126)以接收IC芯片设计文件并生成掩模设计文件和灵敏度信息。
掩模写入设备120接收掩模设计文件和灵敏度信息。在一个示例中，掩模写入设备120从掩模合成引擎110接收掩模设计文件和灵敏度信息。在另一示例中，掩模写入设备120访问光刻***100的存储器设备，以获取掩模设计文件和灵敏度信息。
掩模写入设备120基于灵敏度信息确定掩模的不同部分的相对重要性。此外，掩模写入设备120基于掩模设计文件和灵敏度信息生成印刷掩模。在一个示例中，掩模的不同部分的相对重要性对应于在生成印刷掩模时使用的操作的精度。例如，掩模写入设备120确定掩模的哪些部分将用具有较高精度的写入操作形成，并且掩模的哪些部分可以用具有较低精度的写入操作形成。与使用精度较低的写入操作相比，使用精度较高的写入操作减少了印刷掩模中的误差。然而，与具有较低精度的写入操作相比，具有较高精度的写入操作需要更多的处理时间和计算能力。因此，为了缓解印刷掩模内的误差并且减少在掩模写入工艺期间使用的处理时间和计算能力，在生成印刷掩模时选择性地应用具有更高精度的写入操作。
印刷掩模可由掩模坯料(或衬底)生成。掩模坯料可以是二氧化硅坯等。在印刷工艺期间，基于掩模设计文件的多边形和灵敏度信息在掩模坯料中形成光阑(例如，孔或开口)。掩模坯料涂有光刻胶材料。光刻胶材料暴露于与光刻胶材料相互作用的能量束。暴露于能量束的光刻胶对下列显影工艺的化学反应变得敏感或不敏感(取决于光刻胶的类型)。对显影工艺的化学反应敏感的光刻胶在显影工艺期间被去除，而对显影的化学反应不敏感的光刻胶不被去除，以生成掩模。
施加于光刻胶的能量束可以是电子束或光子能量束。电子束由电子束写入器施加，其将聚焦电子束引导到坯料上。光子能量束由激光写入器施加。基于写入操作来控制能量束。例如，掩模写入设备120使用写入操作来控制光子能量束的位置和能量，以控制掩模的哪些部分暴露于电子束以及施加于掩模的不同部分的能量的量。可以基于写入操作再现由掩模设计文件指定的掩模形状的程度来测量写入操作的精度。在一个示例中，不同的写入操作确定施加于掩模的不同位置的不同能量的量。不同能量的量对应于被去除的光刻胶的不同量，在掩模内生成具有不同尺寸和/或定向的形状。因此，生成与由掩模设计文件指定的掩模形状最接近匹配的掩模的写入操作可以被认为具有最高精度。
蚀刻掩模以去除已去除光刻胶涂层的坯料部分。蚀刻工艺可包括液体(例如，湿式)蚀刻工艺或等离子体(例如，干式)蚀刻工艺。蚀刻处理去除了光刻胶涂层已被去除的坯料部分，在掩模坯料内形成光阑(例如，孔或开口)。
掩模写入设备120包括一个或多个处理设备(例如，图11的处理设备1102)，其执行存储在存储器设备(例如，图11的主存储器1104和/或机器可读存储介质1124)中的指令(例如，图11的指令1126)以接收掩模设计文件和灵敏度信息并生成印刷掩模。另外，掩模写入设备120包括掩模写入工具(诸如电子束写入器或激光写入器)，其将能量束施加于掩模坯料。
光刻扫描设备130从掩模写入设备120接收印刷掩模，以制造IC芯片。光刻扫描设备130将印刷掩模定位在衬底之上，并通过印刷掩模向衬底施加光。穿过印刷掩模的光阑的光改变衬底上的光刻胶材料的相应部分的特性。光可以是紫外(UV)光或另一波长的光。然后，在随后的显影工艺期间，将光刻胶材料的改变部分从衬底移除。被显影的衬底(例如，其上设置有图案化掩模的衬底)在IC芯片制造工艺期间暴露于蚀刻和/或沉积工艺。在一个示例中，在IC芯片制造工艺期间的不同时间将多个不同的图案化掩模施加于衬底。
IC芯片设计的不同部分可能比其他部分对光刻制造工艺更敏感。为了说明IC芯片设计中比其它部分更敏感的部分，灵敏度信息由掩模合成引擎110确定并传送到掩模写入设备120。灵敏度信息提供掩模写入误差对IC芯片设计的不同部分(例如，多边形)的相对灵敏度的指示。灵敏度信息对应于IC芯片设计内的不同多边形的尺寸公差。在掩模写入和晶片制造工艺期间，与较低公差相关联的多边形比与较高公差相关联的多边形更容易出错。由灵敏度信息标识的灵敏度被掩模写入设备120用于确定在写入掩模的不同区域时被使用的精度等级。例如，由掩模写入设备120使用的写入操作的类型可基于灵敏度信息。因此，与较高灵敏度相关联的区域可以用比用于写入与较低灵敏度相关联的区域的工艺控制更精确的工艺控制来写入，从而节省处理时间和计算能力，同时与使用高精度工艺控制或低精度工艺控制来写入整个掩模的掩模写入工艺相比，提高了印刷掩模的精度。
图2示出了根据一个或多个示例的用于生成灵敏度信息的方法200的流程图。方法200由掩模合成引擎110执行。在框210处，接收到IC芯片设计。例如，掩模合成引擎110从另一处理***、输入装置、或存储器设备接收IC芯片设计。芯片设计可以是向量格式(例如，OASIS或GDS文件格式)或其他文件格式。
在框220处，IC芯片设计被转换为晶片图像和晶片目标。在一个示例中，掩模合成引擎110将IC芯片设计转换为晶片图像和晶片目标。将IC芯片设计转换为晶片图像包括将IC芯片设计转换为掩模表示并仿真掩模表示，以生成仿真掩模并根据仿真掩模生成相应晶片图像。掩模表示可包括水平集格式、位图文件格式、或多边形文件格式等。将IC芯片设计转换为晶片目标包括从IC芯片设计中识别设计多边形以及处理设计多边形来生成晶片目标。处理设计多边形包括圆滑多边形以形成可印刷表示、对多边形进行栅格化、创建多边形的水平集接口表示、以及在晶片图像将被监控的晶片上选择点或计量中的一个或多个。
在框230处，基于确定晶片图像和晶片目标会聚而生成灵敏度信息。例如，掩模合成引擎110比较晶片图像和晶片目标，以确定晶片图像是否与晶片目标会聚，并且基于晶片图像和晶片目标会聚来确定灵敏度信息。将晶片图像与晶片目标进行比较包括：生成晶片图像的像素化表示，并将晶片图像的像素化表示与晶片目标进行比较。基于晶片图像的像素化表示与晶片目标之间的差值小于阈值，晶片图像和晶片目标被确定会聚。在另一示例中，将晶片图像与晶片目标进行比较包括对晶片图像进行采样。将采样与晶片目标内的对应点进行比较，比较采样的强度与晶片目标内的对应点。基于强度差小于阈值，晶片图像和晶片目标被确定为会聚。在一个示例中，将晶片图像与晶片目标进行比较包括：比较相应阈值内的晶片图像的宽度和/或间距信息。基于晶片图像的宽度和/或间距满足相应阈值，确定晶片图像和晶片目标会聚。
掩膜合成引擎110基于确定掩模图像和掩模目标会聚而生成灵敏度信息。灵敏度信息指示芯片设计的不同部分对掩模写入误差的相对灵敏度。敏感信息可由地图、表格表示或其他表示来表示。
在框240处，将灵敏度信息输出到掩模写入设备。例如，掩膜合成引擎110将灵敏度信息传送到掩模写入设备120。灵敏度信息可输出为向量文件和/或包括掩模设计的向量文件的一部分。
图3示出了根据一个或多个示例的用于生成灵敏度信息的方法300的流程图。掩模合成引擎110执行方法300。在框310处，接收到IC芯片设计。例如，掩模合成引擎110从另一处理***、输入设备、或存储器设备接收IC芯片设计。芯片设计可以是向量格式(例如，OASIS或GDS文件格式)。
在框312处，IC芯片设计被转换为晶片目标。晶片目标可以是位图文件或多边形文件等。掩模合成引擎110将IC芯片设计转换为晶片目标。在一个示例中，将IC芯片设计转换为晶片目标包括：识别IC芯片设计内的设计多边形，并处理设计多边形以生成晶片目标。处理设计多边形包括：圆滑多边形以制造可印刷表示、对多边形进行栅格化、创建多边形的水平集接口表示、以及在晶片图像将被监控的IC芯片设计内选择点或计量中的一个或多个。
在框314处，根据IC芯片设计生成掩模表示。掩模合成引擎110根据IC芯片设计生成掩模表示。在一个示例中，生成掩模表示生成初始掩模表示，该初始掩模表示可以被优化。基于IC芯片设计的设计多边形生成掩模表示。例如，设计多边形的大小基于几何规则和/或转换为其他几何表示。备选的几何表示包括水平集掩模或光栅化掩模。
在框316处，掩模表示被仿真以生成晶片图像。掩模合成引擎110仿真掩模表示以生成晶片图像。例如，在框314处生成的掩模表示用于仿真制造工艺，以生成表示为晶片图像的仿真制造晶片。
在与完成框314和/或316的一个或多个周期至少部分重叠的周期期间完成框312。在一个示例中，在与完成框314和/或316的一个或多个周期不重叠的周期期间完成框312。
在框318处，将晶片图像与晶片目标进行比较。例如，掩模合成引擎110比较晶片图像和晶片目标。将晶片图像与晶片目标进行比较包括：生成晶片图像的像素化表示以及将晶片图像的像素化表示与晶片目标进行比较。在另一示例中，将晶片图像与晶片目标进行比较包括对晶片图像进行采样。将采样与晶片目标内的对应点进行比较，将采样的强度与晶片目标内的对应点的强度进行比较。在一个示例中，将晶片图像与晶片目标进行比较包括：将晶片图像的宽度和/或间距与根据晶片目标确定的相应阈值进行比较。
在框320处，进行晶片图像和目标晶片是否会聚的确定。掩模合成引擎110确定晶片图像和目标晶片是否会聚。在一个示例中，基于晶片图像的像素化表示和晶片目标之间的差小于阈值来确定晶片图像和晶片目标会聚。在另一示例中，基于晶片图像与晶片目标的强度之差小于阈值来确定晶片图像与晶片目标会聚。在又一示例中，基于满足相应阈值的晶片图像的宽度和/或间距来确定晶片图像和晶片目标会聚。
在框322处，基于晶片图像和晶片目标不会聚来修改掩模表示。掩模合成引擎110基于晶片图像和晶片目标不会聚来修改掩模表示。修改掩模表示包括：应用基于梯度的优化方法、扰动(例如，数值梯度)优化方法、和基于规则的修改中的一个或多个。这些修改的目的是会聚晶片图像和目标。修改还可以考虑其他约束，诸如掩模规则。掩模规则可包括最小宽度和空间以及相应的光刻制造***和/或处理方法的光刻或制造目标。在框316处，掩模合成引擎110仿真优化的掩模表示以生成更新的晶片图像，该更新的晶片图像在框318处与晶片目标进行比较。掩模合成引擎110在框318处确定更新的晶片图像是否与晶片目标会聚。基于确定更新的晶片图像不与晶片目标会聚，重复包括框322、316、318和320的循环，直到确定更新的晶片图像与晶片目标会聚。
在框324处，基于确定晶片图像和晶片目标会聚而生成灵敏度信息。在一个示例中，掩模合成引擎110基于确定晶片图像和晶片目标会聚来生成灵敏度信息。基于被确定为与晶片目标会聚的晶片图像来确定灵敏度图像。灵敏度信息指示IC芯片设计的不同部分对写入相应掩模时可能发生的误差的相对灵敏度。图4、图6和图8的方法400、600和800提供了关于生成灵敏度信息的进一步细节。
在框326处，灵敏度信息被输出到掩模写入设备。例如，掩模合成引擎110将灵敏度信息传送给掩模写入设备120。灵敏度信息可输出为向量文件和/或包括掩模设计的向量文件的部分。
方法200和300可对应于图10的掩模数据准备1032的步骤。例如，当在图10的掩模数据准备1032期间准备掩模数据时，执行方法200和/或方法300。
在一个示例中，生成灵敏度信息包括生成灵敏度带。根据一个或多个示例，图4示出了用于生成灵敏度带的方法400的流程图，以及图5示出了示例灵敏度带。方法400对应于图3的方法300的框324。在框410处，基于确定晶片图像和晶片目标会聚而确定晶片图像的一个或多个多边形点处的灵敏度值。掩模合成引擎110通过仿真掩模表示来确定灵敏度值，该掩模表示用于生成被确定为与晶片目标会聚的晶片图像。在掩模表示的仿真期间，确定并扰动掩模边缘以生成多个图像。比较每个图像的晶片产生度量。例如，比较每个图像的一个或多个边缘放置误差和处理器变化带宽等。在一个示例中，图像轮廓可覆盖多个图像中的一个或多个。可以测量轮廓的外包络的宽度，邻近(例如，接近)掩模表示被扰动的位置。灵敏度值基于每个多边形的每个边的比较来确定并且指定给每个边。在一个示例中，灵敏度值可存储为沿多边形的对应点的偏移值。针对沿每个多边形的每个点确定偏移值。
灵敏度值以晶片图像轮廓位置参照应用于掩模表示的扰动的变化单位来表示。例如，晶片图像轮廓的变化可以纳米表示，并且掩模扰动的变化(例如，掩模边缘移动的距离)可以纳米表示。因此，灵敏度值1对应于当扰动掩模表示时基于掩模边缘移动1nm的晶片图像轮廓1nm的变化。在一个示例中，灵敏度值可在约0到约10的范围内。在一个或多个实例中，灵敏度值可大于10。随着灵敏度值的增加，在印刷掩模内发生误差的可能性增加。为了缓解印刷掩模内的误差，提高掩模制造工艺的精度。在使用工艺变化带的示例中，以纳米为单位的包络宽度是灵敏度值。
在框420处，基于灵敏度值改变掩模表示的多边形的大小。例如，掩模合成引擎110基于相应的灵敏度值向外和向内调整掩模表示的多边形的大小，以确定每个多边形的灵敏度带。示例灵敏度带如图5所示。每个多边形的每个多边形点具有相关联的灵敏度值。灵敏度值可以是正标量值。使用可变大小调整操作局部地调整掩模图案的多边形的大小，使得每个多边形点在向外法线方向上与相应的原始位置偏移相应的灵敏度值。使用可变大小调整操作进一步局部地调整掩模图案的多边形的大小，使得每个多边形点在向内法线方向上与相应的原始位置偏移相应的灵敏度值。通过向内和向外大小调整的多边形生成灵敏度带，以生成灵敏度信息。
在一个示例中，在框410期间，确定沿多边形的每个点的多个偏移值(即，距离)。在这样的示例中，在框420处，基于每个偏移值向内和向外调整多边形的大小。可以为每个向内和向外大小调整的多边形确定灵敏度带。备选地，可基于每个向内和向外大小调整的多边形的最大、最小或平均值来确定灵敏度带。
图5示出了掩模设计的示例灵敏度信息。灵敏度信息可使用基于向量的格式(例如，OASIS或GDS文件格式等)来传送。掩模设计500的区域510包括围绕每个掩模多边形的灵敏度带520-526。灵敏度带520-526指示IC芯片设计的对应区域对IC芯片的掩模写入工艺和/或制造期间可能发生的变化的相对灵敏度。例如，灵敏度带520-526指示掩模的不同区域(例如，多边形)对在掩模写入工艺期间所作的改变的灵敏度。灵敏度带520-526之间的距离可指示不同的相对灵敏度。在一个实例中，较大的距离对应于较低灵敏度的区域，而较小的距离对应于较高灵敏度的区域。在一个示例中，对于给定的掩模扰动，灵敏度可表示为晶片图像相对于目标图像的边缘放置误差。此外，由扰动图像产生的工艺变化带可用作掩模灵敏度。工艺变化带包括覆盖的工艺变化图像轮廓的外包络，包括来自离焦条件、曝光过度、或曝光不足条件、和/或全局偏置掩模条件等的图像。在一个或多个示例中，随灵敏度增加而减小的灵敏度函数可用于确定灵敏度带相对于掩模边缘(例如，掩模表示的多边形的边缘)的宽度或偏移。因此，较高的灵敏度对应于较低的带宽。
违反灵敏度带关系的掩模制造结果包括晶片上超出晶片的设计参数的违反。较紧的带(例如，灵敏度带之间的较小距离)指示晶片对这些区域中的掩模变化更敏感。较松的带(例如，灵敏度带之间的较大距离)指示晶片对这些区域中的掩模变化不太敏感。如图5所示，灵敏度带524和525之间的距离小于灵敏度带522和523之间的距离以及灵敏度带520和521之间的距离。因此，灵敏度带524和525指示比由灵敏度带520、521、522和523指示的灵敏度更高的区域。
在一个示例中，向掩模写入设备120传送灵敏度信息包括：发送包括如图5的示例中所示的灵敏度带的掩模设计文件，或者除传送掩模设计文件之外还发送灵敏度带。然而，在其它实施例中，灵敏度带520-525之间的距离被传送为向量文件格式(例如，OASIS或GDS文件格式等)而不是灵敏度带本身，以减少在掩模合成引擎110和掩模写入设备120之间传送的信息量。用于传送距离的文件的大小小于用于与掩模设计文件一起传送灵敏度带的文件的大小。在一个或多个实施例中，为彼此相邻的多边形顶点确定均匀灵敏度值。在这些实施例中，为了替代生成多边形的完整轮廓，还可以确定沿多边形边缘路径的几个特定关键点处的灵敏度带宽。
在一个示例中，生成灵敏度信息包括：为沿着掩模图案的多边形的不同点生成变化量。图6示出了用于生成变化量的方法600的流程图，以及图7示出了具有示例变化量的掩模图案。在方法600的框610处，基于确定晶片图像和晶片目标会聚而确定一个或多个多边形点处的灵敏度。掩模合成引擎110通过仿真掩模表示来确定灵敏度值，该掩模表示用于生成被确定为与晶片目标会聚的晶片图像。在掩模表示的仿真期间，确定并扰动掩模边缘以生成多个图像。比较每个图像的晶片产生度量。例如，比较每个图像的掩模边缘放置误差和处理器变化带宽等中的一个或多个。基于对每个多边形边执行的比较来确定灵敏度值，并指定给每个多边形边。灵敏度值可存储为沿多边形的对应点的偏移值。针对沿每个多边形的每个点确定偏移值。
在框620处，生成包括掩模多边形点和相关联的灵敏度量的输出文件。例如，在一个示例中，掩模合成引擎110生成包括掩模多边形点和相关联的灵敏度值的输出文件。输出文件可以是向量文件。此外，输出文件可以是表格格式。在这种示例中，沿多边形的点的点坐标与对应的灵敏度值相关联。向量输出文件可以是OASIS文件或GDS向量文件格式等。
图7示出了在沿着掩模图案的多边形的不同点处具有相关联的局部灵敏度值(例如，局部变化量)的掩模设计。灵敏度值可由沿多边形路径(例如，掩模边缘)的每个不同点处的线的长度来指示。在一个或多个示例中，垂直于掩模边缘的线的长度被确定为与如何参照图4的方法400确定偏移类似，并且由图5的灵敏度带指示。与由较小变化量指示的掩模图案的区域相比，由较大变化量指示的掩模图案的区域具有较低的灵敏度。在其它示例中，与由较小变化量指示的掩模图案的区域相比，由较大变化量指示的掩模图案区域具有更高的灵敏度。图7示出了示例掩模图案700。掩模图案700的区域710包括几何形状(例如，多边形)712和714。几何形状712与变化量720相关联，并且几何形状714与变化量722相关联。在一个示例中，由于变化量722小于变化量720，所以与几何形状712相比，几何形状714与更高的灵敏度相关联。
在一个示例中，通过方法400生成的灵敏度信息包括与通过方法600生成的灵敏度信息相似的信息。此外，在一个示例中，与通过方法400生成的灵敏度信息相比，通过方法600生成的灵敏度信息可包括附加信息。例如，通过方法600生成的灵敏度信息可使用多个光刻度量(例如，边缘放置误差和工艺变化带等)来确定。因此，可以为沿多边形的每个点位置存储多个信息源。例如，可以存储特定度量的带的偏移值，和/或可以为每个光刻度量存储多个偏移距离。
在一个示例中，生成灵敏度信息包括生成具有说明灵敏度信息的梯度的图像文件。图8示出了用于生成图像文件和梯度的方法800的流程图。图9示出了具有在区域910中示出为不同阴影和交叉阴影的示例梯度的掩模设计的示例图像文件900。在方法800的框810处，基于晶片图像和晶片目标会聚的确定来确定一个或多个多边形点处的灵敏度值。掩模合成引擎110通过仿真掩模表示来确定灵敏度，该掩模表示用于生成被确定为与晶片目标会聚的晶片图像。会聚晶片图像的掩模表示被转换为图像文件(例如，位图文件或其它光栅图像文件)函数表示。例如，将掩模表示转换为光栅化掩模表示或水平集函数表示。二维地表示界面或多边形的水平集函数是二维像素化表示，其中界面的位置被限定为像素值为特定标量值(诸如0)的位置。多边形内部将具有正像素，外部将具有负像素，反之亦然。水平集方法包括快速行进和快速扫描等。水平集方法根据掩模表示内的多边形生成水平集。图像文件函数表示的每个图像文件在像素域中被扰动，并且通过扰动像素生成的掩模表示被仿真以生成多个图像。对每个图像的晶片产生度量进行比较，以生成每个像素的灵敏度值。例如，比较每个图像的一个或多个边缘放置误差和处理器变化带宽等。可以类似于图4的方法400的描述来确定一个或多个误差。在另一示例中，可通过将晶片图像的像素化表示相互比较并找到每个像素处的值的范围来确定一个或多个误差。如果晶片图像对掩模变化更敏感，则该范围将更大，而如果晶片图像对掩模变化不太敏感，则该范围将更小。在另一示例中，图像被转换为水平集距离函数，然后在每个像素处使用这些水平集函数的范围。此外，基于每个像素的比较来确定灵敏度值并分配给每个像素。
在框820处，生成包括指示灵敏度值的梯度的图像文件。例如，掩模合成引擎110基于每个像素的灵敏度值生成图像文件和对应梯度。图像文件可以是位图或其他光栅化图像文件类型。图9示出了具有区域910所示的梯度的示例图像文件900。梯度被示为不同的阴影和交叉阴影。梯度的每一级可指示不同的灵敏度。梯度的数目与精度等级相对应。例如，与使用较少数目的梯度的较小精度相比，对于更高的精度，使用更多数目的梯度。与较多数目的梯度相比，较少数目的梯度使用较少量的数据位来传送每个像素的灵敏度表示。如图9所示，图像文件900的区域910内的梯度示出了相应多边形的灵敏度值。在一个示例中，梯度等级的数目表示不同的灵敏度值。与较高灵敏度值相关联的区域由具有比与较低灵敏度值相关联的区域更多数目的梯度等级的梯度来指示。
上面描述了一种改进的光刻制造工艺。改进的光刻制造工艺包括生成指示最终IC芯片上掩模的不同区域的相对重要性的灵敏度信息。灵敏度信息从掩模合成引擎传送到掩模写入设备。例如，掩模合成引擎将灵敏度信息打包成压缩文件格式，然后被传送到掩模写入设备。因此，与其他掩模生成工艺相比，掩模写入设备可以在生成掩模时利用灵敏度信息以制造掩模来增加成品率和晶片，从而减少计算和运行时间影响。
图10示出了在诸如集成电路的制造品的设计、验证和制造期间使用的工艺1000的示例集合，以转换和验证表示集成电路的设计数据和指令。这些工艺中的每一个都可以构造和启用为多个模块或操作。术语“EDA”表示术语“电子设计自动化”。这些工艺从利用设计师提供的信息创建产品理念1010开始，这些信息被转换以创建使用一组EDA工艺1012的制造品。当设计完成时，设计被投产1034，即集成电路的艺术品(例如，几何图案)被发送到制造长来制造掩模集，然后用于制造集成电路。在投产之后，制造半导体管芯1036，并且执行封装和组装工艺1038，以制造成品集成电路1040。
电路或电子结构的规格可以从低级晶体管材料布局到高级描述语言。，使用硬件描述语言(HDL)(诸如VHDL、Verilog、SystemVerilog、SystemC、MyHDL或OpenVera)，高级抽象可用于设计电路和***。HDL描述可转换为逻辑级寄存器传输级(RTL)描述、门级描述、布局级描述或掩模级描述。每个较低的抽象级(即，不太抽象的描述)都会向设计描述添加更多有用的细节，例如包括描述的模块的更多细节。较低的抽象级(即，不太抽象的描述)可由计算机生成，从设计库派生，或者由另一设计自动化工艺创建。用于指定更详细描述的较低抽象级别的规范语言的一个示例是SPICE，其用于具有许多模拟部件的电路的详细描述。每个抽象级别的描述都可由该层的相应工具(例如，正式的验证工具)使用。设计工艺可使用图10中示出的序列。所描述的工艺可由EDA产品(或工具)启用。
在***设计1014期间，指定将被制造的集成电路的功能性。可针对期望特性(诸如功耗、性能、面积(物理和/或代码行)和成本降低等)优化设计。可在此阶段将设计划分为不同类型的模块或部件。
在逻辑设计和功能验证1016期间，用一种或多种描述语言指定电路中的模块或部件，并且检查该规范的功能准确性。例如，可以验证电路的部件以生成与所设计的电路或***的规范的要求相匹配的输出。功能验证可使用仿真器和其他程序，诸如测试台发生器、静态HDL检查器和正式验证器。在一些实施例中，被称为“仿真器”或“原型***”的部件的特殊***用于加速功能验证。
在用于测试的合成和设计工艺1018期间，HDL代码被转换为网表。在一些实施例中，网表可以是图形结构，其中图形结构的边缘表示电路的部件，并且图形结构的节点表示部件如何互连。HDL代码和网表都是层级化的制造品，其可被EDA产品使用来验证集成电路在制造时是否根据指定设计运行。网表可针对目标半导体制造技术进行优化。此外，可以对完成的集成电路进行测试，以验证集成电路满足规范要求。
在网表验证1020期间，检查网表是否符合时序约束以及是否与HDL代码对应。在设计规划1022期间，构建集成电路的总体平面图，并对时序和顶层布线进行分析。
在布局或物理实施1024期间，发生物理放置(诸如晶体管或电容器的电路部件的定位)和布线(电路部件通过多个导体的连接)，并且可以执行从库中选择单元以启用特定逻辑功能。如本文所使用的，术语“单元”可指定一组晶体管、其它部件和互连，其提供布尔逻辑函数(例如，AND、OR、NOT、XOR)或存储函数(诸如触发器或锁存器)。如本文所使用的，电路“块”可指两个或多个单元。单元和电路块都可以称为模块或部件，并且在物理结构和仿真中都可以启用。为所选单元(基于“标准单元”)指定参数(诸如大小)，并在数据库中可供EDA产品使用。
在分析和提取1026期间，在布局级验证电路功能，这允许对布局设计进行细化。在物理验证1028期间，检查布局设计以确保制造约束是正确的(诸如DRC约束、电气约束、光刻约束)，并且电路功能与HDL设计规范匹配。在分辨率增强1030期间，转换布局的几何形状以改进电路设计的制造。
在投产期间，创建数据以用于生产光刻掩模(如果适当，在应用光刻增强后)。在掩模数据准备1032期间，“投产”数据用于生产用于制造成品集成电路的光刻掩模。在一个示例中，分别基于图2、图3、图4、图6和图8的方法200、300、400、600或800生成光刻掩模。例如，生成光刻掩模包括通过掩模合成引擎110确定掩模设计和灵敏度信息，以及基于掩模设计和灵敏度信息写入掩模(例如，光刻掩模)。
计算机***(诸如图10的计算机***1100)的存储子***可用于存储本文描述的一些或所有EDA产品使用的程序和数据结构以及用于库以及使用库的物理和逻辑设计的单元的开发的产品。
图11示出了计算机***1100的示例机器，其中可以执行用于使机器执行本文讨论的任何一种或多种方法的指令集。在替代实施中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其他机器。机器可以在客户端-服务器网络环境中的服务器或客户端机器的能力操作，对等(或分布式)网络环境中的对等机器或者云计算基础架构或环境中的服务器或客户端机器。
机器可以是个人计算机(PC)、平板电脑、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或桥接器或者能够执行指定由该机器进行的动作的指令集(顺序或其他)的任何机器。此外，虽然示出单个机器，但术语“机器”也应包括单独或联合执行一组(或多组)指令以执行本文讨论的任何一种或多个方法的机器集合。
示例计算机***1100包括处理设备1102、主存储器1104(例如，只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)(诸如同步DRAM(SDRAM))、静态存储器1106(例如，闪存、静态随机存取存储器(SRAM))等)、数据存储设备1118，它们经由总线1130彼此通信。
处理设备1102表示一个或多个处理器，诸如微处理器、中央处理单元等。更具体地，处理设备可以是复杂指令集计算(CISC)微处理器、简化指令集计算(RISC)微处理器、非常长指令字(VLIW)微处理器或实施其他指令集的处理器或者实施指令集组合的处理器。处理设备1102也可以是一个或多个专用处理设备，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理设备1102可被配置为执行用于执行本文描述的操作和步骤的指令1126。
计算机***1100还可以包括网络接口设备1108，以通过网络1120进行通信。计算机***1100还可以包括视频显示单元1111(例如，液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入设备1112(例如，键盘)、光标控制设备1114(例如，鼠标)、图形处理单元1122、信号生成设备1116(例如，扬声器)、图形处理单元1122、视频处理单元1128和音频处理单元1132。
数据存储设备1118可包括机器可读存储介质1124(也称为非暂态计算机可读介质)，其上存储一组或多组指令1126或体现本文所述的方法或功能中的任何一个或多个的软件。在被计算机***1100执行期间，指令1126还可以全部或至少部分地驻留在主存储器1104和/或处理设备1102内，主存储器1104和处理设备1102也构成机器可读存储介质。
在一些实施中，指令1126包括实施与本公开相对应的功能的指令。尽管机器可读存储介质1124在示例实施中被示为单个介质，但术语“机器可读存储介质”应当被视为包括存储一组或多组指令的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存和服务器)。术语“机器可读存储介质”还应被视为包括能够存储或编码由机器执行的指令集并且使得机器和处理设备1102执行本公开的任何一种或多种方法的任何介质。术语“机器可读存储介质”应相应地被视为包括但不限于固态存储器、光学介质和磁性介质。
前面详细描述的一些部分已经在计算机存储器内的数据位操作的算法和符号表示方面给出。这些算法描述和表示是数据处理领域的技术人员用来最有效地将其工作的实质传达给所属领域的其他技术人员的方法。算法可以是导致期望结果的一系列操作。这些操作需要对物理量进行物理操作。这些量可采取能够被存储、组合、比较和以其他方式处理的电信号或磁信号的形式。这种信号可以被称为位、值、元素、符号、字符、术语、数字等。
然而，应该记住，所有这些和类似术语都与适当的物理量相关联，并且只是应用于这些量的方便标签。除非从本公开中显而易见地另有指定，否则应理解，在整个描述中，特定术语指计算机***或类似电子计算设备的动作和工艺，将计算机***的寄存器和存储器中表示为物理(电子)量的数据处理并转换为计算机***的存储器或寄存器或其它这种信息存储设备中类似地表示为物理量的其它数据。
本公开还涉及一种用于执行本文的操作的装置。该装置可为预期目的而特别构造，或者可包括由存储在计算机中的计算机程序选择性地激活或重新配置的计算机。这种计算机程序可存储在计算机可读存储介质中，诸如但不限于任何类型的盘，包括软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或者任何类型的适合于存储电子指令的介质，每种介质都连接到计算机***总线。
本文提出的算法和显示与任何特定计算机或其他装置没有本质上的关联。各种其它***可与根据本文教导的程序一起使用，或者可证明构造更专用的装置来执行方法。另外，本公开不参考任何特定编程语言来描述。应当理解，可以使用各种编程语言来实施如本文所述的本公开的教导。
本公开可提供为计算机程序产品或软件，其可包括其上存储有指令的机器可读介质，其可用于编程计算机***(或其他电子设备)以执行根据本公开的工艺。机器可读介质包括用于以机器(例如，计算机)可读的形式存储信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器可读(例如，计算机)可读存储介质，诸如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存设备等。
在前述公开中，已参考本公开的具体示例实施描述了本公开的实施。显而易见，可以对其进行各种修改而不脱离如以下权利要求所述的本公开的更广泛的精神和实施范围。在本公开以单数时态表示一些元素的情况下，可以在附图中示出一个以上的元素，并且用相同的数字标记相同的元素。因此，应在说明性意义而非限制性意义上看待公开和附图。

Claims (20)

1.一种方法，包括：
接收集成电路IC芯片设计；
通过一个或多个处理器，根据所述IC芯片设计生成晶片图像和晶片目标；
通过所述一个或多个处理器，基于确定所述晶片图像和所述晶片目标会聚而生成灵敏度信息；以及
输出所述灵敏度信息，其中所述灵敏度信息与写入掩模相关联，所述掩模被写入以用于所述IC芯片设计。
2.根据权利要求1所述的方法，还包括：
根据所述IC芯片设计确定掩模设计文件；以及
从掩模合成引擎向掩模写入设备输出所述掩模设计文件。
3.根据权利要求1所述的方法，还包括：
根据所述IC芯片设计生成掩模表示；以及
仿真所述掩模表示以生成所述晶片图像。
4.根据权利要求3所述的方法，还包括：基于确定所述晶片图像和所述晶片目标不会聚而修改所述掩模表示。
5.根据权利要求1所述的方法，其中生成所述灵敏度信息包括：
通过扰动与所述晶片图像相对应的掩模表示内的一个或多个边缘来确定沿着所述IC芯片设计内的多边形的一个或多个点处的灵敏度值。
6.根据权利要求5所述的方法，其中生成所述灵敏度信息还包括：基于所述灵敏度值改变所述多边形的大小。
7.根据权利要求1所述的方法，其中生成所述灵敏度信息包括：确定所述IC芯片设计内的多边形的灵敏度带、所述多边形的变化量、和所述多边形的梯度等级中的一个。
8.一种非暂态计算机可读介质，包括存储的指令，当由处理器执行时，所述指令使所述处理器：
接收集成电路(IC)芯片设计；
根据所述IC芯片设计生成晶片图像和晶片目标；
基于确定所述晶片图像和所述晶片目标会聚而生成灵敏度信息；以及
将所述灵敏度信息输出到掩模写入设备。
9.根据权利要求8所述的非暂态计算机可读介质，其中所述处理器进一步：
根据所述IC芯片设计确定掩模设计文件；以及
从掩模合成引擎向所述掩模写入设备输出所述掩模设计文件。
10.根据权利要求8所述的非暂态计算机可读介质，其中所述处理器进一步：
根据所述IC芯片设计生成掩模表示；以及
仿真所述掩模表示以生成所述晶片图像。
11.根据权利要求10所述的非暂态计算机可读介质，其中所述处理器进一步基于确定所述晶片图像和所述晶片目标不会聚而修改所述掩模表示。
12.根据权利要求8所述的非暂态计算机可读介质，其中生成所述灵敏度信息包括：
通过扰动与所述晶片图像相对应的掩模表示内的一个或多个边缘来确定沿着所述IC芯片设计内的多边形的一个或多个点处的灵敏度值。
13.根据权利要求12所述的非暂态计算机可读介质，其中生成所述灵敏度信息还包括：基于所述灵敏度值改变所述多边形的大小。
14.根据权利要求8所述的非暂态计算机可读介质，其中生成所述灵敏度信息包括：确定所述IC芯片设计内的多边形的灵敏度带、所述多边形的变化量、和所述多边形的梯度等级中的一个。
15.一种光刻***，包括：
存储器；以及
处理器，与所述存储器耦合，所述处理器被配置为：
接收集成电路IC芯片设计；
根据所述IC芯片设计生成晶片图像和晶片目标；
基于确定所述晶片图像和所述晶片目标会聚而生成灵敏度信息；以及
将所述灵敏度信息输出到掩模写入设备。
16.根据权利要求15所述的光刻***，其中所述处理器进一步被配置为：
根据所述IC芯片设计确定掩模设计文件；以及
将所述掩模设计文件输出到所述掩模写入设备。
17.根据权利要求15所述的光刻***，其中所述处理器进一步被配置为：
根据所述IC芯片设计生成掩模表示；以及
仿真所述掩模表示以生成所述晶片图像。
18.根据权利要求17所述的光刻***，其中所述处理器进一步被配置为基于确定所述晶片图像和所述晶片目标不会聚而修改所述掩模表示。
19.根据权利要求15所述的光刻***，其中生成所述灵敏度信息包括：
通过扰动与所述晶片图像相对应的掩模表示内的一个或多个边缘来确定沿着所述IC芯片设计内的多边形的一个或多个点处的灵敏度值。
20.根据权利要求15所述的光刻***，其中生成所述灵敏度信息包括：确定所述IC芯片设计内的多边形的灵敏度带、所述多边形的变化量、和所述多边形的梯度等级中的一个。
CN202110851400.3A 2020-07-28 2021-07-27 晶片灵敏度确定和通信 Pending CN114004188A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063057818P 2020-07-28 2020-07-28
US63/057,818 2020-07-28
US17/378,423 US11657207B2 (en) 2020-07-28 2021-07-16 Wafer sensitivity determination and communication
US17/378,423 2021-07-16

Publications (1)

Publication Number Publication Date
CN114004188A true CN114004188A (zh) 2022-02-01

Family

ID=79921007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110851400.3A Pending CN114004188A (zh) 2020-07-28 2021-07-27 晶片灵敏度确定和通信

Country Status (2)

Country Link
US (1) US11657207B2 (zh)
CN (1) CN114004188A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578190B2 (en) * 2001-01-11 2003-06-10 International Business Machines Corporation Process window based optical proximity correction of lithographic images
EP1747520B1 (en) * 2004-05-07 2018-10-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7788627B2 (en) * 2005-10-03 2010-08-31 Luminescent Technologies, Inc. Lithography verification using guard bands
US7703069B1 (en) * 2007-08-14 2010-04-20 Brion Technologies, Inc. Three-dimensional mask model for photolithography simulation
US8498469B2 (en) * 2010-03-01 2013-07-30 Synopsys, Inc. Full-field mask error enhancement function
US8826196B2 (en) * 2013-01-30 2014-09-02 Mentor Graphics Corporation Integration of optical proximity correction and mask data preparation
US8910098B1 (en) * 2014-02-18 2014-12-09 Mentor Graphics Corporation Neighbor-aware edge fragment adjustment for optical proximity correction
JP6892214B2 (ja) * 2014-07-10 2021-06-23 アイエムエス ナノファブリケーション ゲーエムベーハー 畳み込みカーネルを使用する粒子ビーム描画機のカスタマイズ化
JP7438105B2 (ja) * 2017-09-27 2024-02-26 エーエスエムエル ネザーランズ ビー．ブイ． デバイス製造方法の制御パラメータを決定する方法、コンピュータプログラム、および、基板にデバイスを製造するためのシステム

Also Published As

Publication number Publication date
US11657207B2 (en) 2023-05-23
US20220035240A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US6470489B1 (en) Design rule checking system and method
US7172838B2 (en) Chromeless phase mask layout generation
US20060190850A1 (en) Method for optimizing the geometry of structural elements of a circuit design pattern and method for producing a photomask
US20210064977A1 (en) Neural network based mask synthesis for integrated circuits
JP2009506359A (ja) 集積化されたｏｐｃ検証ツール
US11126782B2 (en) Applying reticle enhancement technique recipes based on failure modes predicted by an artificial neural network
US8103979B2 (en) System for generating and optimizing mask assist features based on hybrid (model and rules) methodology
US11900042B2 (en) Stochastic-aware lithographic models for mask synthesis
CN103365071A (zh) 掩膜板的光学邻近校正方法
US10571799B1 (en) Hessian-free calculation of product of Hessian matrix and vector for lithography optimization
US11556052B2 (en) Using mask fabrication models in correction of lithographic masks
CN116137899A (zh) 基于特征图像的三维掩模仿真
JP2022549469A (ja) 欠陥確率分布および限界寸法変動に基づくリソグラフィ改良
US7251377B2 (en) Cell library that can automatically avoid forbidden pitches
US11657207B2 (en) Wafer sensitivity determination and communication
US11651135B2 (en) Dose optimization techniques for mask synthesis tools
US11822232B2 (en) Dose information generation and communication for lithography manufacturing systems
US20230152683A1 (en) Mask Synthesis Integrating Mask Fabrication Effects and Wafer Lithography Effects
US20220392191A1 (en) Large scale computational lithography using machine learning models
CN116520631A (zh) 用于制造光掩模布图的方法和制造半导体器件的方法
CN113935265A (zh) 使用设计引导偏移的掩模合成
JP2000066370A (ja) マスクパターン作成方法および装置
JP2000138159A (ja) マスクパターン作成方法および装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination